JPS6118477Y2 - - Google Patents

Info

Publication number
JPS6118477Y2
JPS6118477Y2 JP1977084900U JP8490077U JPS6118477Y2 JP S6118477 Y2 JPS6118477 Y2 JP S6118477Y2 JP 1977084900 U JP1977084900 U JP 1977084900U JP 8490077 U JP8490077 U JP 8490077U JP S6118477 Y2 JPS6118477 Y2 JP S6118477Y2
Authority
JP
Japan
Prior art keywords
time
display
display section
circuit
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977084900U
Other languages
English (en)
Other versions
JPS5411670U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1977084900U priority Critical patent/JPS6118477Y2/ja
Publication of JPS5411670U publication Critical patent/JPS5411670U/ja
Application granted granted Critical
Publication of JPS6118477Y2 publication Critical patent/JPS6118477Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Relay Circuits (AREA)

Description

【考案の詳細な説明】 本考案はオン時刻及びオフ時刻を設定できるよ
うにしたタイマー装置に関するものである。
従来、この種のタイマー装置はデイスクプレイ
が一つで、適宜切換えて現時刻、オン時刻あるい
はオフ時刻を表示するようにしている。従つて、
今何時か、あるいは何時にタイマーをオンして、
また何時にオフするかすぐ判らない。本考案は現
時刻及びタイマーのオン時刻、オフ時刻を同時に
表示するものであつて、各時刻を一読できるよう
にし、更にタイムスイツチの動作状況を表示する
表示体を備え、少なくとも負荷のオン状態時を表
示して使い勝手をよくしたタイマー装置を提供す
る。
以下図面に従つて本考案の一実施例を説明す
る。
第1図は表示部を示す斜視図であつて、液晶表
示装置またはECD等により構成されている。1
は現時刻表示部、2はオン時刻表示部、3はオフ
時刻表示部で、オン時刻表示部2及びオフ時刻表
示部3に対応してはそれらの時刻がタイマーのオ
ン時刻及びオフ時刻であることを示すため、予め
印刷等により「ON」及び「OFF」の文字4,5
を表記している。6はタイムスイツチの動作状況
を表示する表示部で、L1はタイムスイツチ動作
前、L2はタイムスイツチ動作中、L3はタイムス
イツチ動作後を表示する。なお、第1図では現時
刻が3時25分、オン時刻が4時30分、オフ時刻が
5時00分であることを示している。
第2図は制御回路を示すブロツクダイヤグラム
である。
CGは発振器、DVは分周器、COはカウンタ回
路で、現時刻を計数し逐時時刻レジスタR1に記
憶するようにしている。時刻レジスタR1の内容
は表示駆動回路DPC0を介して現時刻表示体DSP0
(第1図現時刻表示部1に相当)に入力される。
R2及びR3はタイマーのオン時刻及びオフ時刻を
記憶するレジスタで、これらの内容もそれぞれ表
示駆動回路DPC1,DPC2を介してオン時刻表示体
DSP1(第1図オン時刻表示部2に相当)、オフ時
刻表示体DSP2(第1図オフ時刻表示部3に相
当)に入力される。G1,G2はオフ時刻表示体
DSP1,オフ時刻表示体DSP2の入力側に接続さ
れ、レジスタR2,R3の内容を表示するか否かを
選択するゲート回路である。
なお、レジスタR1,R2,R3は時間H,分M.秒
Sの内容を記憶するが、ここでは時間と分だけを
表示するようにし、後述する時刻の一致を秒まで
とるようにしている。
KUは時刻設定を行うキーユニツトで、オン時
刻を入力するきは、「ON」キー及び「0」〜
「9」の数値キーを操作して行なわれる。すなわ
ち、「ON」キーを操作してフリツプフロツプFK
をセツトし、数値情報をキー判別回路KC及びゲ
ート回路G3を介してレジスタR2に入力する。オ
フ時刻を入力するときは「OFF」キーを操作し
てフリツプフロツプFKをリセツトし、続く数値
キー操作による数値情報をキー判別回路KC及び
ゲート回路G4を介してレジスタR3に入力する。
「TS」キーはタイムスイツチモード指示キーで、
「TS」キーを操作する毎にTタイムフリツプフロ
ツプTを反転して出力する。フリツプフロツプT
がセツトされているときタイムスイツチモードで
ある。このタイムスイツチモードのとき前述した
ゲート回路G1,G2がオンされオン時刻及びオフ
時刻を表示する。
Q1はワンシヨツトパルス発生器で、フリツプ
フロツプTがリセツト状態からセツト状態に移る
過渡期に1パルスを発生する。Q2もワンシヨツ
トパルス発生器で、フリツプフロツプTがセツト
状態からリセツト状態に移る過渡期に1パルスを
発生する。SCはシフトレジスタから構成される
シーケンシヤルカウンターで、「TS」キーを操作
してセツトするとき、その過渡期に発生するワン
シヨツトパルス発生器Q1からのパルスにより第
1ビツトに“1”を入力する。Pはワンシヨツト
パルス発生器Q1からのパルスにより第1ビツト
に“1”を入力するための入力回路である。CL
はシーケンシヤルカウンターSCのクリアー回路
で、フリツプフロツプTがリセツト状態からセツ
ト状態に移る過渡期に発生するワンシヨツトパル
ス発生器Q2からのパルスで動作する。DPCLは各
状態表示体L1,L2,L3(第1図の状態表示部6
参照)の表示駆動回路で、シーケンシヤルカウン
ターSCの各ビツト出力を入力しその内容に従つ
て表示体L1,L2,L3を駆動する。CJは一致検出
回路で、レジスタR1に記憶されている現在時刻
とレジスタR2またはR3に記憶されているタイム
スイツチのオン時刻またはオフ時刻を比較し、時
間、分、秒がすべて一致したとき出力する。
G5,G6,G7はレジスタR1と比較する内容として
レジスタR2またはR3の一方を選択するゲート回
路で、シーケンシヤルカウンターSCの第1、第
2ビツト出力をそれぞれ入力し、第1ビツト出力
が“1”のときレジスタR2、第2ビツト出力が
“1”のときレジスタR3の内容と比較するように
している。SHCは一致検出回路CJに出力がある
毎にシーケンシヤルカウンターSCの内容を1ビ
ツト右にシフトする右シフト回路である。
RCは開閉器で、負荷に供給する電源ACを開閉
するものである。例えば、リレー回路で構成さ
れ、シーケンシヤルカウンターSCの第2ビツト
出力が“1”になつたとき、リレー接点RLをオ
ンし、コンセントC、プラグP等を介して外部負
荷に電源を供給する。
さて、「TS」キーを操作してフリツプフロツプ
Tをセツトしているものとすると、現時刻の他オ
ン時刻及びオフ時刻も表示される。ここで、現時
刻がオン時刻に達していなければ、シーケンシヤ
ルカウンターSCの第1ビツト出力が“1”のま
まで状態表示部6の表示体L1を点灯する。この
とき、リレー接点RLはオフで、もちろん負荷に
電源は供給されない。
その後、現時刻とオン時刻が一致すると、一致
検出回路CJより一致が検出され、右シフト回路
SHCによりシーケンシヤルカウンターSCの内容
が1ビツト右にシフトされる。すなわち、シーケ
ンシヤルカウンターSCは第2ビツト出力が
“1”となる。これによつて、リレー接点RLはオ
ンし負荷に電源を供給するとともに、表示体L2
を点灯し、タイムスイツチが動作中であることを
表示する。また、シーケンシヤルカウンターSC
の第2ビツト出力が“1”となることによつて、
ゲート回路G5,G6,G7は一方の比較入力として
レジスタR3の内容を一致検出回路CJに入力す
る。従つて、以降オフ時刻と現時刻が一致するま
でこの状態を続ける。
オフ時刻と現時刻が一致すると、再び一致検出
回路CJにより一致が検出され、右シフト回路
SHCの動作によつてシーケンシヤルカウンター
SCの内容を更に1ビツト右シフトする。すなわ
ち、第3ビツト出力が“1”になる。従つて、次
は表示体L3が点灯しこの状態を表示する。この
とき、シーケンシヤルカウンターSCの第2ビツ
トは“0”になるのでリレー接点RLはオフとな
り負荷への電源供給を停止する。また、シーケン
シヤルカウンターSCの第1ビツト、第2ビツト
出力が共に“0”になるので、ゲート回路G5
G6,G7はいずれのレジスタの内容も通さず、以
降の一致検出を禁止する。
「TS」キーを操作してフリツプフロツプTを
リセツト状態とすると、タイムスイツチモードで
なくなり、ゲート回路G1,G2をオフしてオン時
刻及び時刻の表示を消す。また、一方、ワンシヨ
ツトパルス発生器Q1からのパルス発生によりシ
ーケンシヤルカウンターSCの内容をクリアし全
ビツト出力を“0”にする。この状態では表示体
L1,L2,L3がすべて消灯し、タイムモードでな
いことを示す。
以上説明したように、本考案のタイマー装置に
よれば、現時刻と共に負荷をオンまたはオフする
ためのオン時刻またはオフ時刻を各々個別にかつ
同時に表示しているから、それらの時刻を一読で
き、各時刻表示を参照してタイマー時刻を設定で
き、そのための時刻設定が非常に簡単になり、時
刻設定を間違えることもなく、しかもその設定時
刻を読み間違えることもなくなる。また、負荷の
作動中だけでなく、作動前または作動後をも表示
させていることから、タイマー装置がどのような
状態にあるかを、即座に把握でき実用価値の非常
に高いタイマー装置を得ることができる。
【図面の簡単な説明】
第1図は本考案の一実施例における表示部を示
す斜視図、第2図は同制御回路を示すブロツクダ
イヤグラムである。 1……現時刻表示部、2……オン時刻表示部、
3……オフ時刻表示部、6……状態表示部、
R1,R2.R3……レジスタ、KU……キーユニツ
ト、SC……シーケンシヤルカウンター、CJ……
一致検出回路、SHC……右シフト回路、RC……
開閉器。

Claims (1)

    【実用新案登録請求の範囲】
  1. 現時刻を表示する時刻表示部、負荷のオン時刻
    を表示するオン時刻表示部、及び負荷のオフ時刻
    を表示するオフ時刻表示部とを個別に設け、前記
    現時刻とオン時刻またはオフ時刻との一致を検出
    する手段と、該一致検出出力に従つて負荷のオ
    ン・オフ状態を制御する手段と、前記一致検出出
    力に従つて前記負荷の作動前またはオン状態ある
    いは作動後の状態を表示する手段をを具備したこ
    とを特徴とするタイマー装置。
JP1977084900U 1977-06-27 1977-06-27 Expired JPS6118477Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977084900U JPS6118477Y2 (ja) 1977-06-27 1977-06-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977084900U JPS6118477Y2 (ja) 1977-06-27 1977-06-27

Publications (2)

Publication Number Publication Date
JPS5411670U JPS5411670U (ja) 1979-01-25
JPS6118477Y2 true JPS6118477Y2 (ja) 1986-06-04

Family

ID=29008025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977084900U Expired JPS6118477Y2 (ja) 1977-06-27 1977-06-27

Country Status (1)

Country Link
JP (1) JPS6118477Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57552U (ja) * 1980-06-03 1982-01-05

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5937756Y2 (ja) * 1974-04-02 1984-10-19 ソニー株式会社 タイマ−
JPS50140473U (ja) * 1974-05-04 1975-11-19

Also Published As

Publication number Publication date
JPS5411670U (ja) 1979-01-25

Similar Documents

Publication Publication Date Title
US4045951A (en) Digital electronic timepiece
JPS6118477Y2 (ja)
US4887251A (en) World timepiece
US4163360A (en) Timer device
JPH01131486A (ja) プログラマブル・タイムスイツチ
US4589779A (en) Multi-alarm timepiece with simplified operating means
JPS5938622B2 (ja) 時計機能を備えた小型電子式計算機
JPS6025612Y2 (ja) 乱数発生装置
JPH0742004Y2 (ja) こんろのタイマ装置
JPS6215157B2 (ja)
JP2576042B2 (ja) 読書時間記憶機能付電子読書機
JPH0128472Y2 (ja)
JPH0544796Y2 (ja)
JPS5930470Y2 (ja) 時計付計算機
JPH0865762A (ja) リモコン装置
JPH02150790A (ja) 世界時計
JP4199392B2 (ja) 電子式圧力測定装置
JPH0610891U (ja) 電池寿命表示付時計
JPH10221471A (ja) 多段階経過時間警報装置
JPH0259492U (ja)
JPH0245839Y2 (ja)
JPH0481154B2 (ja)
ITMI20010734A1 (it) Apparecchio elettronico digitale con funzione di disco orario per veicoli a motore
JPS6234218A (ja) 電子機器
JPS63174695A (ja) 洗濯機