JPS61182348A - 余裕度試験方式 - Google Patents

余裕度試験方式

Info

Publication number
JPS61182348A
JPS61182348A JP2163585A JP2163585A JPS61182348A JP S61182348 A JPS61182348 A JP S61182348A JP 2163585 A JP2163585 A JP 2163585A JP 2163585 A JP2163585 A JP 2163585A JP S61182348 A JPS61182348 A JP S61182348A
Authority
JP
Japan
Prior art keywords
margin
repeater
error
transmission line
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2163585A
Other languages
English (en)
Inventor
Yoshitaka Takasaki
高崎 喜孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2163585A priority Critical patent/JPS61182348A/ja
Publication of JPS61182348A publication Critical patent/JPS61182348A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/241Testing correct operation using pseudo-errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタル伝送路において中継器の余裕度を試
験し、予め特性の劣化した中継器を検知する方式に関す
る。
〔発明の背景〕
従来は添は文献の如くパルストリオなどによる余裕度試
験が行なわれていた。これはパルストリオの中継器が誤
動作するまで増加して行き、誤動作を生じたパルストリ
オの数により中継器の余裕度を判定するものである。し
かしながら、パルストリオは実際にはあり得ない信号パ
ルス列であり、−見回線を試験装置に切替えて行う関係
上、実用的稼動条件と異なるため必ずしも的確な試験結
果が得られなかった。すなわちパルストリオを用いて余
裕度が十分あると判定された場合でも実際の信号を通し
た場合には殆ど余裕度がなく、わずかな雑音により誤動
作をおこすこともあり得る。したがってなるべく使用状
態に近い条件で、またできれば稼動時における余裕度試
験を行うことが望まれていた。
〔発明の目的〕
本発明の目的は、より稼動状態に近い条件下で余裕度試
験を可能とする方式を提供することにある。
〔発明の概要〕
上記の目的を達成するために本発明では、各中継器のタ
イミング回路に周波数に応じて位相の変わる素子を設け
、送信側でクロック周波数を変化して各中継器における
符号誤り率を測定することにより余裕度の試験を行なう
。すなわち中継器が誤動作するまで送信のクロック周波
数をずらせて行き、誤りの生じたクロック周波数と基準
の(公称の)クロック周波数との差が大きい程、識別余
裕度が大であると判定する。
〔発明の実施例〕
以下本発明の一実施例を第1図〜第3図を用いて説明す
る。
第1図において可変周波数回路1はクロック周波数を変
えるための発振器である。送信器2より信号パルス列を
伝送路3に送信するが、そのクロックレートが公称値よ
り可変に出来る。中継器4はクロックレートが公称値よ
り所定値以上ずれた場合、以下(第2図)で説明するご
とく符号誤りを発生するので、これを誤り測定器5で検
出し。
その結果を変調器6でしかるべく変調し、介在対ケーブ
ル7を介して余裕度試験器8へ送信する。
第2図は余裕度劣化の原理を説明するものである。中継
器内の増幅器11により所定のレベル増幅された信号か
らタイミング回路12によりタイミング波がとり出され
る。これは周波数に依存して位相の変わる周波数依存性
移相回路13を通った後、クロック成形回路14により
クロックパルスとして成形され、識別回路15でパルス
再生に用いられる。
クロックレートを公称値よりずらした場合に移相回路1
3により再生のタイミング位相がずれるため、正しく受
信パルスの中心をサンプリングすることが出来なくなり
、サンプリング点が中心からずれるほど波形ひずみの影
響をうけやすくなり識別の余裕度が劣化し1位相のずれ
が所定の量を越えると符号誤りを生ずる。
周波数依存性移相回路13の典形的な例としてはLC共
振回路があげられる。
なお符号誤りは通常中継伝送に用いる伝送路符号の規則
性が符号誤りによって乱されるため生ずるバイオレーシ
ョンを用いて検出されるが、この場合各中継器における
符号誤りによるバイオレーションの累積が生ずる。これ
を避けるためには、第3図に示した如く、中継器4のあ
とに再符号器21を挿入して、一旦原信号にもどした後
再び伝送路符号化することによりバイオレーションを解
消して送出してやれば、各中継区間の符号誤りのみを検
出することができる。
〔発明の効果〕
以上本発明によれば第4図に示す如く、伝送路のクロッ
クレートを変えて各中継器の誤りを発生させ、この場合
の周波数ずれΔf!+Δf2の大小により余裕度を判定
することが出来るため、伝送信号自体に特殊なものを用
いる必要がなく、稼動時に近い状態において試験を行う
ことが出来る。
また稼動状態においてクロック周波数を変えてやり、使
用に耐える程度の符号誤り率を生ずる範囲内にクロック
の変動をとどめれば、稼動状態のまま余裕度を試験する
ことも出来る。
【図面の簡単な説明】
第1〜第3図は本発明の一実施例であり、第4図はこれ
を説明する図である。 1:可変周波数発振器、2:送信器、3:伝送線路、4
:中継器、5:符号誤り検出器、6:変調器、7:介在
対ケーブル、8:余裕度試験器、11:増幅器、1,2
:タイミング抽出回路、13:周波数依存形移相器、1
4:クロック成形回路、15 :ill再再生回路21
:再符号化回路。 第7図 躬2図 1ヤ /z         /j         7嘔躬
3図 躬 4図 周 液艮

Claims (1)

  1. 【特許請求の範囲】 1、伝送路のクロックレートを変化させ、各中継器の符
    号誤り率を測定することを特徴とする余裕度試験方式。 2、特許請求の範囲第1項において、誤り検出可能な伝
    送路符号を用い誤り率測定後の信号を符号誤りによるバ
    イオレーションを除去すべく再符号化して送出すること
    を特徴とする余裕度試験方式。
JP2163585A 1985-02-08 1985-02-08 余裕度試験方式 Pending JPS61182348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2163585A JPS61182348A (ja) 1985-02-08 1985-02-08 余裕度試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163585A JPS61182348A (ja) 1985-02-08 1985-02-08 余裕度試験方式

Publications (1)

Publication Number Publication Date
JPS61182348A true JPS61182348A (ja) 1986-08-15

Family

ID=12060527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163585A Pending JPS61182348A (ja) 1985-02-08 1985-02-08 余裕度試験方式

Country Status (1)

Country Link
JP (1) JPS61182348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007578A1 (fr) * 2001-07-13 2003-01-23 Anritsu Corporation Instrument de mesure de la resistance a la gigue et procede permettant une mesure efficace et une evaluation adequate de la caracteristique de resistance a la gigue.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007578A1 (fr) * 2001-07-13 2003-01-23 Anritsu Corporation Instrument de mesure de la resistance a la gigue et procede permettant une mesure efficace et une evaluation adequate de la caracteristique de resistance a la gigue.
US7245657B2 (en) 2001-07-13 2007-07-17 Anritsu Coporation Jitter resistance measuring instrument and method for enabling efficient measurement of jitter resistance characteristic and adequate evaluation

Similar Documents

Publication Publication Date Title
CA1147402A (en) Time jitter determining apparatus
JPH0133064B2 (ja)
US4100531A (en) Bit error rate measurement above and below bit rate tracking threshold
US6313934B1 (en) Chromatic dispersion measurement scheme for optical systems having remote access points
US5880837A (en) Eye measurement of optical signals by optical sampling
US6433899B1 (en) Eye quality monitor for a 2R regenerator
US3119062A (en) Test circuitry for measuring envelope distortion over a particular frequency range
JP2007174176A (ja) 通信端末の試験装置および試験方法
JPS61182348A (ja) 余裕度試験方式
US4274047A (en) Analyzer for nonlinear networks
CN100418064C (zh) 用于抽点和回放超声计量仪中的原始数据的方法
US4578634A (en) Apparatus for determining frequency versus acceleration characteristics for crystals
US4745603A (en) Code sequence generator for a digital transmission line fault location system
US2837636A (en) Radio test signal generation
US4053723A (en) Method and apparatus for measuring the bit error frequency in a cable caused by crosstalk between line pairs during transmission of a 3-level coded pcm signal
US3913011A (en) Method and apparatus for measuring conversion of amplitude modulation to phase modulation
US6986091B2 (en) Method and apparatus for testing a high speed data receiver for jitter tolerance
Lerner et al. Measurement of bandwidth of microwave resonator by phase shift of signal modulation
JPH01154660A (ja) 通信システムの試験方法
US4553086A (en) Carrier power to noise power ratio measuring system for TDMA signals
US3537009A (en) Frequency comparator
JPS59501479A (ja) 受信パルス列の信号処理方法およびこの処理を実施する受信機
SU1107171A1 (ru) Устройство дл измерени колебаний скорости носител записи
SU761940A1 (en) Apparatus for automatic measuring of parameters of four-terminal network frequency characteristics
JP2009171240A (ja) ジッタ伝達特性測定装置