JPS6117150B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、光情報を非破壊に読み出せ、ダイナ
ミツクレンジが広く、感度が向上し、雑音に対し
ても強く、かつ空間的、時間的解像度の優れた固
体撮像装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a solid-state imaging device that can nondestructively read out optical information, has a wide dynamic range, has improved sensitivity, is resistant to noise, and has excellent spatial and temporal resolution. Regarding equipment.

従来イメージセンサ、特に固体デバイスによる
ものは大きくわけて、CCD型、MOS型の２種類
存在する。これから２つの製造技術が似かよつて
いるにもかかわらず、MOS型、CCD型両者のイ
メージセンサとしての特性は、光の受光方法及び
信号電荷の読み出し方法の違いから、異なつたも
のとなつている。CCD型イメージセンサでは、
MOSキヤパシタ電極の下側半導体領域に生じた
ポテンシヤル井戸の中に信号電荷は蓄積され、一
方読み出しは、アレイ状に並んだ電界によつて生
じたポテンシヤル井戸の中を次々と転送させるこ
とによつて出力回路へ導くことから行なわれる。
しかるに、MOS型イメージセンサにおいては、
信号電荷は拡散もしくはイオン注入等で製造され
たホトダイオードによつて集められ、読み出しは
そのホトダイオードから隣接するMOSFETを通
してビデオ出力回路へと導かれ完了する。（第１
図及び第２図）。 Conventional image sensors, especially those based on solid-state devices, can be roughly divided into two types: CCD type and MOS type. Although the two manufacturing technologies are similar, the characteristics of the MOS type and CCD type image sensors are different due to differences in the method of receiving light and the method of reading signal charges. . In CCD type image sensor,
Signal charges are accumulated in potential wells created in the lower semiconductor region of the MOS capacitor electrode, and readout is performed by sequentially transferring them through the potential wells created by an electric field arranged in an array. This is done by leading it to the output circuit.
However, in MOS image sensors,
The signal charge is collected by a photodiode manufactured by diffusion or ion implantation, and readout is completed by leading from the photodiode through an adjacent MOSFET to the video output circuit. (1st
(Fig. and Fig. 2).

第１図及び第２図は従来のMOS型及びCCD型
のイメージセンサの原理説明のための図面であ
る。 1 and 2 are drawings for explaining the principles of conventional MOS type and CCD type image sensors.

第１図は、MOS型イメージセンサの原理説明
図である。 FIG. 1 is a diagram explaining the principle of a MOS image sensor.

MOSFET１０８とホトダイオード１０１から
成るアレイがあり、MOSFET１０８のゲート部
にシフトレジスタクロツク１０３、電源１０５を
配置されたMOSスキヤンシフトレジスタ１０４
が接続されており、これらのイメージセンサアレ
イ及び周辺回路から成る基板１０７上に構成され
たイメージシステムにイメージ（光入力）１０２
が照射され、その情報がホトダイオードアレイ１
０１で蓄えられ周辺の走査回路１０４の動作でビ
デオ出力部１０６に取り出されるような原理にな
つている。 There is an array consisting of a MOSFET 108 and a photodiode 101, and a MOS scan shift register 104 has a shift register clock 103 and a power supply 105 arranged at the gate of the MOSFET 108.
are connected, and an image (light input) 102 is sent to an image system configured on a substrate 107 consisting of these image sensor arrays and peripheral circuits.
is irradiated and the information is transmitted to photodiode array 1.
The principle is that the data is stored in the video output section 106 by the operation of the peripheral scanning circuit 104.

一方、CCD型イメージセンサは、第２図に示
されるように基板１１２上に構成されたチヤージ
検出器のシステム１１０、即ち、ここではクロツ
クφ_１１１３、及びクロツクφ_２１１４の２相ク
ロツクで動作するCCDのシステムが与えられて
おり、イメージ（入力光）１０９の情報はMOS
電極下のポテンシヤルウエル内に蓄えられ、二相
クロツクφ_１１１３、及びφ_２１１４により次々
と転送されビデオ出力部１１５にビデオ出力信号
１１１として取り出されるようになつている。 On the other hand, the CCD image sensor operates _with a charge detector system 110 constructed on a substrate ₁₁₂ as shown in FIG. A CCD system is given, and the information of the image (input light) 109 is MOS
The signal is stored in a potential well under the electrode, and is transferred one after another by two-phase clocks φ ₁ 113 and φ ₂ 114, and taken out as a video output signal 111 to a video output section 115.

第２図にはクロツク信号及び出力信号のタイム
チヤートも簡単に入つている。 FIG. 2 also briefly includes a time chart of the clock signal and output signal.

これらの両者の構造、構成方法及び読み出し方
法の違いは特に光強度の高い場合、及び低い場
合、また解像度（image clarity）等の点で大き
な差となつている。光強度の低い場合にはイメー
ジセンサによつて解像されうる最小強度の光入力
値はイメージセンサ自体の持つ受光能力、言いか
えれば照射された光をどれだけ取り込むことがで
きるかという効率に大きく依存している。また同
様に光強度の低い場合のイメージセンサによつて
解像されうる最小強度の光入力値は、センサ本体
及びその付随回路によつて生じる雑音にも影響さ
れる。 Differences in structure, construction method, and readout method between these two devices result in large differences, particularly in the case of high and low light intensity, and in terms of resolution (image clarity) and the like. When the light intensity is low, the minimum intensity light input value that can be resolved by the image sensor has a large effect on the image sensor's light receiving ability, or in other words, the efficiency of how much irradiated light it can capture. dependent. Similarly, the minimum intensity light input value that can be resolved by an image sensor at low light intensities is also affected by noise generated by the sensor body and its associated circuitry.

MOS型イメージセンサはCCD型に比べ光の信
号への変換効率がよい。これはデバイス表面から
の光の反射量、及び光によつて発生した信号負荷
が蓄積される位置の違いによるものである。 MOS image sensors are more efficient at converting light into signals than CCD types. This is due to differences in the amount of light reflected from the device surface and the location where the signal load generated by the light is accumulated.

通常、モノリシツク集積化されたイメージセン
サにおいては半導体基板を照射する方法には表面
照射（front illumination）型及び裏面照射
（back illumination）型の２通り存在する（第３
図）。 Normally, in monolithically integrated image sensors, there are two methods of illuminating a semiconductor substrate: front illumination type and back illumination type.
figure).

第３図は従来の表面照射型（front
illuminated）CCD及び裏面照射型（back
illuminated）CCDの２つのタイプのCCD型イメ
ージセンサの断面構造図である。 Figure 3 shows the conventional front-illuminated type (front illumination type).
illuminated) CCD and back-illuminated (back
FIG. 2 is a cross-sectional structure diagram of two types of CCD image sensors (illuminated) CCD.

第３図ａには、ｎ型Si基板１２１上に形成され
たシリコン絶縁層１１９（透明）、Al電極１１８
及び透明キヤパシタ電極１１７から成る２相
CCDが示されている。表面より照射される光入
力１１６に対応した情報として光によつて発生し
たチヤージ（少数キヤリア）１２０がポテンシヤ
ルウエル１２２内に蓄積され、前記Al電極１１
８及び透明キヤパシタ電極１１７の２相クロツク
電圧により、ウエル内を次々と転送されるわけで
ある。 FIG. 3a shows a silicon insulating layer 119 (transparent) formed on an n-type Si substrate 121 and an Al electrode 118.
and a transparent capacitor electrode 117.
CCD is shown. A charge (minority carrier) 120 generated by the light as information corresponding to the light input 116 irradiated from the surface is accumulated in the potential well 122, and the Al electrode 11
8 and the two-phase clock voltage of the transparent capacitor electrode 117, the signals are sequentially transferred within the well.

一方、第３図ｂは裏面照射型（back
illuminated）CCDの断面構造を示す。入力光１
２３はｎ型基板１２６側から照射されており、ｎ
型基板１２６内の発生した少数キヤリア１２５
が、絶縁層１２７を介して構成された２相CCD
のオーバーラツプ電極１２８、及び１２９上の電
圧関係によつて生ずるポテンシヤルウエル１２４
内に蓄積される。 On the other hand, Fig. 3b shows a back-illuminated type (back illumination type).
(illuminated) shows the cross-sectional structure of the CCD. Input light 1
23 is irradiated from the n-type substrate 126 side, and
Minority carriers 125 generated in the mold substrate 126
is a two-phase CCD configured through an insulating layer 127.
Potential well 124 created by the voltage relationship on overlapping electrodes 128 and 129 of
accumulated within.

CCD型或いはMOS型でどちらの方法も使用可
能であるが、CCD型の場合、表面に不透明な電
極が並び光の取り込み領域が小さくなり、表面照
射（front illumination）型では不都合なことが
多い。 Either the CCD type or the MOS type can be used, but in the case of the CCD type, opaque electrodes are lined up on the surface, which reduces the light capture area, which is often inconvenient for the front illumination type.

また不幸なことに裏面照射（back
illumination）型の場合、製造上の問題及び動作
特性の限界が存在する。裏面照射（back
illumination）型の場合、光の入力によつて発生
したキヤリアが（通常、Siであれば可視光に対し
て光入力表面から５μｍ程度内で発生する）有効
に集められ、表面側のキヤパシタ電極の下の空之
層内に蓄積されるためには基板の厚みを薄くする
必要がある。製造可能な最も薄い半導体基板は約
25μｍ程度であり、つまりこのことはデバイスを
25μｍ以下のスペースで配置することができない
こと、即ち、裏面照射（back illumination）型
で基板内に発生したキヤリアが拡散で広がつて行
くため、空間的分解能を考えると基板が厚くなれ
ばその分だけ表面のMOSキヤパシタ電極の間隔
を離して配置しなければならない。このことが裏
面照射（back illuminated）型CCDの解像度の限
界となつている。この素子間隔に対する制限条件
は大容量のイメージセンサを実現しようとする場
合、より大きなSi基板面積が必要となり、多数の
画素から成るイメージセンサの実現に対して大き
な障害となつている。 Unfortunately, back-illuminated
For the illumination type, there are manufacturing problems and operating characteristic limitations. Backside illumination
In the case of the illumination type, the carriers generated by the input of light (usually generated within about 5 μm from the light input surface for visible light in the case of Si) are effectively collected, and the carriers generated by the input of light are effectively collected and In order for it to accumulate in the underlying empty layer, the thickness of the substrate needs to be reduced. The thinnest semiconductor substrate that can be manufactured is approximately
It is about 25 μm, which means that the device
The problem is that it cannot be arranged in a space of 25 μm or less; in other words, carriers generated within the substrate in the back illumination type spread out by diffusion, so when considering spatial resolution, the thicker the substrate becomes, the more difficult it becomes. The MOS capacitor electrodes on the surface must be spaced apart from each other. This limits the resolution of back-illuminated CCDs. This restriction on the element spacing requires a larger Si substrate area when attempting to realize a large-capacity image sensor, and is a major obstacle to realizing an image sensor consisting of a large number of pixels.

明らかに、良好な解像度を得ようとするには簡
単な構造の表面照射（front illumination）型が
望ましい。幸い、MOS型イメージセンサは半導
体基板をカバーするシリコン酸化膜層を有し、こ
の透明酸化膜は、空気（air）のインピーダンス
とシリコンの光に対するインピーダンスの整合性
のよいオプテイカルコーテイング（optical
coating）となつている。 Obviously, a simple construction of the front illumination type is desirable in order to obtain good resolution. Fortunately, MOS image sensors have a silicon oxide film layer covering the semiconductor substrate, and this transparent oxide film is coated with an optical coating that has good matching of the impedance of air and the impedance of silicon to light.
coating).

CCD型イメージセンサの中には、表面照射
（front illumination）型でポリシリコン電極で構
成されたものもあるが、これらのポリシリコン構
成はポリシリコンの下の酸化膜との間での光入力
に対するインピーダンス整合が悪く、ポリシリコ
ン一酸化膜界面で光が反射されやすい。このイン
ピーダンス不整合によつて表面反射における障害
パターンが生じ、光電流出力を減少させてしま
う。 Some CCD-type image sensors are front illumination type and are constructed with polysilicon electrodes, but these polysilicon structures have a high resistance to light input between them and the oxide film below the polysilicon. Impedance matching is poor, and light is easily reflected at the polysilicon monoxide film interface. This impedance mismatch creates a disturbance pattern in the surface reflections, reducing the photocurrent output.

表面照射（front illumination）型、或いは裏
面照射（back illumination）型のいづれのイメ
ージセンサアレイにおいても、イメージセンサ及
び周辺回路によりビデオ信号に導入される雑音の
問題は低光強度レベルにおける動作限界を与える
最も大きな要因と考えられる。小さな光信号をマ
スクしてしまうこの雑音は寄生容量における不整
合及び熱的に発生したキヤリアから生ずる。更に
CCDの場合には転送損失に伴う雑音が入る。 For either front-illuminated or back-illuminated image sensor arrays, the problem of noise introduced into the video signal by the image sensor and surrounding circuitry imposes operational limitations at low light intensity levels. This is considered to be the biggest factor. This noise, which masks small optical signals, results from mismatches in parasitic capacitance and thermally generated carriers. Furthermore
In the case of a CCD, noise is introduced due to transfer loss.

MOS型イメージセンサにおいては、走査回
路、ホトダイオード及びビデオ出力部における
MOSトランジスタの寄生ゲート・ソース間MOS
容量と寄生ゲート・ドレイン間MOS容量（これ
らの容量は直列に接続されている）等における不
整合から生ずる容量性雑音が問題となる。これら
のMOSトランジスタはアレイ内の個々の受光素
子部をアドレスするためのアナログスイツチとし
て動作する。 In MOS image sensors, the scanning circuit, photodiode, and video output section
Parasitic gate-source MOS of MOS transistor
Capacitive noise arising from mismatch between capacitance and parasitic gate-drain MOS capacitance (these capacitances are connected in series) becomes a problem. These MOS transistors operate as analog switches for addressing individual light receiving elements within the array.

これらのトランジスタがターン・オン或いはタ
ーン・オフするときスイツチされるべきアナログ
光信号線上にそれらに対応する電圧スパイクが生
ずる。この電圧スパイクはフイルタで減少させる
ことが可能だが最大ビデオ周波数の２倍の所で生
ずるため完全に除去することはできない。 When these transistors turn on or off, they create corresponding voltage spikes on the analog optical signal lines that are to be switched. This voltage spike can be reduced with a filter, but cannot be completely eliminated since it occurs at twice the maximum video frequency.

これらのMOSホトアレイを通してのスパイク
の大きさ変動はビデオ通過帯域における固定パタ
ーン雑音（FPN：Fixed pattern noise）となつ
て現われる。この雑音はフイルタで除去可能であ
る。幸い、雑音変動はスパイクの絶対値に比べ小
さい。事実、光入力がない状態で、固定パターン
雑音（FPN）から発生する低レベルノイズイメ
ージがイメージセンサの出力で現われる。 Variations in the magnitude of these spikes across the MOS photoarray appear as fixed pattern noise (FPN) in the video passband. This noise can be removed with a filter. Fortunately, the noise fluctuations are small compared to the absolute value of the spikes. In fact, in the absence of optical input, a low-level noise image arising from fixed pattern noise (FPN) appears at the output of the image sensor.

センサ出力で検出されるスパイク雑音は典型的
な512画素デバイスの光センサ素子部の容量両端
の等価雑音電圧と考えられ、その雑音電圧範囲は
１×10^-3〜0.5×10^-2Voltの範囲にあり、ちようど
実際的な動作レベルによく一致している。ホトダ
イオードにかけるバイアス電圧に関係する飽和出
力信号電圧は通常5V程度であり、約ダイナミツ
クレンジとして100対１或いはそれ以上となつて
いる。 The spike noise detected in the sensor output is considered to be the equivalent noise voltage across the capacitance of the photosensor element of a typical 512-pixel device, and the noise voltage range is between 1×10 ^-3 and 0.5×10 ^-2 Volt. , and corresponds well to the practical level of operation. The saturated output signal voltage, which is related to the bias voltage applied to the photodiode, is usually about 5V, and has a dynamic range of about 100:1 or more.

しかるにCCDでは、スイツチングトランジス
タにおけるスパイクから来る固定パターン雑音に
よつては影響を受けない。むしろ、クロツクライ
ンと出力ラインとの間の容量（キヤパシタ）から
生ずる固定パターン雑音がある。幸いなことに、
これらの雑音パルスはすべて同じ高さであり、
low−pass filtersで除去可能である。しかし、こ
れらのフイルタ電力を消費し、かつスペースをと
る。 However, CCDs are not affected by fixed pattern noise from spikes in switching transistors. Rather, there is fixed pattern noise resulting from the capacitance between the clock line and the output line. Fortunately,
These noise pulses are all of the same height,
Can be removed with low-pass filters. However, these filters consume power and take up space.

この寄生容量結合雑音を減少させるもつとよい
方法は、同じイメージセンサチツプ上にビデオ前
置増幅器（video preamplifiers）を製造するこ
とである。同じチツプ上に製造した方がチツプ外
に外付けで増幅器を付けるより増幅器に対する寄
生結合容量の値を小さくできることから雑音が減
少するわけである。 A convenient way to reduce this parasitic capacitive coupling noise is to fabricate video preamplifiers on the same image sensor chip. When manufactured on the same chip, the value of the parasitic coupling capacitance to the amplifier can be made smaller than when an amplifier is attached externally to the chip, which reduces noise.

MOS型センサ及びCCD型センサにおいてとも
に存在する固定パターン雑音（FPN）は熱的な
効果（熱的に発生したキヤリア）からも生ずる。
しかしながらCCD型センサはMOS極センサに比
べ、熱的な効果に対してより影響を受けやすい。
それは、CCDの場合、表面が非平衡状態にあ
り、これにより熱的な不安定性が生じているから
である。 Fixed pattern noise (FPN), present in both MOS and CCD sensors, also arises from thermal effects (thermally generated carriers).
However, CCD type sensors are more susceptible to thermal effects than MOS polar sensors.
This is because in the case of a CCD, the surface is in a non-equilibrium state, which causes thermal instability.

このタイプの雑音は通常のデバイスで、10μ
Ｗ／cm³以下の光強度レベルで100ｍsec以上の光照
射期間を動作させる場合に非常に問題となる。 This type of noise is typical for devices with 10μ
This becomes a serious problem when operating with a light irradiation period of 100 msec or more at a light intensity level of W/cm ³ or less.

なぜならば、これらの光強度及び光照射期間レ
ベルにおいて発生する暗電流のかなりの部分が雑
音として発生し、究極的な動作限界を与えるから
である。 This is because a significant portion of the dark current generated at these light intensity and light irradiation period levels is generated as noise, providing an ultimate operational limit.

しかるにCCD型イメージセンサにおいては固
定パターン雑音以上にもつと動作に影響を与える
ものに転送損失雑音（transfer lossnoise）があ
る。転送動作後のあとに残された電荷の結果とし
て生ずるこのタイプの雑音はセンスされた画面上
に、センスされた白色スポツトの片側へ白色スミ
アとして現われる。転送されている電荷量が多い
場合に、高輝度スポツトとして最も顕著に現われ
る。例えば、10^-5per transferの転送損失
（99.999％が有効）で512画素アレイ（２相クロツ
クデバイスとして1024転送）が動作するとする
と、全転送損失として10^-2になる。３相クロツク
の場合には同じ転送効率として、全転送損失電荷
はさらに増加する。転送損失雑音はまたCCDの
もつ露出範囲を減少させ従つて基本的にセンサが
検出できるコントラストを減少させてしまう。転
送損失雑音を減少させる一つの方法はイオン注入
等によつて表面から約１μｍ程度の深さに転送チ
ヤンネルを埋め込むことである。埋め込みチヤン
ネル中を転送される電荷は半導体と酸化膜界面に
存在する表面トラツプによつて引き起こされる電
荷の非転送という表面トラツプ雑音の影響を受け
ない。 However, in CCD image sensors, there is transfer loss noise that affects operation more than fixed pattern noise. This type of noise, which occurs as a result of the charge left behind after the transfer operation, appears on the sensed screen as a white smear to one side of the sensed white spot. This appears most conspicuously as a high-intensity spot when the amount of charge being transferred is large. For example, if a 512 pixel array (1024 transfers as a two-phase clock device) is operated with a transfer loss of 10 ^-5 per transfer (99.999% effective), the total transfer loss is 10 ^-2 . In the case of a three-phase clock, the total transfer loss charge increases even more with the same transfer efficiency. Transfer loss noise also reduces the exposure range that the CCD has and therefore essentially reduces the contrast that the sensor can detect. One method for reducing transfer loss noise is to bury a transfer channel to a depth of about 1 μm from the surface by ion implantation or the like. The charge transferred in the buried channel is not affected by surface trap noise, the non-transfer of charge caused by surface traps present at the semiconductor-oxide interface.

しかしながら、いくつかの雑音源の中にはたと
えば熱雑音のような常に存在するが簡単には取り
除けないものもある。この熱雑音は低光強度レベ
ルでのセンサの動作パフオーマンスの限界を与え
る。すべての増幅器及びすべての抵抗は熱雑音の
影響を受ける。イメージシステムにおいてはイメ
ージセンサの出力に接続される回路がこの雑音を
発生させる。この例において、増幅器出力に現わ
れる熱雑音信号はソースインピーダンスと増幅器
の雑音パラメータの関数となつている。（第４
図） 第４図ａ，ｂに従来のイメージセンサの出力
部、特にオペアンプ部分の回路を示す。 However, some noise sources, such as thermal noise, are always present and cannot be easily removed. This thermal noise limits the sensor's operational performance at low light intensity levels. All amplifiers and all resistors are subject to thermal noise. In image systems, circuitry connected to the output of the image sensor generates this noise. In this example, the thermal noise signal appearing at the amplifier output is a function of the source impedance and the noise parameters of the amplifier. (4th
Figures 4a and 4b show the circuitry of the output section of a conventional image sensor, particularly the operational amplifier section.

第４図ａは通常の低雑音、高利得なオペアンプ
１３６をイメージセンサ１３０に接続した例であ
り、第４図ｂは電荷増幅器と呼ばれるもので、第
４図ｂの容量C₁１４６を極力小さくすることに
よつてリセツト抵抗R₁１４４に伴うJohnson雑
音、１４５を減少させることができる。第４図ａ
で、イメージセンサ１３０の出力は結局、ソース
インピーダンス１３１で示される容量C₁で表わ
されており、それに並列に電源E₁に直列なリセ
ツト抵抗R₁１３２及びそれに伴うJohnson雑音源
１３３が表わされている。オペアンプ１３６自体
の雑音源は１３５及び１３４で示されている。
R₂１３８は出力１３７からのフイードバツク抵
抗である。この第４図ａで示されたオペアンプに
対し第４図ｂではJohnson雑音源１４５を極力小
さくする電荷増幅器が示されている。第４図ｂで
もイメージセンサ１３９の出力は結局ソースイン
ピーダンス１４０で示される容量で示されてい
る。オペアンプ１４３自体の入力側には等価的な
オペアンプ雑音源１４１及び電源E₁に直列なオ
ペアンプ雑音源１４２が与えられ、オペアンプ出
力１４７からのフイードバツク量としてリセツト
抵抗R₁１４４及び容量C₁１４６及びR₁１４４に
伴うJohnson雑音源１４５が与えられている。 Figure 4a shows an example in which an ordinary low-noise, high-gain operational amplifier 136 is connected to the image sensor 130, and Figure 4b shows what is called a charge amplifier, and the capacitance C ₁ 146 in Figure 4b is minimized. By doing so, the Johnson noise 145 associated with the reset resistor R ₁ 144 can be reduced. Figure 4a
In the end, the output of the image sensor 130 is represented by a capacitance C ₁ indicated by a source impedance 131, and in parallel therewith a reset resistor R ₁ 132 in series with the power supply E ₁ and an accompanying Johnson noise source 133 are represented. has been done. The noise sources of operational amplifier 136 itself are shown at 135 and 134.
R ₂ 138 is the feedback resistance from output 137. In contrast to the operational amplifier shown in FIG. 4a, FIG. 4b shows a charge amplifier that minimizes the Johnson noise source 145. Also in FIG. 4b, the output of the image sensor 139 is shown as a capacitance indicated by a source impedance 140. An equivalent operational amplifier noise source 141 and an operational amplifier noise source 142 in series with the power supply E ₁ are provided on the input side of the operational amplifier 143 itself, and the feedback amount from the operational amplifier output 147 is a reset resistor R ₁ 144, a capacitor C ₁ 146, and R A Johnson noise source 145 associated with ₁ 144 is given.

モノリシツク集積化されたイメージセンサにお
いては、ソースインピーダンスは周辺を除くイメ
ージセンサ本体の出力端子と接地点との間のキヤ
パシタンスであり、その容量が大きければ大きい
ほど、増幅器出力に現われる雑音もそれだけ大き
くなる。 In a monolithically integrated image sensor, the source impedance is the capacitance between the output terminal of the image sensor body excluding the surroundings and the ground point, and the larger the capacitance, the greater the noise appearing in the amplifier output. .

このタイプの雑音はMOS型イメージセンサが
その出力に接続された高容量のバスラインを有す
るため、CCD型イメージセンサに比べMOS型イ
メージセンサにおいてより顕著に現われる。しか
し、高感度、高利得、低雑音のオペアンプが低コ
ストで手に入るならばそれほどイメージセンサの
動作パフオーマンスを制限する条項とはならな
い。 This type of noise appears more prominently in MOS image sensors than in CCD image sensors because MOS image sensors have high-capacitance bus lines connected to their outputs. However, if operational amplifiers with high sensitivity, high gain, and low noise are available at low cost, this provision will not limit the operational performance of the image sensor so much.

さらにまた別の雑音源は第４図ａに示されるよ
うなリセツト抵抗R₁に存在する雑音である。こ
の抵抗はビデオ信号上に大きさqnoise＝KTC₁の
等価雑音電荷（Johnson noiseと呼ばれる）を発
生させる。即ちリセツト抵抗に並列な容量が大き
ければ大きいほど、それだけ等価雑音電荷も大き
くなる。幸い第４図ｂに示されるような電荷増幅
器は、容量C₁を非常に小さくすることによつて
この基本的な雑音源の影響を減少させるために用
いることができる。高入力光強度レベルを記述す
るパラメータである露出飽和の問題、即ち露出飽
和とは一般的にフオトアレイ上のセンス画素に光
照射期間に蓄積されうる最大電荷量の関数となつ
ている。光照射期間とは照射されたイメージを表
現する電荷を集める時間のことである。通常、光
照射期間はフレーム時間となつている。 Yet another noise source is the noise present in reset resistor _R1 as shown in FIG. 4a. This resistor generates an equivalent noise charge (called Johnson noise) of magnitude qnoise=KTC ₁ on the video signal. That is, the larger the capacitance in parallel with the reset resistor, the larger the equivalent noise charge. Fortunately, a charge amplifier such as that shown in FIG. 4b can be used to reduce the effect of this fundamental noise source by making capacitance C ₁ very small. Exposure saturation, a parameter that describes high input light intensity levels, is generally a function of the maximum amount of charge that can be stored in a sense pixel on a photoarray during a light exposure period. The light irradiation period is the time during which charges representing the irradiated image are collected. Usually, the light irradiation period is a frame time.

MOS型イメージセンサにおいては蓄積されう
る最大信号電荷はホトダイオードへ印加されるバ
イアス電圧に依存する。CCD型イメージセンサ
においては、蓄積される表面のポテンシヤルに依
存する。 In a MOS image sensor, the maximum signal charge that can be accumulated depends on the bias voltage applied to the photodiode. In a CCD image sensor, it depends on the accumulated surface potential.

CCD型イメージセンサにしてもMOS型イメー
ジセンサにしてもその画素は同様な幾何学的寸法
及び同様な蓄積ポテンシヤルレベルを持つている
ため飽和露光レベルは両デバイスともに同じよう
な値におさまつている。 The pixels of both CCD and MOS image sensors have similar geometric dimensions and storage potential levels, so the saturation exposure level is similar for both devices. .

両センサの最大入射光強度レベルの許容値は画
素の蓄積容量を増加させるとともに画素以外の他
の領域を入射光からマスクすることによつて許容
値の最大化を計ることが可能である。このように
モノリシツク構成化することによつて被覆されて
いる領域の雑音を小さく保ちながらライン走査ア
レイにおける光の受容能力を増大させることがで
きるわけである。モノリシツク集積化されたエリ
アセンスアレイではこのような構成ではあまり利
点は得られない。なぜならば容量増加を達成させ
るためにより大きな画素をつくるという結果から
起こる空間的解像度が損われるということが起こ
るからである。 The allowable value of the maximum incident light intensity level of both sensors can be maximized by increasing the storage capacity of the pixel and masking areas other than the pixel from the incident light. This monolithic construction increases the light receiving capacity of the line scan array while keeping noise in the covered area low. Monolithically integrated area sense arrays do not offer much advantage in this configuration. This is because a loss of spatial resolution occurs as a result of creating larger pixels to achieve increased capacity.

MOS型イメージセンサではこのようなやり方
で極めて大きな利点を受ける。なぜならばMOS
型ではpn接合が光画素となつており、即座に読
出されるからである。他方、CCDにおいては、
隣接して容量からなるホトアレイを構成すること
により光画素の寸法は大きくできるが、一方、同
時に隣接した光キヤパシタからアナログCCDシ
フトレジスタへ信号電荷を転送させるのに要する
時間が増大する。 MOS image sensors benefit greatly from this approach. Because M.O.S.
This is because in the type, the pn junction serves as an optical pixel and is read out immediately. On the other hand, in CCD,
By configuring a photoarray of adjacent capacitors, the size of the optical pixel can be increased, but at the same time, the time required to transfer signal charges from the adjacent optical capacitors to the analog CCD shift register increases.

転送効率の低いCCDでは、電極間の転送にお
いて後に残された電荷がデバイスの出力端子にイ
メージとして不鮮明さとなつて現われる現象があ
る。不幸にも、CCDにおける不鮮明さを引き起
こす転送損失は転送数増加ばかりでなく低光強度
レベルでも増加する。しかしながら、MOSイメ
ージセンサでは唯一回の転送だけであるため転送
に伴う不鮮明さはない。つまり信号は一つのアナ
ログスイツチを通してのみ出力へ到達するわけで
ある。 In CCDs with low transfer efficiency, there is a phenomenon in which charges left behind during transfer between electrodes appear as a blurred image at the output terminal of the device. Unfortunately, the transfer losses that cause blur in CCDs increase not only with increasing number of transfers, but also with low light intensity levels. However, with a MOS image sensor, the image is transferred only once, so there is no blurring associated with the transfer. In other words, the signal reaches the output only through one analog switch.

以上で先行技術の説明を終る。 This concludes the explanation of the prior art.

本発明の目的を列挙すると以下のようになる。 The objects of the present invention are listed below.

本発明の目的は固体イメージセンサの動作特性
を評価する４つの要素、(1)ダイナミツクレンジ、
(2)感度（sensitivity）、(3)雑音（noise）、(4)解像
度（image clarity）のすべての要素にわたり従
来のCCD型、MOS型のイメージセンサの欠点を
補い、かつ原理的にまつたく新しいイメージセン
サを提供することにある。 The purpose of the present invention is to evaluate four elements for evaluating the operating characteristics of a solid-state image sensor: (1) dynamic range;
(2) Sensitivity, (3) Noise, (4) Resolution (image clarity) It compensates for the shortcomings of conventional CCD type and MOS type image sensors, and also protects them in principle. Our goal is to provide a new image sensor.

基本的着想は既に「半導体装置」特開昭55−
124259号（1980年９月25日公開）、IEEE
Transactions on Electron Devices、Vol.ED−
26、No.12、December1979の“Static Induction
Transistor Image Sensors”に掲載されてい
る。 The basic idea was already "semiconductor device" published in 1983.
No. 124259 (published September 25, 1980), IEEE
Transactions on Electron Devices, Vol.ED−
26, No. 12, December 1979 “Static Induction
Transistor Image Sensors”.

具体的に、本発明の目的の一つはMOS型、
CCD型に比べダイナミツクレンジが通常技術で
の動作で少なくとも１桁は向上するイメージセン
サを提供することである。 Specifically, one of the objects of the present invention is MOS type,
The object of the present invention is to provide an image sensor whose dynamic range is improved by at least one order of magnitude compared to a CCD type when operated using conventional technology.

別の目的の一つは光に対するインピーダンスの
マツチングがとれ、かつ光の入力表面がFlatにな
され、ほぼ光があたつた全領域すべてが光画素と
なつたイメージセンサを提供することである。 Another object is to provide an image sensor in which the impedance to light is matched, the light input surface is made flat, and almost the entire area hit by light becomes an optical pixel.

さらに本発明の目的の一つは光が照射される入
力表面が平坦でかつ光に対するインピーダンスマ
ツチングがとられておりかつ光の集光用のレンズ
状になされた領域を有する、従つて光によつて発
生したキヤリアの集積作用が働き解像度、感度の
向上のなされたイメージセンサを提供することで
ある。 Furthermore, one of the objects of the present invention is that the input surface on which the light is irradiated is flat, has an impedance matching for the light, and has a lens-shaped area for concentrating the light. It is an object of the present invention to provide an image sensor in which the accumulation effect of the carriers thus generated is activated and the resolution and sensitivity are improved.

別の目的の一つは特に裏面照射（back
illumination）型のイメージセンサで従来問題と
なつている基板の厚みを薄くする問題があるが、
これを本質的に改善し、構造的に基板をそれほど
薄くする必要がなく、従つて空間的解像度が向上
し集積度も向上したイメージセンサを提供するこ
とにある。 Another purpose is to specifically back-illuminate (back-illuminated)
There is a problem with thinning the substrate, which is a conventional problem with illumination type image sensors.
The object of the present invention is to essentially improve this and provide an image sensor that does not require a structurally very thin substrate, and therefore has an improved spatial resolution and an improved degree of integration.

従つて、本発明の目的の一つは、上記の後半２
つを組み合わせることにより従来のCCD、MOS
両イメージセンサに比べ感度の向上がなされたイ
メージセンサを提供することでもある。 Therefore, one of the objects of the present invention is to achieve the second half of the above.
Conventional CCD, MOS
Another object of the present invention is to provide an image sensor with improved sensitivity compared to both image sensors.

更に、本発明の目的の一つはMOS型、及び
CCD型ともにさけることのできない熱的に励起
されたキヤリアにともなう熱励起雑音を極端に減
少させた、従つて暗電流が極めて減少したイメー
ジセンサを提供することである。 Furthermore, one of the objects of the present invention is the MOS type and
It is an object of the present invention to provide an image sensor in which thermal excitation noise accompanying a thermally excited carrier, which cannot be avoided in both CCD types, is extremely reduced, and dark current is extremely reduced.

更に、本発明の別の目的の一つは、MOS型、
CCD型等の従来のイメージセンサと同程度に存
在する寄生容量性ノイズ、固定パターンノイズ
（FPN）等を低域通過フイルタ（Low pass
filter）、高利得・低雑音オペアンプを用いて減少
させたイメージセンサシステムを提供することで
ある。 Furthermore, one of the other objects of the present invention is the MOS type,
Parasitic capacitive noise, fixed pattern noise (FPN), etc., which exist to the same extent as conventional image sensors such as CCD type, are removed using a low pass filter (low pass filter).
The objective of the present invention is to provide an image sensor system using a high-gain, low-noise operational amplifier.

更に、本発明の別の大きな目的の一つは、従来
のMOS型、CCD型等のイメージセンサでは光照
射期間（light integration time）の間蓄積され
た光情報が一旦、読み出されてしまうと消えてし
まう、即ち破壊読み出しであつたのに対し、一旦
読み出されてもリフレツシユ用のトランジスタが
動作するまでは何回でも読み出し可能で時間的な
解像度も向上した非破壊読み出しの動作をするイ
メージセンサを提供することにある。 Furthermore, one of the major objects of the present invention is that in conventional MOS type, CCD type, etc. image sensors, once the light information accumulated during the light irradiation period (light integration time) is read out, Whereas it was a destructive readout in which the data disappears, it is possible to perform a non-destructive readout operation with improved temporal resolution and can be read out any number of times until the refresh transistor operates once it has been read out. The purpose is to provide sensors.

更に、上記、非破壊読み出しの動作において、
光照射期間のうちに非破壊動作であるため、何回
でも読み出しが可能であり、しかも一旦読み出さ
れても前の履歴は残つており、従つて、サンプリ
ングパルスを使つて光照射時間を分割し、光照射
期間の間に時々刻々と変わる光情報をサンプリン
グしながら積分して読むことが可能であり、その
ような読み出し機能を備えたイメージセンサを提
供することも本発明の目的の一つである。 Furthermore, in the non-destructive read operation mentioned above,
Since it is a non-destructive operation during the light irradiation period, it can be read out any number of times, and even once read out, the previous history remains, so the light irradiation time can be divided using sampling pulses. However, it is possible to sample, integrate and read light information that changes moment by moment during the light irradiation period, and one of the objects of the present invention is to provide an image sensor equipped with such a readout function. It is.

更に、上記の光照射期間でのサンプリングのや
り方にはさまざまなやり方があり、一例としてサ
ンプリングを対数尺にして、例えば10ｍsecの
integration timeを100nsec、１μsec 10μsec、
100μsec、１ｍsec、10ｍsecで対数的にサンプリ
ングして、それぞれの出力電圧を別のメモリ部等
にストアし、それを出力する方式のイメージセン
サを提供することも本発明の目的の一つである。 Furthermore, there are various methods of sampling during the above-mentioned light irradiation period; one example is sampling on a logarithmic scale, for example, 10 msec.
integration time 100nsec, 1μsec 10μsec,
Another object of the present invention is to provide an image sensor that samples logarithmically at 100 μsec, 1 msec, and 10 msec, stores each output voltage in a separate memory unit, and outputs the same.

以下、図面を参照しながら本発明を詳細に説明
する。 Hereinafter, the present invention will be explained in detail with reference to the drawings.

本発明は固体イメージセンサの動作特性を評価
する４つの要素、(1)ダイナミツクレンジ、(2)感度
（sensitivity）、(3)雑音（noise）、(4)解像度
（image clarity）のすべての要素にわたり従来の
固体イメージセンサの欠点を補いかつ原理的には
まつたく新しいイメージセンサを提供したもので
あり、更に光が照射されている時間（light
integration time）内に何回読み出し動作を行な
つても情報が消えないような、即ち非破壊読み出
しのイメージセンサを提供したものである。 The present invention evaluates all four elements for evaluating the operating characteristics of solid-state image sensors: (1) dynamics range, (2) sensitivity, (3) noise, and (4) image clarity. It compensates for the shortcomings of conventional solid-state image sensors in all aspects and provides a completely new image sensor in principle.
The present invention provides an image sensor in which information does not disappear no matter how many times the readout operation is performed within an integration time, that is, non-destructive readout.

以下、図面を参照しながら本発明の実施例を説
明する。 Embodiments of the present invention will be described below with reference to the drawings.

〔本発明の構造〕[Structure of the present invention]

第５図は本発明実施例の一つであるフツク
（hook）構造を利用した光センス領域とそれに接
続されたSIT（逆導電型からなる）Q₁及びリフレ
ツシユ用トランジスタ（ＰチヤンネルSIT）Q₂か
らなるSITイメージセンサの一例である。 FIG. 5 shows a light sensing region using a hook structure, which is one of the embodiments of the present invention, and a SIT (of the opposite conductivity type) Q ₁ and a refresh transistor (P channel SIT) Q ₂ connected thereto. This is an example of a SIT image sensor consisting of:

動作を説明すると、一定バイアス電圧Ｖ_s
（＋）を印加された透明電極４；（これはSnO₂或
いはIn₂O₃或いはドープトポリシリコン等で形成
されている）、を透過して侵入した光入力はｎ⁺８
ｐ⁺７ｉ６ｎ⁺５からなるフツク構造の特にｎ⁺層
５近傍の高抵抗層６で電子正孔対を発生させる。
高抵抗領域６は、印加電圧Ｖ_sにより完全に全領
域が空乏化し、殆んどの領域にキヤリアが飽和速
度で走行するような電界が加わるようになされて
いる。発生した電子はすべてＶ_s（＋）バイアス
により引つぱられｎ⁺層５に吸収されるが、対発
生した正孔はｐ⁺領域７にたまる。これはバイア
ス電圧Ｖ_s（＋）によりｉ領域６がほとんど空乏
化しており、ｉ層の厚まｌ全体にわたつて強電界
が加わるように設定されているためである。ｐ⁺
層７に正孔が蓄積すると、ｐ⁺層７は正に帯電す
る。すなわち、ｎ⁺領域８の電子に対する障壁電
位が低下するわけである。これによりフローテイ
ング状態になされているｎ⁺８ｐ⁺７接合において
ｎ⁺領域８の電子が薄いｐ⁺領域７をこえて基板側
に流れるようになる。すなわち一定バイアスされ
たフツク構造ｎ⁺ｐ⁺in⁺のｉ層に一定強度の光が
時間ｔの間あたつたとき、接地点との間でキヤパ
シタを形成しているｎ⁺領域８の電位Ｖ（ｔ）は
電子が流出するにつれて正に帯電するようにな
り、ｐ⁺領域７が極めて薄い場合、一次元モデル
として単位受光面積当り略々 Ｖ（ｔ）〓ＳＣｑ／Ｃｆｔ ……(1) で与えられる。ここでＳ：光入力信号の光子密
度、Ｃ：光速、ｑ：単位電荷、Cf：フローテイ
ングｐ⁺領域の容量、ｔ：光照射時間である。こ
の式は本発明者らの既に発表した論文IEEE
Transactions on Electron Devices、Vol.ED−
26、No.12、December 1979、PP・1970−1977
中、第1976頁に掲載されている。式(1)の意味する
所は、光入力に対してほぼ完全にリニアな特性で
電圧Ｖ（ｔ）が得られるということである。すな
わち、光強度及び光照射時間に直線的に比例して
ｎ⁺領域８の電位は増加する。従つて第５図ａの
ｎ⁺領域８は式(1)で示される電位Ｖ（ｔ）に正に
バイアスされることになる。 To explain the operation, a constant bias voltage V _s
The light input that penetrates through the transparent electrode 4 to which (+) is applied (this is formed of SnO ₂ or In ₂ O ₃ or doped polysilicon, etc.) is n ⁺ 8.
Electron-hole pairs are generated particularly in the high resistance layer 6 near the n ⁺ layer 5 of the hook structure consisting of p ⁺ 7i6n ⁺ 5.
The entire region of the high resistance region 6 is completely depleted by the applied voltage _Vs , and an electric field is applied to most of the region so that carriers travel at a saturation speed. All the generated electrons are pulled by the V _s (+) bias and absorbed into the n ⁺ layer 5, but the pairs of holes generated accumulate in the p ⁺ region 7. This is because the i-region 6 is almost depleted by the bias voltage V _s (+), and the setting is such that a strong electric field is applied over the entire thickness of the i-layer. p ⁺
When holes accumulate in layer 7, p ⁺ layer 7 becomes positively charged. In other words, the barrier potential of n ⁺ region 8 to electrons decreases. As a result, electrons in the n ⁺ region 8 of the n ⁺ 8p ⁺ 7 junction in a floating state flow over the thin p ⁺ region 7 to the substrate side. In other words, when light of a constant intensity hits the i-layer of the hook structure n ⁺ p ⁺ in ⁺ with a constant bias for a time t, the potential V of the n ⁺ region 8 forming a capacitor with the ground point (t) becomes positively charged as electrons flow out, and when the p ⁺ region 7 is extremely thin, as a one-dimensional model, approximately V(t)〓SCq/Cft per unit light-receiving area...(1) Given. Here, S: photon density of optical input signal, C: speed of light, q: unit charge, Cf: capacitance of floating p ⁺ region, t: light irradiation time. This formula is based on the paper IEEE published by the inventors.
Transactions on Electron Devices, Vol.ED−
26, No. 12, December 1979, PP・1970−1977
Published in, p. 1976. Equation (1) means that voltage V(t) can be obtained with almost completely linear characteristics with respect to optical input. That is, the potential of the n ⁺ region 8 increases linearly in proportion to the light intensity and the light irradiation time. Therefore, the n ⁺ region 8 in FIG. 5a is positively biased to the potential V(t) shown by equation (1).

第５図ａの各部を説明する。１はビツト線であ
りSITQ₁のｎ⁺ソース領域１２の電極（ポリシリ
コンもしくはポリシリコンとMo、Ｗ、Pt等の高
融点金属あるいはシリサイド）に接続されてい
る。２はワード線でありSITQ₁のｐ⁺ゲート２′の
拡散線もしくは部分的にポリシリコンもしくは高
融点金属等で抵抗を下げたラインからなつてい
る。２″はポリシリコンあるいはポリシリコンと
高融点金属（MO、Ｗ、Pt等）やシリサイドとの
組み合わせによる電極である。３はリフレツシユ
線でありSITQ₃のｎ⁺ゲート３′の拡散線もしくは
部分的に金属或いはポリシリコン等で抵抗を下げ
たラインからなつている。３″はポリシリコンあ
るいはポリシリコンと高融点金属（Mo、Ｗ、Pt
等）やシリサイドとの組み合わせによる電極であ
る。４は光入力を受ける透明電極（SnO₂ or
In₂O₃等）であり電源Ｖ_s（＋）に接続されてい
る。５はｎ⁺拡散領域で不純物密度は10¹⁹〜10²¹cm
^-3程度にドープされている。あまり、不純物密度
を高くしすぎると、禁制帯幅が狭くなり、この領
域での短波長側の入力光の吸収が激しく起り、光
電検出領域にまで短波長光が到達しにくくなる欠
点を示す。したがつて、ｎ⁺領域５の不純物密度
は、高すぎない方がよい。またその厚さも、可視
光の侵入深さより薄いことが望ましい。波長5000
Åの光の侵入深さは１μｍ程度であり、4400Åの
光になると0.5μｍ程度になる。したがつて、青
や紫の光に対する感度を十分高くするには、ｎ⁺
領域は0.5μｍ程度より薄いことが望ましい。さ
らに、青や紫の感度を向上させるためには、ｎ⁺
領域５を設けず、透明電極をシヨツトキ接合にす
ればよい。この場合には、高抵抗領域表面に局在
して励起される正孔も、蓄積領域７に流れ込むよ
うになる。 Each part of FIG. 5a will be explained. A bit line 1 is connected to the electrode (polysilicon or polysilicon and high melting point metal such as Mo, W, Pt, etc., or silicide) of the n ⁺ source region 12 of SITQ ₁ . Reference numeral 2 denotes a word line, which is made up of a diffusion line of the p ⁺ gate 2' of SITQ ₁ or a line partially made of polysilicon or a high melting point metal to lower the resistance. 2'' is an electrode made of polysilicon or a combination of polysilicon and a high melting point metal (MO, W, Pt, etc.) or silicide. 3 is a refresh line, which is a diffusion line or a partial diffusion line of the n ⁺ gate 3' of SITQ ₃ . It consists of a line made of metal or polysilicon to lower the resistance. 3" is made of polysilicon or polysilicon and a high melting point metal (Mo, W, Pt).
etc.) and silicide. 4 is a transparent electrode (SnO ₂ or
In ₂ O ₃ etc.) and is connected to the power supply V _s (+). 5 is the n ⁺ diffusion region and the impurity density is 10 ¹⁹ to 10 ²¹ cm
It is doped to about ^-3 . If the impurity density is made too high, the forbidden band width becomes narrow, and input light on the shorter wavelength side is intensively absorbed in this region, resulting in a drawback that it becomes difficult for short wavelength light to reach the photoelectric detection region. Therefore, the impurity density of n ⁺ region 5 should not be too high. It is also desirable that the thickness is thinner than the penetration depth of visible light. wavelength 5000
The penetration depth of light of Å is about 1 μm, and for light of 4400 Å, the penetration depth is about 0.5 μm. Therefore, to make the sensitivity to blue and violet light sufficiently high, n ⁺
The region is preferably thinner than about 0.5 μm. Furthermore, in order to improve the sensitivity of blue and violet, n ⁺
It is sufficient that the region 5 is not provided and the transparent electrode is formed by a shot junction. In this case, holes locally excited on the surface of the high resistance region also flow into the accumulation region 7.

本発明のイメージセンサの動作原理はそのまま
で、赤外領域に相対感度特性のピークを持つよう
な赤外用のイメージセンサとすることができる。
それを実現する手段として、第５図ａのｎ⁺領域
部分５及び透明電極部分４にSiより禁制帯幅の狭
い材料をエピタキシヤル、もしくはCVD、或い
は蒸着で形成させ、長波長側での相対感度を向上
させることができる。たとえば、HgCdTeをSi上
に設けて、HgとCdの組成を制御すれば非常に波
長範囲の広いイメージセンサとすることができ
る。 The image sensor of the present invention can be made into an infrared image sensor having a peak of relative sensitivity characteristics in the infrared region while maintaining the same operating principle.
As a means to achieve this, a material with a narrower bandgap than Si is formed epitaxially, CVD, or vapor deposited on the n ⁺ region portion 5 and the transparent electrode portion 4 in FIG. Sensitivity can be improved. For example, by providing HgCdTe on Si and controlling the composition of Hg and Cd, it is possible to create an image sensor with a very wide wavelength range.

他方、本発明のイメージセンサを可視光の短波
長側で相対感度特性のピークを持つようなイメー
ジセンサとして動作させる手段としては、第５図
an⁺領域５及び透明電極部分４に間接遷移型で禁
制帯幅の広いGaP、もしくはInGaPのような材料
を、エピタキシヤル、もしくはCVDあるいは蒸
着等で形成させればよい。６は高抵抗領域であり
１×10¹³〜１×10¹⁴cm^-3程度のｐ^-或いはｎ^-でも
あるいはそれ以下の不純物密度の領域でもよく、
Ｖ_s（＋）と厚みｌの関係はほぼ全領域が空乏化
していることが条件である。７はｐ⁺拡散もしく
はイオン注入領域であり、ｎ⁺ｐ⁺in⁺のフツク構
造で正孔が蓄積される領域となつており、同時に
ＰチヤンネルSITQ₂のソース領域となつている。
Ｐ⁺領域７の厚さは、正孔が蓄積してｎ⁺領域８か
ら電子が高抵抗領域６に効率よく流れ出すために
薄い程望ましい。たとえば、0.2μｍ〜３μｍ程
度である。８はｐ⁺領域７に隣接したｎ⁺領域でキ
ヤパシタCsにより接地点との間は分離されてお
り、SITQ₁，Q₂が非導通状態の時はｎ⁺領域８及
びｐ⁺領域７ともに完全にフローテイングになつ
ている。光照射に対し、このｎ⁺領域８が(1)式で
近似的に示されるようなＶ（ｔ）に充電されるわ
けである。式(1)の右辺分子の項Scqtは、入射光
光子密度Ｓで光照射期間ｔのときの、光検出領域
で励起された正孔の電荷総量である。ｎ⁺蓄積領
域８の電位変化が、光により励起された電荷総量
を、ｐ⁺領域７の静電容量Cfで割つた値で、与え
られるというのが式(1)の内容である。ｎ⁺領域８
が如何に大きな蓄積容量Csを持つていたにして
も、そのCsの値に殆んど関係なく、ｎ⁺領域８の
電位は決まるのである。これは、ｐ⁺領域７の電
位とあるつり合つた電位になるまで、ｎ⁺領域８
から電子が流出し続けることに由来している。し
たがつて、ｎ⁺領域８が大きな蓄積容量Csを持つ
ているにしても、ｐ⁺領域７の静電容量Cfを小さ
くすれば感度は十分に高くなる。従来のMOS型
イメージセンサでは、蓄積領域に直接、光励起さ
れたキヤリアを蓄積するから、蓄積領域の電位は
Scqt／Csで与えられることになる。フツク構造
を有した本発明の光検出と従来型イメージセンサ
の光検出では、この光検出部ですでに、Cs／Cf
倍だけ感度が異なつている。Cfの主要部は、ｎ⁺
領域８とｐ⁺領域７の接合容量であるから、この
接合面積をある程度小さく抑えれば、Cs／Cfを
10〜100倍程度に容易にできる。８′はこのｎ⁺領
域８の電極でありポリシリコン等で形成され、
Csを大きくするためにほぼセル全面にわたり形
成されている。９は８′上に厚さ約1000Å（もし
くは200Å〜1000Å）に形成された酸化膜もしく
はSi₃N₄膜、Ta₂O₅膜あるいはそれらの複合膜で
あり、１０はアース電極を形成するAlもしくは
ポリシリコン等で形成されている。この８′−９
−１０は蓄積容量Csを形成しており、イメージ
センサの感度を上げるためにはなるべく大きい方
がよい。ビツド線の寄生容量をＣ_Bとすると、
SITQ₁が導通された瞬間はビツト線から選択され
たセルへ電子電流が流れるわけで、この時のビツ
ト線上の電圧上昇は、ノードＡがＶ（ｔ）＝
Scq／Cf・ｔであるとするとやはり近似的に単位
受光面面積当り（(1)式） で与えられることが実験的にわかつている。 On the other hand, as a means for operating the image sensor of the present invention as an image sensor having a peak of relative sensitivity characteristics on the short wavelength side of visible light, FIG.
A material such as GaP or InGaP, which is an indirect transition type and has a wide forbidden band width, may be formed in the an ⁺ region 5 and the transparent electrode portion 4 by epitaxial, CVD, vapor deposition, or the like. 6 is a high resistance region, which may be a p ^- or n ^- region of about 1×10 ¹³ to 1×10 ¹⁴ cm ⁻³ or a region with an impurity density lower than that;
The relationship between V _s (+) and the thickness l requires that almost the entire region be depleted. Reference numeral 7 denotes a p ⁺ diffusion or ion implantation region, which serves as a region where holes are accumulated with an n ⁺ p ⁺ in ⁺ hook structure, and at the same time serves as a source region of the P channel SITQ ₂ .
The thickness of P ⁺ region 7 is desirably as thin as possible in order for holes to accumulate and electrons to efficiently flow from n ⁺ region 8 to high resistance region 6 . For example, it is about 0.2 μm to 3 μm. 8 is an n ⁺ region adjacent to p ⁺ region 7 and is separated from the ground point by a capacitor Cs, and when SITQ ₁ and Q ₂ are non-conducting, both n ⁺ region 8 and p ⁺ region 7 are completely closed. It is becoming floating. In response to light irradiation, this n ⁺ region 8 is charged to V(t) as approximately expressed by equation (1). The numerator term Scqt on the right side of equation (1) is the total charge amount of holes excited in the photodetection region when the incident light photon density S is the light irradiation period t. Equation (1) states that the potential change in the n ⁺ storage region 8 is given by the total amount of charges excited by light divided by the capacitance Cf of the p ⁺ region 7. n ⁺ area 8
No matter how large the storage capacitance Cs is, the potential of the n ⁺ region 8 is determined almost regardless of the value of Cs. This continues until the potential of the n ⁺ region 8 reaches a certain balance with the potential of the p ⁺ region 7.
This is due to the fact that electrons continue to flow out. Therefore, even if the n ⁺ region 8 has a large storage capacitance Cs, the sensitivity can be sufficiently increased by reducing the capacitance Cf of the p ⁺ region 7. In conventional MOS image sensors, optically excited carriers are accumulated directly in the accumulation region, so the potential of the accumulation region is
It will be given as Scqt/Cs. In the photodetection of the present invention having a hook structure and the photodetection of a conventional image sensor, this photodetection section already has Cs/Cf.
The sensitivity is different by a factor of two. The main part of Cf is n ⁺
Since this is the junction capacitance between region 8 and p ⁺ region 7, if this junction area is kept small to a certain extent, Cs/Cf can be reduced.
It can be easily increased by 10 to 100 times. 8' is an electrode of this n ⁺ region 8, which is made of polysilicon or the like;
It is formed over almost the entire surface of the cell to increase Cs. 9 is an oxide film, Si ₃ N ₄ film, Ta ₂ O ₅ film, or a composite film thereof formed on 8' to a thickness of about 1000 Å (or 200 Å to 1000 Å), and 10 is an Al film forming a ground electrode. Alternatively, it is formed of polysilicon or the like. This 8'-9
-10 forms a storage capacitor Cs, which is preferably as large as possible in order to increase the sensitivity of the image sensor. If the parasitic capacitance of the bit line is C _B , then
At the moment SITQ ₁ is turned on, an electron current flows from the bit line to the selected cell, and the voltage rise on the bit line at this time is such that node A becomes V(t) =
If Scq/Cf・t, then approximately per unit light-receiving surface area (Equation (1)) It is experimentally known that it is given by

従つて光入力に対する出力感度をできるだけ上
げるためには周辺に関してはビツト線容量Ｃ_Bを
上げること、セル本体でいえばフローテイングｐ
⁺領域７の容量Cfに対するｎ⁺領域８の著積容量
Csの比をできるだけ大きくとることである。１
１は分離領域であり、通常SiO₂で形成され、場
合によつてはさらにポリイミド等の絶縁物で充填
されている。１２はSITQ₁のソースｎ⁺領域、１
３はSITQ₁のチヤンネルｐ^-領域であり、SITQ₁
は逆導電型チヤンネルを有するデバイスとなつて
いる。これはSITQ₂がＰチヤンネルのSITであ
り、ｐ^-層１３，１４の製造プロセスを同時に行
うことからこのような構造となつている。さらに
１３の領域をｐ^-にするとｎ^-に比べSITQ₁の
OFFの時の特性が確実でありSITQ₁のソース１
２からのチヤンネル中のバリアをこえてリークす
る電子をｎ^-に比べ容易に制御できる。もちろん
SITQ₁のチヤンネルは10¹³〜10¹⁵cm^-3程度のｎ^-層
で形成した場合も動作はできる。この時はｐ⁺ゲ
ート間のチヤンネル幅を相対的に狭く設定する必
要がある。１５はＰチヤンネルSITQ₂のドレイン
領域であり、１０に接続されて接地電位となつて
いる。１６はＰチヤンネルSITQ₂のゲート・ドレ
イン間の寄生容量を減らすために対向する側面領
域に酸化物、窒化膜等の絶縁物を形成した領域で
ある。同様に１７はSITQ₂のゲート・ソース間の
寄生容量を減らすためにｎ⁺ゲート３′の直下、ソ
ース７と対向する面に絶縁物を形成した領域であ
る。これはSIMOX等の技術を用いてO₂、N₂等を
イオン注入することにより、形成することができ
る。領域１８，１９も同様の目的で形成された絶
縁物領域である。このようなプロセスはベスト・
モードを行う場合、特にイメージセンサでの容量
結合ノイズを減らす点で必要である。もちろん、
動作特性がある程度劣化してもよい場合には、絶
縁層領域、１６，１７，１８，１９は設けなくと
もよい。周辺回路のオペアンプ、垂直、水平走査
回路、ビデオ出力部等のSITにも同様の絶縁層等
導入の処理を行うことによりノイズの減少が測ら
れている。 Therefore, in order to increase the output sensitivity to optical input as much as possible, it is necessary to increase the bit line capacitance C _B for the periphery, and for the cell itself, it is necessary to increase the floating p
⁺ n for the capacitance Cf of area 7 ⁺ significant capacitance of area 8
The goal is to make the ratio of Cs as large as possible. 1
Reference numeral 1 denotes an isolation region, which is usually made of SiO ₂ and, depending on the case, is further filled with an insulating material such as polyimide. 12 is the source n ⁺ region of SITQ ₁ , 1
3 is the channel p ^-region of SITQ ₁ , and SITQ ₁
is a device with channels of opposite conductivity type. This structure is such that SITQ ₂ is a P-channel SIT, and the manufacturing process of the p ^- layers 13 and 14 is performed at the same time. Furthermore, when the 13 regions are set to p ^- , compared to n ^- , SITQ ₁ 's
Source 1 of SITQ ₁ with reliable characteristics when OFF
Electrons leaking across the barrier in the channel from 2 can be controlled more easily than n ^- . of course
The SITQ ₁ channel can operate even when formed with an n ^- layer of about 10 ¹³ to 10 ¹⁵ cm ^-3 . At this time, it is necessary to set the channel width between the p ⁺ gates to be relatively narrow. 15 is a drain region of the P channel SITQ ₂ , which is connected to 10 and has a ground potential. Reference numeral 16 denotes a region in which an insulator such as an oxide or nitride film is formed on the opposing side surface regions in order to reduce the parasitic capacitance between the gate and drain of the P channel SITQ ₂ . Similarly, 17 is a region in which an insulator is formed directly under the n ⁺ gate 3' and on the surface facing the source 7 in order to reduce the parasitic capacitance between the gate and source of SITQ ₂ . This can be formed by ion-implanting O ₂ , N _{2 ,} etc. using a technique such as SIMOX. Regions 18 and 19 are also insulator regions formed for the same purpose. Such a process is best
When implementing this mode, it is especially necessary to reduce capacitive coupling noise in the image sensor. of course,
Insulating layer regions 16, 17, 18, and 19 may not be provided if the operating characteristics may be degraded to some extent. Noise reduction has been measured by introducing similar insulation layers into SITs such as peripheral circuits such as operational amplifiers, vertical and horizontal scanning circuits, and video output sections.

〔本発明の動作〕[Operation of the present invention]

第５図ｂは本発明実施例の第５図ａのイメージ
センサセル部分の回路表示である。光入力はフツ
ク構造の逆接合された２つのダイオードD₁，D₂
の中間部分で主に吸収される。ｐ⁺フローテイン
グ領域７の寄生容量Cf、蓄積容量Csの中間点Ａ
（ｎ⁺領域８）が光入力に対してＶ（ｔ）に充電さ
れ、ワード線２が開くと瞬時にSITQ₁が導通して
ビツト線から電子電流Inが流れる。そこでゲート
φ_wを切り、ｎ⁺ｐ⁺in⁺のフツク構造で光で発生し
たキヤリアによるフツク動作でｎ⁺領域８の電子
が基板裏面側ｎ⁺領域５に流れるキヤリアのトラ
ンシツト・タイム（走行時間をτ：式(3)）に比べ
充分に長くQ₁をOFF状態にした後、再びゲート
を開き導通させると今度はビツト線上に現われる
電圧は最初の導通時よりさらに大きな電圧とな
る。これはｐ⁺領域７に光照射で励起された正孔
がたまり続けているからであり、リフレツシユ後
に光照射期間に入つた後の光照射での履歴が次の
リフレツシユが行なわれるまではQ₁を開いても
残つているためである。リフレツシユトランジス
タQ₂によりｐ⁺フローテイング領域にたまつた正
孔が接地点へ抜けるわけである。このような非破
壊の動作をする固体イメージセンサは従来の
CCD型、MOS型とは原理的に異つている。従来
のCCD型、MOS型イメージセンサでは一度、イ
メージ情報が読み出されてしまうと、セル内の光
情報はクリアされてしまう破壊読み出しであるの
に対し、本発明のイメージセンサは非破壊読み出
しでありフレーム時間内に何回読み出されても光
情報はセル内部にリフレツシユ以後の光情報を積
分した形で蓄積しつづけており、各種色々な動作
モードが考えられる。リフレツシユ間隔は、既に
簡単な実験結果で10秒以上にすることも可能なこ
とが明らかにされており、従来フレーム周波数の
逆数程度、即ち10^-5〜10^-1秒であるのに対しそれ
よりも長くすることももちろん同程度にすること
も可能である。また従来のイメージセンサに比べ
構造的に暗電流を極端に小さく抑えており、暗電
流ノイズによる制限も極めて少ない。 FIG. 5b is a circuit diagram of the image sensor cell portion of FIG. 5a according to an embodiment of the present invention. The optical input is through two reversely connected diodes D ₁ and D ₂ with a hook structure.
It is mainly absorbed in the middle part of the body. p ⁺ midpoint A between parasitic capacitance Cf of floating region 7 and storage capacitance Cs
(n ⁺ region 8) is charged to V(t) in response to optical input, and when word line 2 is opened, SITQ ₁ becomes conductive instantly and electron current In flows from the bit line. Then, the gate φ _w is turned off, and electrons in the n ⁺ region 8 flow to the n ⁺ region 5 on the back side of ^the substrate due to the hook operation by the carriers generated by light in the n ⁺ p ⁺ in + hook structure. When _Q1 is turned off for a sufficiently long time compared to τ: Equation (3)), and the gate is opened again to conduct, the voltage appearing on the bit line will be even higher than when it first became conductive. This is because holes excited by light irradiation continue to accumulate in the p ⁺ region 7, and the history of light irradiation after entering the light irradiation period after refreshing is Q ₁ until the next refresh is performed. This is because it remains even if you open it. The holes accumulated in the p ⁺ floating region escape to the ground point by the refresh transistor Q ₂ . Solid-state image sensors that operate in a non-destructive manner are
The principle is different from the CCD type and MOS type. Conventional CCD type and MOS type image sensors use destructive readout in which once the image information is read out, the optical information in the cell is cleared, whereas the image sensor of the present invention uses non-destructive readout. No matter how many times the optical information is read out within a given frame time, the optical information continues to be accumulated inside the cell in the form of an integrated optical information after refresh, and various operation modes are possible. Simple experimental results have already shown that it is possible to increase the refresh interval to ¹⁰ seconds ^or more. Of course, it is also possible to make it longer or to the same extent. Furthermore, compared to conventional image sensors, dark current is structurally suppressed to an extremely low level, and there are extremely few limitations due to dark current noise.

原理的な動作に基づく動作モードの一例を第５
図ｃに示す。ビツト線上の出力、ワード線２のパ
ルスφ_w、リフレツシユ線３のパルスφ_Rを示し
てある。まずtoからto＋Ｔ_R内にQ₂をONさせリフ
レツシユを行ない、光情報積分時間に入る。Q₁
ははじめ、OFF状態にあるが、Q₁をONさせると
（S₁で示すパルス）、ビツト線１上にはリフレツシ
ユ後それまでの期間のＡ点の電圧のビツト線容量
との分割された出力電圧D₁が出る。さらにキヤ
リアの走行時間τよりも充分長い時間tsの経過後
S₂パルスを入れQ₁をONさせると今後は出力D₂に
はto＋Ｔ_RからS₂が入るまでの光情報の積分され
た情報が現われる。このようにして、ワード線パ
ルスのSnが入つたときは、ほぼ光照射期間の全
時間の光情報の積分値が出力Dnに現われるわけ
である。その後リフレツシユトランジスタQ₂を
ONさせｐ⁺フローテイング領域にたまつた正孔を
接地点へ逃がしてやりリフレツシユが完了する。
キヤリアの走行時間は距離ｌ〓100μｍとすると
キヤリアが飽和速度で走行する場合には約1nsec
程度であり例えばワード線のサンプリングパルス
の周期tsをts〓１μsec程度として動作させれば
充分である。もちろん、入射光強度が非常に強い
場合にはtsをもつと短くしてもよい。要するにτ
≪ts≪Ts（Ts；光照射期間）と設定すればよ
い。従つて、光入力に対する応答時間ともいうべ
きτを極めて小さくできれば、それだけ本発明の
イメージセンサの時間的な光入力に対する解像度
も良くなるわけである。以上の動作モードの説明
で明らかなように光入力に対するセンサセルの応
答時間ともいうべきτが極めて速く、ts、Tsを
適当に選択してやれば、時々刻々と変わる光入力
Ｓ（ｔ）（Photon density）に対してワード線φ_w
のサンプリング周期tsによつて時間的な解像度が
増加すると考えることができる。つまり時々刻々
と変わる光入力Ｓ（ｔ）の時間的な変化がサンプ
リング周期tsの時間的な刻み幅でビツト線上の出
力電圧Diとして現われることを意味する。つま
り本発明のイメージセンサは空間的な解像度のみ
ならず、時間的な解像度も極めて良好であると云
える。データ出力（ビツト線上の出力）Ｄ（ｔ）
は時々刻々変わる光入力Ｓ（ｔ）の積分値である
から Ｄ（ｔ）＝Ａ∫^ｔ _ｐＳ（ｔ）dt （：積分出力） Ａ：定数 ……(10) と表わされる。もう少し詳しく説明すると次のよ
うになる。(1)式はＯからｔ秒間一定の光子密度Ｓ
の光入力が入つたときのｎ⁺ｐ⁺in⁺構造のフツク
動作でｎ⁺領域にたまる電圧を一次元モデルで計
算したときの近似式である。ここで光照射期間
Tsの期間任意のＳ（ｔ）が照射されたときのデ
ータ出力Ｄ（ｔ）を考える。（第５図ｄ，ｅ） Ｓ（ｔ）の波形を第５図ｅのようにサンプリン
グ周期tsの刻み幅でS₁，S₂……Ｓ_i，……Ｓ_oと分
割されたものを考える。 An example of the operation mode based on the principle operation is shown in the fifth example.
Shown in Figure c. The output on the bit line, the pulse φ _w on the word line 2, and the pulse φ _R on the refresh line 3 are shown. First, Q ₂ is turned on from to to within to + T _R to perform a refresh, and the optical information integration time begins. _Q1
is initially in the OFF state, but when _Q1 is turned ON (pulse indicated by _S1 ), an output is generated on bit line 1, which is the voltage at point A divided by the bit line capacitance during the period after refresh. Voltage D ₁ is output. Furthermore, after a time ts that is sufficiently longer than the carrier travel time τ has elapsed,
When the S ₂ pulse is applied and Q ₁ is turned ON, the integrated optical information from to+ _TR to S ₂ will appear in the output D ₂ from now on. In this way, when the word line pulse Sn is input, the integrated value of optical information for almost the entire light irradiation period appears at the output Dn. Then refresh transistor _Q2
When turned ON, the holes accumulated in the p ⁺ floating region escape to the ground point, and the refresh is completed.
The traveling time of the carrier is approximately 1 nsec when the carrier travels at the saturation speed, assuming a distance l = 100 μm.
For example, it is sufficient to operate with the period ts of the word line sampling pulse being approximately ts = 1 μsec. Of course, if the incident light intensity is very strong, ts may be shortened. In short, τ
It is sufficient to set ≪ts≪Ts (Ts: light irradiation period). Therefore, the more τ, which can be called the response time to optical input, can be made extremely small, the better the resolution of the image sensor of the present invention with respect to temporal optical input will be. As is clear from the above explanation of the operation mode, the response time τ of the sensor cell to optical input is extremely fast, and if ts and Ts are appropriately selected, the optical input S(t) (Photon density) changes from moment to moment. word line φ _w
It can be considered that the temporal resolution increases by the sampling period ts. This means that a temporal change in the optical input S(t) that changes from moment to moment appears as an output voltage Di on the bit line in a temporal step width of the sampling period ts. In other words, it can be said that the image sensor of the present invention has extremely good not only spatial resolution but also temporal resolution. Data output (output on bit line) D(t)
Since is the integral value of the optical input S(t) that changes from moment to moment, it can be expressed as D(t)=A∫ ^t _p S(t)dt (:integral output) A: constant...(10). A more detailed explanation is as follows. Equation (1) is a constant photon density S for t seconds from O
This is an approximate expression when calculating the voltage accumulated in the n ⁺ region due to the hook operation of the n ⁺ p ⁺ in ⁺ structure when the optical input is input using a one-dimensional model. Here is the light irradiation period
Consider the data output D(t) when an arbitrary S(t) is irradiated for a period of Ts. (Fig. 5 d, e) Consider the waveform of S(t) divided into S ₁ , S ₂ ...S _i , ...S _o in steps of sampling period ts as shown in Fig. 5 e. .

Ｏから△ｔ秒間でＳが一定なら(1)式によりＯ〜
△ｔ秒間でＡ点の電圧は(1)式より Ｖ（ｔ）〓Ｓｃｑ／Ｃｆ△ｔ ……(11) と表わされる。ただし△ｔ≫τでなければならな
い。この時のデータ出力は近似的に Ｄ（ｔ）＝Ｃ_ｓ／Ｃ_Ｂ＋Ｃ_ｓ・Ｓｃｑ／Ｃｆ△ｔ…
…(12) と表わされる。 If S is constant for △t seconds from O, then O ~ according to equation (1)
The voltage at point A in Δt seconds is expressed as V(t)〓Scq/CfΔt (11) from equation (1). However, it is necessary that Δt≫τ. The data output at this time is approximately D(t)=C _s /C _B +C _s・Scq/Cf△t...
...(12)

ここで第５図ｅでdti秒間だけを考えれば、こ
の刻み幅分だけのデータ出力ΔDi（ｔ）は △Di（ｔ）＝Ｃ_ｓ／Ｃ_Ｂ＋Ｃ_ｓ Ｃｑ／ＣｆSiΔti
……(13) となる。dti＝tsでありts≫τでなければならな
い。Ｏ〜tiの間も実際は光が照射されているのだ
からdtiでのデータ出力は実際には 従つて光照射期間中、時刻ｔでのデータ出力は Ｄ（ｔ）＝Ｃ_ｓ／Ｃ_Ｂ＋Ｃ_ｓ Ｃｑ／Ｃｆ∫^ｔ _ｐＳ
（ｔ）dt……(1 5) で表わされ本発明のイメージセンサが完全に光入
力情報の積分出力をデータとして出力することが
わかる。 If we consider only dti seconds in Figure 5e, the data output ΔDi(t) for this step width is ΔDi(t)=C _s /C _B +C _s Cq/CfSiΔti
...(13) becomes. dti=ts and ts≫τ. Since light is actually irradiated between O and ti, the data output at dti is actually Therefore, during the light irradiation period, the data output at time t is D(t)=C _s /C _B +C _s Cq/Cf∫ ^t _p S
(t) dt (1 5) It can be seen that the image sensor of the present invention completely outputs the integrated output of optical input information as data.

本発明のイメージセンサでは、非破壊読み出し
が行え、光照射が続く間は照射総量に比例するキ
ヤリアの蓄積が行えている。したがつて、たとえ
ば、最大光照射期間を10ｍsecとした場合、10ｍ
sec毎に読み出しを行うのではなく、たとえば、
１μsec、10μsec、100μsec、１ｍsecの時に読
み出しを行うことができる。10ｍsecの光照射期
間に対して、１μsecの光照射期間は10⁴分の１で
ある。入射光強度が非常に強いセルでは、10ｍ
sec後に読み出したのではブルーミング現象で、
直線性が失なわれる。その場合には、たとえば、
１μsecあるいは10μsecの時に読み出して、ビデ
オ出力として取り出すときに、標準の10ｍsecの
読み出し出力に対して、10⁴倍あるいは10³倍して
やればよい。各読み出し時の出力を、同一チツプ
上もしくは各部に設けたメモリに記憶させて、出
力時に所定の倍数かけてやれば、そのダイナミツ
クレンジはきわめて広いものになる。強い入力光
に対するブルーミング現象は殆んどまつたく無く
すことができる。 In the image sensor of the present invention, nondestructive readout can be performed, and carriers can be accumulated in proportion to the total amount of irradiation while light irradiation continues. Therefore, for example, if the maximum light irradiation period is 10 msec, 10 m
Instead of reading every sec, for example,
Reading can be performed at 1 μsec, 10 μsec, 100 μsec, and 1 msec. The light irradiation period of 1 μsec is 1/10 ⁴ of the light irradiation period of 10 msec. 10 m for cells with very strong incident light intensity.
If it is read after sec, it is a blooming phenomenon,
Linearity is lost. In that case, for example,
When reading at 1 μsec or 10 μsec and outputting it as a video output, it is sufficient to multiply the standard 10 msec read output by 10 ⁴ or 10 ³ times. If the output at each readout is stored in a memory provided on the same chip or in each part, and multiplied by a predetermined multiple at the time of output, the dynamic range will be extremely wide. The blooming phenomenon caused by strong input light can be almost completely eliminated.

〔エリアセンサへの応用例〕[Example of application to area sensor]

第６図は本発明実施例をマトリツクス状のエリ
アイメージセンサシステムとして組んだ例を簡単
に示している。第６図ａに示された本発明実施例
のセル２０を第６図ｂではCij（ｉ＝１……ｍ、
ｊ＝１……ｍ）で示している。２１はリフレツシ
ユ線でありリフレツシユ信号発生回路３０に接続
されている。２２はVs（＋）の電源ライン、２
３はワード線２であり、Ｘ方向ワード線ドライ
バ、及び走査回路２８にワード線、電源ライン２
９とともに接続されている。２４はビツト線２５
のそれぞれに接続された高感度、低雑音、高利得
のオペアンプであり、オペアンプノイズ、
Johnsonノイズ等を減少させる設計回路構成がな
されている。２６はオペアンプ出力でビデオ出力
部である。２７は動作モードを実現する各種クロ
ツクパルス発生部であり、２８は前述したとおり
Ｘ方向の走査回路及びワード線ドライバ、３０は
リフレツシユ信号発生回路、３１が全体としてＹ
方向走査回路を構成している。 FIG. 6 simply shows an example in which the embodiment of the present invention is assembled as a matrix area image sensor system. The cell 20 of the embodiment of the present invention shown in FIG. 6a is shown in FIG. 6b with Cij (i=1...m,
j=1...m). Reference numeral 21 denotes a refresh line, which is connected to the refresh signal generating circuit 30. 22 is the Vs (+) power line, 2
3 is a word line 2, and the word line and power line 2 are connected to the X direction word line driver and the scanning circuit 28.
It is connected with 9. 24 is bit line 25
A high sensitivity, low noise, high gain operational amplifier connected to each of the operational amplifier noise,
A designed circuit configuration is used to reduce Johnson noise and the like. 26 is an operational amplifier output and is a video output section. Reference numeral 27 indicates various clock pulse generation units for realizing the operation modes, 28 indicates an X-direction scanning circuit and a word line driver as described above, 30 indicates a refresh signal generation circuit, and 31 indicates a Y-direction scanning circuit as a whole.
It constitutes a directional scanning circuit.

本発明の実施例は第５図に示した構造に限らず
ｎ⁺ｐ⁺in⁺（もしくはｐ⁺ｎ⁺ip⁺）構造のフツク構
造からなる光センス領域と蓄積された光情報を読
み出すトランジスタ及びリフレツシユ用のトラン
ジスタからなるセル構造であればよいことは明ら
かである。もちろん、透明電極に隣接するｎ⁺層
を無くして、透明電極と高抵抗領域をシヨツトキ
接合にしてもよい。 Embodiments of the present invention are not limited to the structure shown in FIG. 5, but include a light sensing region having a hook structure of an n ⁺ p ⁺ in ⁺ (or p ⁺ n ⁺ ip ⁺ ) structure, a transistor for reading out accumulated optical information, and It is clear that any cell structure consisting of refresh transistors will suffice. Of course, the n ⁺ layer adjacent to the transparent electrode may be omitted to form a shot junction between the transparent electrode and the high resistance region.

〔他の実施例〕[Other Examples]

第７図及び第８図に本発明の光情報を非破壊に
読み出すイメージセンサの別の実施例を示す。第
７図は読み出し用トランジスタQ₁が不飽和型電
流電圧特性を示すｎチヤンネルのMOSSIT（飽和
型電流電圧特性を示すMOSFETでも当然よい）
であり、リフレツシユ用トランジスタQ₂がＰチ
ヤンネルＪ−SIT（もちろんJFETでもよい）で
構成されたイメージセンサのセル部分の断面構造
及びその回路的表現を示している。第８図は読み
出し用トランジスタQ₁がｎチヤンネルMOSSIT
（MOSFETでもよい）、リフレツシユ用トランジ
スタQ₂がｐチヤンネルのMOSSIT（MOSFETで
もよい）の場合のイメージセンサのセル部分の断
面構造及びその回路的表現を示している。各領域
を説明すると次のようになる。５７は光入力（イ
メージ情報）であり、第５図の実施例と同様裏面
から照射されている。５１はIn₂O₃、SnO₂もしく
はドープされたポリシリコン等で形成された透明
電極であり、Vs（＋）：５２にバイアスされて
いる。５３は５１で電極付けされたｎ⁺領域であ
り短波長光感度を高くすべく薄く形成されてい
る。５４はｉ、ｎ^-、ｐ^-で形成された高抵抗領域
であり、ｐ⁺フローテイング領域５５及び、ｎ⁺蓄
積領域６０とからｎ⁺６０ｐ⁺５５ｉ５４ｎ⁺５３
からなるフツク構造が形成されている。ｐ⁺領域
５５の不純物密度は10¹⁸cm^-3程度以上、ｎ⁺領域
５３の不純物密度は10¹⁹cm^-3程度以上が望まし
い。これは熱励起された少数キヤリアに伴う熱雑
音を減少させるためである。ｎ⁺領域６１は読み
出し用トランジスタQ₁のソースであり、Q₁のゲ
ート絶縁膜６３上のゲート（ワード線６３′）は
短チヤンネル化を計るにはｐ⁺ポリシリコンが望
ましい。ｐ⁺ポリシリコンだけでは抵抗が高くな
りすぎる場合には、Ｗ、Mo、Pt等の高融点金属
をさらに設けてもよい。また、TiSi₂、TaSi₂、
MoSi₂、WSi₂等のシリサイドでもよい。ｎ⁺領域
６０は光情報の蓄積領域であると同時に上記トラ
ンジスタQ₁のドレインとなつている。領域５９
は上記読み出し用トランジスタQ₁のチヤンネル
でありＰ型である。この読み出し用トランジスタ
Q₁は通常のMOS技術で形成され、その場合には
ｎチヤンネルMOSFETであり、何もMOSSITに
限る必要はない。６１′はQ₁のソース６１の電極
であり、ポリシリコンあるいはＷ、Mo、Ta、
Ti、Pb等のシリサイドで形成されている。同様
にｐ⁺フローテイング領域５５はリフレツシユ用
トランジスタQ₂のソースとしても形成されてい
る。ｎ⁺領域６２はトランジスタQ₂のゲートであ
り、ｐ^-層５８がチヤンネル、ｐ⁺領域６３がソー
スとなつている。６２′はｎ⁺領域６２の電極であ
りドープされたポリシリコンもしくはＷ、Mo、
Ta、Ti、Pb等のシリサイドで形成され、リフレ
ツシユ線となつている。６０′はｎ⁺領域６０の電
極でありドープされたポリシリコン等で形成さ
れ、６４の薄い絶縁層（TaO₂、Si₃N₄、SiO₂等の
薄膜）及びその上部のアース電極６５との間に蓄
積容量Csを形成している。このCsはイメージセ
ンサセルのほぼ全面に形成されており、ｐ⁺領域
５５のまわりのフローテイング容量Cfに比べて
数倍以上大きく設計されている。なお５６及び５
６′等の領域は、絶縁物で形成されている。 FIG. 7 and FIG. 8 show another embodiment of an image sensor for non-destructively reading optical information according to the present invention. Figure 7 shows an n-channel MOSSIT in which the readout transistor _Q1 exhibits unsaturated current-voltage characteristics (a MOSFET with saturated current-voltage characteristics may also be used).
, which shows the cross-sectional structure and circuit representation of a cell portion of an image sensor in which the refresh transistor Q ₂ is a P-channel J-SIT (of course, it may be a JFET). Figure 8 shows that the readout transistor _Q1 is an n-channel MOSSIT.
2 shows a cross-sectional structure of a cell portion of an image sensor and its circuit representation when the refresh transistor Q ₂ is a p-channel MOSSIT (which may also be a MOSFET). An explanation of each area is as follows. Reference numeral 57 denotes a light input (image information), which is irradiated from the back side as in the embodiment shown in FIG. Reference numeral 51 denotes a transparent electrode made of In ₂ O ₃ , SnO _{2 ,} doped polysilicon, or the like, and is biased at Vs(+):52. Reference numeral 53 denotes an n ⁺ region to which electrodes are attached at 51, and is formed thinly to increase short wavelength light sensitivity. 54 is a high resistance region formed of i, n ^- , p ^{-, and n + 60p + 55i54n + 53 from} the p ⁺ floating region 55 and the n ⁺ accumulation region 60.
A hook structure is formed. The impurity density of the p ⁺ region 55 is preferably about 10 ¹⁸ cm ^-3 or more, and the impurity density of the n ⁺ region 53 is preferably about 10 ¹⁹ cm ^-3 or more. This is to reduce thermal noise associated with thermally excited minority carriers. The n ⁺ region 61 is the source of the read transistor Q ₁ , and the gate (word line 63') on the gate insulating film 63 of Q ₁ is preferably made of p ⁺ polysilicon in order to shorten the channel. If the resistance becomes too high with only p ⁺ polysilicon, a high melting point metal such as W, Mo, or Pt may be further provided. Also, TiSi ₂ , TaSi ₂ ,
Silicides such as MoSi ₂ and WSi ₂ may be used. The n ⁺ region 60 is an optical information storage region and at the same time serves as the drain of the transistor _Q1 . area 59
is the channel of the read transistor _Q1 and is of P type. This readout transistor
_Q1 is formed using normal MOS technology, in which case it is an n-channel MOSFET, and need not be limited to a MOSSIT. 61' is the electrode of the source 61 of _Q1 , which is made of polysilicon or W, Mo, Ta,
It is made of silicide such as Ti and Pb. Similarly, the p ⁺ floating region 55 is also formed as the source of the refresh transistor _Q2 . The n ⁺ region 62 is the gate of the transistor Q ₂ , the p ⁻ layer 58 is the channel, and the p ⁺ region 63 is the source. 62' is an electrode of the n ⁺ region 62, which is made of doped polysilicon, W, Mo,
It is formed from silicides such as Ta, Ti, and Pb, and serves as a reflex line. Reference numeral 60' denotes an electrode of the n ⁺ region 60, which is made of doped polysilicon or the like, and is connected to the thin insulating layer 64 (thin film of TaO ₂ , Si ₃ N ₄ , SiO _{2 ,} etc.) and the ground electrode 65 above it. A storage capacitor Cs is formed between them. This Cs is formed almost over the entire surface of the image sensor cell, and is designed to be several times larger than the floating capacitance Cf around the p ⁺ region 55. Furthermore, 56 and 5
Regions such as 6' are formed of an insulator.

第７図ｂは第７図ａの回路表現である。第５図
の実施例と動作は基本的に同様である。次に第８
図の各部分を説明する。第８図は読み出し用トラ
ンジスタQ₁及び、リフレツシユ用トランジスタ
Q₂がいずれもMOSゲート構造のFET（SIT）の
場合である。光入力７２を受光する部分は予め
Vs（＋）６７にバイアスされたｎ⁺７５ｐ⁺７０
ｉ６９ｎ⁺６８から成るフツク構造で形成されて
いるのは今まで説明した第５図、第７図の実施例
と同様である。読み出し用トランジスタQ₁の導
通部分はｎ⁺領域７６、チヤンネル領域（ｐ：７
３）、ドレインｎ⁺領域７５から形成され、ゲート
部分は薄いゲート絶縁膜７８、及びその上部のポ
リシリコンもしくはＷ、Mo、Ta、Ti、Pd等のシ
リサイドで形成された電極７８′（同時にワード
線となつている）で形成されている。読み出し用
トランジスタQ₂の導通部分は表面からの拡散で
ｐ⁺フローテイング領域７０まで致達しているｐ⁺
ソース領域とｎ型チヤンネル７４及びアース電極
８２で電極付けされているｐ⁺ドレイン領域７７
で形成されており、ゲート部分は薄いゲート絶縁
膜７９を介してその上部のドープされたポリシリ
コンもしくは、Ｗ、Mo等のシリサイドで形成さ
れた電極７９′（同時にリフレツシユ線となつて
いる）で形成されている。ｎ⁺蓄積領域７５はド
ープされたポリシリコン７５′で電極付けされて
おり、その上部の薄い絶縁膜８１（TaO₂、
Si₃N₄、SiO₂等で形成する）及びQ₂のｐ⁺ドレイ
ン７７に接続されているアース電極ライン８２と
ともに蓄積容量Csを形成している。領域７１及
び８０はSiO₂等の絶縁物で形成されている。ト
ランジスタQ₁及びQ₂は通常のMOSプロセスの技
術で形成されることも可能である。その場合には
MOSFETであり、第８図ｂの表示はMOSSITに
限つたものではない。 FIG. 7b is a circuit representation of FIG. 7a. The operation is basically the same as the embodiment shown in FIG. Then the 8th
Each part of the figure will be explained. Figure 8 shows the read transistor _Q1 and the refresh transistor.
This is the case where Q ₂ is a FET (SIT) with a MOS gate structure. The part that receives the optical input 72 is set in advance.
n ⁺ 75p ⁺ 70 biased to Vs(+) 67
The hook structure made of i69n ⁺ 68 is similar to the embodiments shown in FIGS. 5 and 7 described above. The conductive part of the read transistor _Q1 is the n ⁺ region 76 and the channel region (p:7
3), the drain n ⁺ region 75 is formed, and the gate portion is formed of a thin gate insulating film 78 and an electrode 78' formed of polysilicon or silicide such as W, Mo, Ta, Ti, Pd, etc. (at the same time, a word formed by lines). The conductive portion of the read transistor Q ₂ is p ⁺ which has reached the p ⁺ floating region 70 by diffusion from the surface.
P ⁺ drain region 77 electroded with source region and n-type channel 74 and ground electrode 82
The gate part is formed with a thin gate insulating film 79 and an electrode 79' (which also serves as a refresh line) formed of doped polysilicon or silicide such as W or Mo on top of the gate insulating film 79. It is formed. The n ⁺ storage region 75 is electroded with doped polysilicon 75', and a thin insulating film 81 (TaO ₂ ,
(formed of Si ₃ N ₄ , SiO _{2 ,} etc.) and the ground electrode line 82 connected to the p ⁺ drain 77 of Q ₂ form a storage capacitor Cs. Regions 71 and 80 are formed of an insulator such as SiO ₂ . Transistors Q ₁ and Q ₂ can also be formed using normal MOS process technology. In that case
MOSFET, and the display in FIG. 8b is not limited to MOSSIT.

［本発明の効果］ (a) 感度及び解像度 ここで本発明の構造、即ち裏面照射型のSIT
イメージセンサの感度及び解像度がなぜ従来の
CCD型、MOS型に比べ優つているかを説明す
る。第９図は第５図のｎ⁺ｐ⁺in⁺部分の拡大図
である。ここでin⁺接合界面座標（Ｏ，Ｏ）で
δ関数状の分布n₀δ（ｘ，ｙ）なる正孔群が発
生した場合を考える。高抵抗層６はバイアス電
圧Vs（＋）によりほとんど空乏化され高抵抗
層６中を走るキヤリアはほとんど飽和速度で走
るようになされているから、ｔ秒後の座標
（ｘ，ｙ）における正孔の分布は次式 ｎ（ｘ，ｙ） ＝n₀exp（−（ｘ−Ｖｓｔ）^２／４Ｄｔ−ｙ^２／４Ｄ
ｔ）……(2) で与えられる。ここでn₀は初期δ関数状正孔分布
の正孔総数、Vsは正孔の飽和速度：略々１×10⁷
cm／sec程度、Ｄは高抵抗層中の正孔の拡散係数
である。[Effects of the present invention] (a) Sensitivity and resolution Here, the structure of the present invention, that is, back-illuminated SIT
Why is the sensitivity and resolution of image sensors different from conventional ones?
Explain whether it is superior to the CCD type or MOS type. FIG. 9 is an enlarged view of the n ⁺ p ⁺ in ⁺ portion of FIG. Here, consider the case where a hole group with a δ function-like distribution n ₀ δ (x, y) is generated at in ⁺ junction interface coordinates (O, O). The high-resistance layer 6 is almost depleted by the bias voltage Vs (+), and the carriers running in the high-resistance layer 6 run almost at the saturation speed, so the hole at the coordinate (x, y) after t seconds ^{The distribution} _of
t)……(2) is given. Here, n ₀ is the total number of holes in the initial δ functional hole distribution, and Vs is the hole saturation velocity: approximately 1×10 ⁷
cm/sec, and D is the diffusion coefficient of holes in the high resistance layer.

高抵抗層６の厚さをｌとすると高抵抗層６のｘ
方向への走行時間τは τ＝ｌ／Ｖｓ ……………(3) で与えられ、従つてｐ⁺ｉ接合部での正孔の分布
は ｎ（ｘ，ｙ） ＝n₀exp（−（ｘ−Ｖｓτ）^２／４Ｄ−ｙ^２／４Ｄτ
）……(4) で与えられる。従つて、ｐ⁺ｉ接合界面でのｙ方
向の電子分布の広がりは、拡散のみによるからｙ
軸の正方向及び負方向を合わせて で与えられる。例えば高抵抗層の厚さｌを100
μｍとしても式(5)で与えられるキヤリアの広が
りはSiで考えると４μｍ程度となる。このこと
は従来のCCD型、MOS型イメージセンサで裏
面照射型での動作特性の限界となつている解像
度の問題を打破するものであり、従来、製造可
能な最も薄い半導体基板が25μｍ程度であり、
従つて、基板内に発生したキヤリアが拡散で広
がる点を考慮して25μｍ以下のスペースで画素
を配置することができないという素子間隔に対
する制限条件を打ち破るものである。これは、
光励起されたキヤリアが蓄積領域まで殆んど飽
和速度で走るようになされているからである。
従つて、本発明の第５図に示したイメージセン
サにより解像度が飛躍的に向上できるわけであ
る。式(5)で与えられるキヤリアの拡がりは、ｌ
が薄くなるにつれて小さくなつていく。さらに
セル部分の高集積化が解像度を落すことなく、
むしろ向上させる方向で可能であり、極めて大
容量の解像度のよいエリアイメージセンサが実
現できる。さらに第５図ａの構造よりわかるよ
うに、本発明のイメージセンサでは光の照射さ
れたセル部分（分離領域１１を除いてすべて）
すべての領域がイメージセンス領域となされて
おり、かつ光のあたる部分が極めて平担になさ
れている。これは従来の表面照射型のイメージ
センサではMOS型、CCD型ともに光の照射さ
れる部分に透明電極、ポリシリコン、酸化膜等
が凸凹状に配列され、それだけで光の取り込み
が少なく、表面照射が多いという欠点を補うも
のであり、特に第５図ａの透明電極は光に対す
るインピーダンス整合を考慮して厚みを設計し
極めて平坦に製造されている。また、さらに光
の表面からの反射を防ぐために、たとえば、
SiO₂膜及びSi₃N₄膜を所定の厚さにして交互に
配置する多層膜を設けることも容易である。従
つて、本発明のイメージセンサでは光入力に対
する感度も従来のものに比べ極めて向上されて
いる。さらに分離領域の下の高抵抗層へ照射さ
れた光を隣り合うどちらかのセルへ吸収させる
ために分離領域の下側のｎ⁺領域もしくは透明
電極部分に凹レンズ状の構造をもつ透明電極材
料を製造することにより、さらにセルの感度及
び解像度を向上させることができる。 If the thickness of the high resistance layer 6 is l, then x of the high resistance layer 6
The transit time τ in the direction is given by τ=l/Vs ……………(3), so the hole distribution at the p ⁺ i junction is n(x,y) = n ₀ exp(− (x-Vsτ) ² /4D-y ² /4Dτ
)……(4) is given by. Therefore, the broadening of the electron distribution in the y direction at the p ⁺ i junction interface is due only to diffusion, so y
Together with the positive and negative directions of the axis is given by For example, the thickness l of the high resistance layer is 100
Even in terms of μm, the carrier spread given by equation (5) is approximately 4 μm when considered in terms of Si. This overcomes the resolution problem that limits the operating characteristics of back-illuminated conventional CCD and MOS image sensors. ,
Therefore, taking into consideration the fact that carriers generated within the substrate are diffused and spread, the limitation on element spacing that prohibits pixels from being arranged at a spacing of 25 μm or less is overcome. this is,
This is because the optically excited carriers are made to run almost at saturation speed to the storage region.
Therefore, the resolution can be dramatically improved by the image sensor shown in FIG. 5 of the present invention. The carrier spread given by equation (5) is l
becomes smaller as it becomes thinner. Furthermore, the high integration of the cell part does not reduce resolution.
Rather, it is possible to improve this, and an area image sensor with extremely large capacity and good resolution can be realized. Furthermore, as can be seen from the structure of FIG.
All areas are image-sensing areas, and the areas exposed to light are extremely flat. This is because in conventional front-illuminated image sensors, both MOS and CCD types, transparent electrodes, polysilicon, oxide films, etc. are arranged in a convex-concave manner in the area that is irradiated with light. In particular, the transparent electrode shown in FIG. 5a is manufactured to be extremely flat by designing its thickness in consideration of impedance matching to light. Also, to further prevent light reflection from surfaces, e.g.
It is also easy to provide a multilayer film in which SiO ₂ films and Si ₃ N ₄ films are alternately arranged with a predetermined thickness. Therefore, in the image sensor of the present invention, the sensitivity to optical input is also significantly improved compared to the conventional image sensor. Furthermore, in order to absorb the light irradiated onto the high-resistance layer under the separation area into one of the adjacent cells, a transparent electrode material with a concave lens-like structure is added to the n ⁺ region or the transparent electrode part below the separation area. By manufacturing, the sensitivity and resolution of the cell can be further improved.

(b) ダイナミツクレンズ 以上、本発明のイメージセンサの感度、解像
度について述べて来たが、ここでイメージセン
サの別の評価要素であるダイナミツクレンジに
ついて本発明の実施例について述べる。先行技
術の説明の中でも明らかなように、ダイナミツ
クレンジとはノイズレベルに対して上限どの程
度まで直線性よくブルーミングを起こさずにセ
ンサ素子が動作するかということであり、例え
ば従来のMOS型のイメージセンサではMOSの
アナログスイツチに伴うスパイクノズルによる
固定パターンノイズが10^-3〜0.5×10^-2Voltの範
囲に生じ、一方MOSFETに隣接するホトダイ
オードのバイアス電圧が5V程度であることか
らダイナミツクレンジが100対１或いはそれ以
上と決まつている。CCDにおいてもポテンシ
ヤルウエルの深さがセンサ本体の最大受光能力
を決めており、これも5V程度である。ダイナ
ミツクレンジの低出力側はノイズによつて決定
され、これは入力光の強度が弱い場合に後述す
るように、極めて重要な問題であり、一方ダイ
ナミツクレンジの高出力側はセンサ本体の受光
能力、即ち入力光の強度が強い場合にどれだけ
強い光に対して受光可能かという値で決定され
る。イメージセンサの評価要素の重要な要因で
あるノイズについては後述するとして、ここで
は光入力の強い場合、即ち光に対する飽和出力
について述べる。MOS型イメージセンサでは
前述したように、最大光入力値は隣接したホト
ダイオードのバイアス電圧で決まり5V程度で
ある。同様にCCDではポテンシヤルウエルの
深さで決まりこれも5V程度である。それ以
上、キヤリアが蓄積すると、蓄積領域と周辺が
順方向にバイアスされてしまい、電流として流
れてしまう。ダイナミツクレンジの上限を上げ
るためにバイアス電圧を上げようとすると、今
度は逆バイアスダイオードのリーク電流等が問
題になり、暗電流の上昇、ノイズの上昇を招く
ため5V程度とされている。さらに別な要素と
して、特にMOS型イメージセンサでは
MOSFETによりキヤパシタであるホトダイオ
ードにたまつた電圧をリニアリテイーよく読み
出せる電圧範囲が5V程度であるということが
ある。これは従来型Ｊ−FET、MOSFETで特
にソース抵抗rsが高いために電流が制限され、
飽和特性のＩ_DS−Ｖ_DS特性が得られることと等
価である。本発明者らによる既に発表された論
文IEEE Transactions on Electron
Devices、Vol.ED−26、No.12、December 1979
中に発表されているように、簡単な実験結果で
すでにソース抵抗が高く電流電圧特性が飽和特
性を示すFET（ここではMOSFET）を用いた
場合、ソース抵抗が極めて低く設定され出力電
流特性が極めて広いドレインソース間電圧範囲
にわたり直線性よく保つた設計をなされたSIT
を用いた動作に比べデバイスを通した出力電圧
の直線性の点で一桁直線性が悪いという結果が
ある。これは従来あまり気付かれていなかつた
点であるが簡単なホトダイオード＋スイツチン
グデバイスというイメージセンサの組み合わせ
において、直線性、ダイナミツクレンジの上限
を考慮し設計する場合、スイツチングデバイス
の特性が重要な要素となることを意味してい
る。つまり、ホトダイオードにたまつた電圧を
直線性よく外部回路に取り出すにはスイツチン
グデバイスの特性も電流が制限されるような飽
和特性を示すデバイスではなく、ホトダイオー
ドにたまつた電圧に比例した電流が流れるよう
なデバイスがよい。これは従来型のＪ−
FET、BJT、MOSFET等のデバイスではな
く、直線的なＩ−Ｖ特性を示すSITが適してい
る。従つて、従来のイメージセンサでスイツチ
ングデバイスの代わりに特にゲート・ソース及
びゲート・ドレイン間の寄生容量を減少する工
夫をなされたＪ−SITもしくはMOSSIT等を用
いることにより、イメージセンサとしての飽和
出力を少なくとも１桁程度上昇させることがで
きる。すなわち、ダイナミツクレンジの上限が
少なくとも１桁改善されるわけである。第５図
の実施例において高抵抗層６の厚みｌを全領域
空乏化し、略々全領域にキヤリアが飽和速度で
走行するような電界強度を与える電圧Vs
（＋）の値はｌを大きくすればVs（＋）も大き
くなるわけで、キヤリアの横方向の拡散する距
離はｌの厚みに比べ極めて小さいことは前述し
た通りであり、厚みに対する制限は空間的解像
度及び集積度から決まるが、Vs（＋）の値は
少なくとも10V程度以上である。(b) Dynamic Lens The sensitivity and resolution of the image sensor of the present invention have been described above, and now an example of the present invention will be described regarding the dynamic range, which is another evaluation element of the image sensor. As is clear from the explanation of the prior art, the dynamic range is the upper limit to which the sensor element can operate linearly and without blooming with respect to the noise level.For example, the dynamic range of the conventional MOS type In image sensors, fixed pattern noise due to the spike nozzle associated with the MOS analog switch occurs in the range of 10 ^-3 to 0.5 x 10 ^-2 Volt, while the bias voltage of the photodiode adjacent to the MOSFET is about 5V, so the dynamic range is low. It is determined that the ratio is 100:1 or more. In CCDs as well, the depth of the potential well determines the maximum light receiving capacity of the sensor itself, which is also around 5V. The low output side of the dynamic range is determined by noise, which is an extremely important problem when the intensity of the input light is weak, as will be explained later, while the high output side of the dynamic range is determined by the light reception of the sensor body. It is determined by the ability, that is, how much strong light can be received when the intensity of the input light is strong. Noise, which is an important evaluation factor for image sensors, will be discussed later, but here we will discuss the case where the light input is strong, that is, the saturated output with respect to light. As mentioned above, in a MOS image sensor, the maximum optical input value is determined by the bias voltage of adjacent photodiodes and is approximately 5V. Similarly, in a CCD, the voltage is determined by the depth of the potential well, which is also about 5V. If more carriers accumulate, the accumulation region and its surroundings will be biased in the forward direction and will flow as a current. If an attempt is made to increase the bias voltage to raise the upper limit of the dynamic range, problems such as leakage current from the reverse bias diode will occur, leading to an increase in dark current and noise, so the bias voltage is set at around 5V. Another factor, especially in MOS image sensors, is that
The voltage range in which the voltage accumulated in the photodiode (capacitor) by the MOSFET can be read out with good linearity is about 5V. This is because in conventional J-FETs and MOSFETs, the current is limited due to the particularly high source resistance rs.
This is equivalent to obtaining I _DS -V _DS characteristics with saturation characteristics. Already published paper by the inventors: IEEE Transactions on Electron
Devices, Vol.ED−26, No.12, December 1979
As published in 2016, simple experimental results show that when using an FET (in this case, a MOSFET) whose source resistance is already high and whose current-voltage characteristics exhibit saturation characteristics, the source resistance is set extremely low and the output current characteristics deteriorate. SIT designed to maintain good linearity over an extremely wide drain-source voltage range
The results show that the linearity of the output voltage through the device is an order of magnitude worse than that using the device. This is a point that has not been noticed much in the past, but when designing an image sensor combination of a simple photodiode and a switching device, considering the linearity and upper limit of the dynamic range, the characteristics of the switching device are important. It means to be an element. In other words, in order to extract the voltage accumulated in the photodiode to an external circuit with good linearity, the characteristics of the switching device must not be a device that exhibits saturation characteristics that limit the current, but rather a device that has a current proportional to the voltage accumulated in the photodiode. A flowing device is best. This is a conventional J-
Instead of devices such as FETs, BJTs, and MOSFETs, SITs that exhibit linear IV characteristics are suitable. Therefore, by using J-SIT or MOSSIT, etc., which are specially designed to reduce the parasitic capacitance between the gate and source and between the gate and drain, instead of the switching device in the conventional image sensor, the saturated output as an image sensor can be improved. can be increased by at least one order of magnitude. In other words, the upper limit of the dynamic range is improved by at least one order of magnitude. In the embodiment shown in FIG. 5, the entire thickness l of the high-resistance layer 6 is depleted, and the voltage Vs provides an electric field strength that causes carriers to run at a saturation speed over almost the entire area.
As for the value of (+), as l increases, Vs(+) also increases, and as mentioned above, the distance over which the carrier spreads in the lateral direction is extremely small compared to the thickness of l, and the limit on the thickness is limited by space. The value of Vs(+) is determined by the resolution and degree of integration, but the value of Vs(+) is at least about 10V or more.

高抵抗領域ｂの不純物密度Ｎとすれば、たと
えば電源電圧Vs（＋）は、 Vs〓ｑＮｌ^２／２ε Vs〓lEs となるように決める。ここで、εは誘電率、Es
はキヤリアが飽和速度に達する電界である。解像
度がある程度悪くてもよいときには、Vsはこれ
より小さくても、もちろんよい。本発明の読み出
し用トランジスタQ₁は逆導電型チヤンネルを有
するｐチヤンネルのSITであり、チヤンネルに対
して少数キヤリアである電子がドレイン・ソース
間電流を決定しており、10V以上のドレイン・ソ
ース間電圧に対し極めてリニアリテイーよくＩ_DS
が流れるような設計がなされている。すなわちチ
ヤンネル領域が完全に空乏化するようになされて
いる。もちろんチヤンネルを高抵抗ｎ^-領域にし
てもよい。従つて、本発明のイメージセンサで
は、従来ブルーミング等の問題を引き起こすダイ
ナミツクレンジの上限は少なくとも一桁程度広く
なつている。これはノイズレベルに対する大きな
改善であり、イメージセンサの評価要素のダイナ
ミツクレンジの点で改善されたものといえる。 If the impurity density of the high resistance region b is N, then the power supply voltage Vs (+) is determined to be, for example, Vs〓qNl ² /2ε Vs〓lEs. Here, ε is the dielectric constant, Es
is the electric field at which the carrier reaches saturation velocity. Of course, if the resolution is acceptable to a certain extent, Vs may be smaller than this. The read transistor Q ₁ of the present invention is a p-channel SIT with a reverse conductivity type channel, and electrons, which are minority carriers with respect to the channel, determine the drain-source current, and the drain-source current is 10 V or more. _IDS with extremely good linearity with respect to voltage
It is designed to flow. That is, the channel region is completely depleted. Of course, the channel may be made into a high resistance n ^- region. Therefore, in the image sensor of the present invention, the upper limit of the dynamic range that conventionally causes problems such as blooming is at least one order of magnitude wider. This is a significant improvement in the noise level and can be said to be an improvement in the dynamic range of image sensor evaluation factors.

(c) ノイズ 次にイメージセンサとしての別の評価要素の
一つであり、特に入力光強度の弱い場合に問題
になるノイズ（noise）に対する本発明の実施
例の動作を説明する。先行技術の項で説明した
ように従来のMOS型、CCD型イメージセンサ
にはさまざまなノイズがあり、フイルタで除去
可能なものもあればどうしてもさけられないノ
イズもある。またセンサ本体のみならず周辺の
アナログスイツチ、走査回路に伴うノイズもあ
り、本発明の実施例においてもMOS型と同程
度に存在するノイズもある。本発明のイメージ
センサ読み出し方法はランダム・アクセス方式
であり、CCDにおける転送ノイズはない。既
に説明したように従来のMOS型イメージセン
サではMOSFETのゲート・ソース及びゲー
ト・ドレインの寄生容量ノイズ、走査回路にお
ける寄生容量ノイズ、ビデオ出力部におけるノ
イズ、ホトダイオードとMOSFETの寄生容量
の結合ノイズ等の容量結合雑音がある。また
MOSFETアナログスイツチのスパイクに伴う
固定パターン雑音（FPN）は0.5×10^-2Volt〜
10^-3Voltにありダイナミツクレンジの下限とな
つている。またさらに熱励起されたキヤリアに
伴う暗電流ノイズも特に10μＷ／cm³以下の光入
力レベルで、100ｍsec以上の光照射期間を要す
る場合に問題となる。また出力部のオペアンプ
に伴うオペアンプノイズ、ジヨンソンノイズも
存在するが、これはFPNに比べ１桁から２桁
程度小さく、高利得で低雑音のオペアンプを同
一チツプ上に低域通過フイルターとともに製造
することにより完全に除去することはできない
がかなり小さくおさえることができる。先行技
術の説明において既に説明したようにCCDの
方がMOS型に比べ暗電流は大きい。(c) Noise Next, the operation of the embodiment of the present invention with respect to noise, which is another evaluation element of an image sensor and becomes a problem particularly when the input light intensity is weak, will be explained. As explained in the prior art section, conventional MOS and CCD image sensors have a variety of noises, some of which can be removed with filters and some of which cannot be avoided. In addition, there is noise associated not only with the sensor itself but also with peripheral analog switches and scanning circuits, and there is also noise present in the embodiments of the present invention to the same extent as in the MOS type. The image sensor readout method of the present invention is a random access method, and there is no transfer noise in the CCD. As already explained, conventional MOS image sensors suffer from parasitic capacitance noise at the gate-source and gate-drain of the MOSFET, parasitic capacitance noise in the scanning circuit, noise at the video output section, coupling noise between the parasitic capacitance of the photodiode and the MOSFET, etc. There is capacitive coupling noise. Also
Fixed pattern noise (FPN) associated with MOSFET analog switch spikes is 0.5×10 ^-2 Volt ~
It is at 10 ^-3 Volt, which is the lower limit of the dynamic range. Furthermore, dark current noise associated with thermally excited carriers becomes a problem especially when the light input level is 10 μW/cm ³ or less and the light irradiation period is 100 msec or more. In addition, there is operational amplifier noise and Johnson noise associated with the operational amplifier in the output section, but this is about one to two orders of magnitude smaller than that of FPN, making it possible to manufacture a high-gain, low-noise operational amplifier along with a low-pass filter on the same chip. Although it cannot be completely removed, it can be kept to a fairly small size. As already explained in the description of the prior art, the dark current of the CCD is larger than that of the MOS type.

本発明の実施例においてはセンサ本体での暗電
流の発生を従来のMOS型、CCD型に比べ１桁〜
２桁もしくはそれ以上に減少させる構造、不純物
密度が設定されている。第５図ａで光がセンスさ
れる領域は高抵抗層６であるが、この光検出領域
の暗電流は、高抵抗領域にキヤリアを励起する深
い単位が殆んど存在しなければ、ｐ⁺領域７中の
電子及びｎ⁺領域５中の正孔によつて決まる。ｐ⁺
領域７のアクセプタ不純物密度をＮ_A、ｎ⁺領域５
のドナー不純物密度をＮ_Dとし、ほぼイオン化し
ていると仮定すると各領域の少数キヤリアはそれ
ぞれ ｎ_pp＝ｎｉ^２／Ｎ_Ａ ……(6) Ｐ_op＝ｎｉ^２／Ｎ_Ｄ ……(7) で与えられる。ただし、niは真性半導体において
熱的に励起されるキヤリアの密度である。Siで室
温動作を考えるとni＝1.3×10¹⁰cm^-3程度であり、
たとえばＮ_A及びＮ_Dを10²⁰cm^-3程度に設定するこ
とにより、ｎ，ｐはそれぞれ３〜４個程度におさ
えられる。逆バイアスされたｐ⁺in⁺ダイオードの
飽和電流は近似的に次式 Js＝（ｑＤｐＰｎｏ／Ｌｐ＋ｑＤ_ｏｎ_ｐｐ／Ｌｎ） ×（exp^-qVg/kT−１） ……(8) で与えられる。式(8)は、正孔及び電子の拡散長Ｌ
_p、Ｌ_oがそれぞれｎ領域５の厚さＷ_o及びＰ領域
７の厚さＷ_pより短い場合に適用できる式であ
る。もし、Ｗ_o、Ｗ_pの方が、Ｌ_p、Ｌ_oより短くな
れば、式(8)のＬ_p、Ｌ_oはＷ_o、Ｗ_pで置き換えられ
る。Ｄ_p、Ｄ_oはそれぞれｎ領域５における正孔、
ｐ領域７における電子の拡散係数である。式(8)で
電圧Ｖがある程度大きければ、式(8)は、 Js＝ｑＤｐＰｎｏ／Ｌｐ＋ｑＤ_ｏｎ_ｐｐ／Ｌｎ……(8
)′ あるいは、 Js＝ｑＤｐＰｎｏ／Ｗｎ＋ｑＤ_ｏｎ_ｐｐ／Ｗｐ……(8
)″ と書き直せる。式(8)′、(8)″から明らかなようにＰ
_op、ｎ_ppが小さければ、暗電流Jsは小さくなる。
通常、CCDやMOSFETに使われる半導体基板の
不純物密度は10¹⁵〜10¹⁶cm^-3程度である。したが
つて、ｎ_ppあるいはＰ_opのいずれか一方が比較的
大きな値になる。ところで、本発明にあつては、
ｎ⁺領域５は10¹⁹〜10²¹cm^-3程度に容易に製作でき
るし、ｐ⁺領域７も10¹⁸〜10¹⁹cm^-3程度に容易に製
作できる。したがつて、少くとも２桁、本発明の
光検出領域の暗電流は小さくできる。暗電流が小
さいということは、それだけ光照射期間を長くで
きることになる。微弱光の検出限界がより微弱光
側に広がる。 In the embodiment of the present invention, the generation of dark current in the sensor body is reduced by one order of magnitude compared to conventional MOS type and CCD type.
The structure and impurity density are set to reduce the impurity density by two orders of magnitude or more. The region where light is sensed in FIG. 5a is the high resistance layer 6, and the dark current in this photodetection region is p ⁺ Determined by electrons in region 7 and holes in n ⁺ region 5. p ⁺
The acceptor impurity density in region 7 is N _A , n ⁺ region 5
Assuming that the donor impurity density in is N _D and that it is almost ionized, the minority carriers in each region are n _pp = ni ² /N _A ……(6) P _op = ni ² /N _D ……(7) is given by However, ni is the density of thermally excited carriers in the intrinsic semiconductor. Considering room temperature operation with Si, ni=1.3×10 ¹⁰ cm ^-3 or so,
For example, by setting N _A and N _D to about 10 ²⁰ cm ^-3 , n and p can each be kept to about 3 to 4. The saturation current of the reverse biased p ⁺ in ⁺ diode is approximately given by the following equation Js = (qDpPno/Lp + qD _{on pp} /Ln) x (exp ^-qVg/kT -1) (8). Equation (8) is the diffusion length L of holes and electrons.
This formula can be applied when _p and _Lo are shorter than the thickness W _o of the n region 5 and the thickness W _p of the P region 7, respectively. If W _o and W _p are shorter than L _p and Lo, L _{p and Lo} in equation (8) are replaced by W _o and W _p . D _p and D _o are holes in the n region 5, respectively;
This is the electron diffusion coefficient in the p region 7. If the voltage V in equation (8) is large to some extent, equation (8) becomes Js=qDpPno/Lp+qD _{on pp} /Ln...(8
)' Or, Js=qDpPno/Wn+qD _{on pp} /Wp...(8
)″.As is clear from equations (8)′ and (8)″, P
If _op and _npp are small, the dark current Js will be small.
Normally, the impurity density of semiconductor substrates used for CCDs and MOSFETs is about 10 ¹⁵ to ^{10 16} cm ^-3 . Therefore, either n _pp or P _op becomes a relatively large value. By the way, in the present invention,
The n ⁺ region 5 can be easily manufactured to a size of about 10 ¹⁹ to 10 ²¹ cm ^-3 , and the p ⁺ region 7 can also be easily manufactured to a size of about 10 ¹⁸ to ^{10 19} cm ^-3 . Therefore, the dark current in the photodetection region of the present invention can be reduced by at least two orders of magnitude. The fact that the dark current is small means that the light irradiation period can be lengthened accordingly. The detection limit for weak light extends further to the weak light side.

以上の説明からわかるように本発明ではMOS
型、CCD型等の従来の固体デバイスによるイメ
ージセンサに比べ、熱的に発生したキヤリアい伴
う雑音を２桁以上減少させた構造、及び不純物密
度に設定されている。従来のMOS型、CCD型で
は基板を高抵抗層にて使用することはほとんどな
く、従つて少数キヤリアの発生も本発明に比べ多
いわけで、逆に本発明では光の入射領域（基板）
は高抵抗層であり、逆バイアスではほとんど空乏
化しており少数キヤリアの発生を抑えるべくｐ⁺
領域７及びｎ⁺領域５の不純物密度が高く設定さ
れているわけである。 As can be seen from the above explanation, in the present invention, MOS
The structure and impurity density are designed to reduce thermally generated carrier noise by more than two orders of magnitude compared to image sensors using conventional solid-state devices such as type and CCD types. In the conventional MOS type and CCD type, the substrate is rarely used as a high resistance layer, and therefore the generation of minority carriers is more common than in the present invention.On the contrary, in the present invention, the light incident area (substrate)
is a high-resistance layer, and is almost depleted in reverse bias, and in order to suppress the generation of minority carriers, p ⁺
This is why the impurity density of region 7 and n ⁺ region 5 is set high.

本発明の実施例では従来のイメージセンサに比
べ暗電流ノイズは極めて小さく抑えられている
が、従つて光照射期間に対する余裕度も少なくと
も２桁以上向上している。MOS型イメージセン
サと同程度に問題となる雑音に出力部のオペアン
プに伴うオペアンプノイズ、Johnsonノイズ、ま
たアナログスイツチのスパイク変動に伴うスパイ
クノイズ、固定パターンノイズが存在する。これ
らのうち容量結合による雑音をなるべく減らすよ
うな工夫もなされている。即ちセンサ本体及び周
辺の走査回路、ビデオ出力部に同じプロセスで製
造したSITがあり、これらのSITのゲート・ソー
ス間、ゲート・ドレイン間の寄生容量をできる限
り減少させるためにゲート・ソース間、ゲート・
ドレイン間の対向する部分に絶縁層を介在させる
構造を導入している。このような寄生容量を減ら
す工夫は特に低い光強度レベルのイメージ、特に
10μＷ／cm²以下のイメージを検出する場合の用途
として最適であり、通常の0.5×10^-2〜10^-3Volt程
度がダイナミツクレンジの下限を与える動作の場
合には特に導入する必要はない。しかし上記の寄
生容量を減らす構造の導入によりダイナミツクレ
ンジは少なくとも２桁以上下限が広がつている。
さらに同一チツプ上に高利得、低雑音のオペアン
プ及び低域通過フイルターを製造することによ
り、各部の容量結合雑音及び固定パターン雑音も
低く抑える工夫がなされている。 In the embodiment of the present invention, dark current noise is suppressed to an extremely low level compared to conventional image sensors, but the margin for the light irradiation period is also improved by at least two orders of magnitude. Noises that are as problematic as those of MOS image sensors include operational amplifier noise and Johnson noise associated with the operational amplifier in the output section, as well as spike noise associated with spike fluctuations of analog switches, and fixed pattern noise. Among these, efforts have been made to reduce noise due to capacitive coupling as much as possible. In other words, there are SITs manufactured in the same process in the sensor body, peripheral scanning circuit, and video output section, and in order to reduce the parasitic capacitance between the gate and source and between the gate and drain of these SITs as much as possible, the parasitic capacitance between the gate and source, Gate·
A structure is introduced in which an insulating layer is interposed between the opposing drains. This method of reducing parasitic capacitance is particularly useful for images with low light intensity levels, especially
It is most suitable for use when detecting images of 10 μW/cm ² or less, and there is no need to introduce it for operations where the normal 0.5 × 10 ^-2 to ^{10 -3} Volt is the lower limit of the dynamic range. . However, with the introduction of the structure for reducing the parasitic capacitance described above, the lower limit of the dynamic range has been expanded by at least two orders of magnitude.
Furthermore, by manufacturing a high-gain, low-noise operational amplifier and low-pass filter on the same chip, efforts have been made to keep the capacitive coupling noise and fixed pattern noise of each part low.

以上、本発明のイメージセンサを、従来のイメ
ージセンサと比較しつつイメージセンサの評価要
素である(1)ダイナミツクレンジ(2)感度(3)ノイズ(4)
解像度の４点から説明した。従来のMOS型、
CCD型によるイメージセンサに比べいづれの項
目でも大きな改善がなされている。さらに本発明
のイメージセンサではMOS型に比べ光の受光部
分とスイツチングデバイスがほぼ垂直に構成され
ていることから集積度も高い。 As described above, while comparing the image sensor of the present invention with a conventional image sensor, the evaluation factors of the image sensor are (1) dynamic range (2) sensitivity (3) noise (4)
This was explained from the four points of resolution. Conventional MOS type,
Significant improvements have been made in all aspects compared to CCD-based image sensors. Furthermore, the image sensor of the present invention has a higher degree of integration than the MOS type, since the light receiving portion and the switching device are configured almost vertically.

以上説明したように、本発明は固体イメージセ
ンサの動作特性を評価する４つの要素、(1)ダイナ
ミツクレンジ、(2)感度、(3)雑音、(4)解像度のすべ
ての要素にわたり従来のCCD型、MOS型イメー
ジセンサの欠点を補い、さらに非破壊読み出しで
あることから原理的に従来まつたく考えられなか
つた時間的な解像度の点でもはるかに良好であ
り、なおかつ、時々刻々変化する光情報を刻明に
記憶し、積分出力する機能を備えたイメージセン
サであり、まさに革新的な発明である。 As explained above, the present invention improves the performance of conventional image sensors in all four elements that evaluate the operating characteristics of solid-state image sensors: (1) dynamic range, (2) sensitivity, (3) noise, and (4) resolution. It compensates for the shortcomings of CCD and MOS image sensors, and because it uses non-destructive readout, it has much better temporal resolution, which was previously unthinkable in principle. It is an image sensor that has the ability to store information minutely and integrally output it, making it a truly innovative invention.

本発明のイメージセンサ（半導体撮像装置）
が、ここで挙げた実施例に限らないことはもちろ
んである。導電型を全く反転したものでも、印加
電圧を正負反転すれば、全く同様に動作する。 Image sensor (semiconductor imaging device) of the present invention
However, it is needless to say that the present invention is not limited to the embodiments mentioned here. Even if the conductivity type is completely reversed, if the applied voltage is reversed, it will operate in exactly the same way.

本発明のイメージセンサは当然のことながら現
在の技術ですでに用いられている青、緑、赤等に
相当する色フイルター等を用い、光入射表面にさ
まざまな処理をすることによつてカラー用として
用いられることは容易に明らかである。たとえ
ば、相隣り合う３つのセルをそれぞれ、青、緑、
赤の色にだけ応答するように配置するわけであ
る。光検出部で、青、緑、赤の色に対する検出感
度が異つている場合には、所定の強度関係に戻る
ように、読み出し時に各色に対して所定の強度補
正をすればよい。 Naturally, the image sensor of the present invention uses color filters corresponding to blue, green, red, etc. that are already used in current technology, and performs various treatments on the light incident surface. It is readily apparent that it is used as For example, you can mark three adjacent cells as blue, green,
It is arranged so that it responds only to the color red. If the detection sensitivities for blue, green, and red colors are different in the light detection section, a predetermined intensity correction may be performed for each color at the time of readout so as to return to a predetermined intensity relationship.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はMOS型イメージセンサの原理説明
図、第２図はCCD型イメージセンサの原理説明
図、第３図は表面照射型及び裏面照射型の２つの
型のCCD型イメージセンサの原理説明図、第４
図はイメージセンサの出力OP.Amp.の構成、第
５図は本発明の一実施例で、第５図ａはセル部分
の断面構造図、第５図ｂは１セル部分の回路表
示、第５図ｃは動作モードの一例を示す図、第５
図ｄはこの動作モードでの光入力とデータ出力の
関係を説明するための図、第５図ｅは光照射時間
での光入力のサンプリングを説明するための図、
第６図ａ及びｂは本発明の実施例をマトリツクス
状のエリアイメージセンサシステムとして組んだ
例、第７図ａ及びｂは本発明のイメージセンサセ
ル部分の他の実施例の断面構造及び回路的表現、
第８図ａ及びｂは本発明のイメージセンサセル部
分の更に他の実施例の断面構造及び回路的表現、
第９図はｉ層内でのキヤリアの広がりがドリフト
電界がかかつているときどの程度に抑えられるか
を説明するための図である。 Figure 1 is a diagram explaining the principle of a MOS image sensor, Figure 2 is a diagram explaining the principle of a CCD image sensor, and Figure 3 is a diagram explaining the principle of two types of CCD image sensors: front-illuminated and back-illuminated. , 4th
The figure shows the configuration of the output OP.Amp. of the image sensor, FIG. 5 shows an embodiment of the present invention, FIG. Figure 5c is a diagram showing an example of the operation mode.
Figure 5d is a diagram for explaining the relationship between optical input and data output in this operation mode, Figure 5e is a diagram for explaining sampling of optical input during light irradiation time,
6a and 6b show an example in which the embodiment of the present invention is assembled as a matrix area image sensor system, and FIGS. 7a and 7b show the cross-sectional structure and circuit structure of another embodiment of the image sensor cell portion of the present invention. Expression,
FIGS. 8a and 8b are cross-sectional structures and circuit representations of still another embodiment of the image sensor cell portion of the present invention,
FIG. 9 is a diagram for explaining to what extent the spread of carriers in the i-layer is suppressed when a drift electric field is applied.

Claims (1)

【特許請求の範囲】 １ 半導体基板の第一主表面に読み出し用トラン
ジスタとリフレツシユ用トランジスタを隣接して
設け、前記半導体基板の第二主表面に光検出部を
設け、前記読み出し用トランジスタと前記リフレ
ツシユ用トランジスタと前記光検出部とより成る
セルを複数個有する半導体撮像装置において、前
記光検出部は実質的に光を検出する高抵抗領域と
前記高抵抗領域に隣接して半導体基板の内部に設
けられ浮遊領域とされた高不純物密度領域と前記
高不純物密度領域に隣接して設けられ浮遊領域と
された反対導電型高不純物密度領域とにより構成
されたフツク構造を有し、前記高不純物密度領域
を前記リフレツシユ用トランジスタの一主電極領
域となし前記反対導電型高不純物密度領域を前記
読み出し用トランジスタの一主電極領域となした
ことを特徴とする半導体撮像装置。 ２ 前記高抵抗領域の半導体基板の第二主表面側
に所定の厚さの高不純物密度領域を設け、かつ該
高不純物密度領域と電気的に接触して透明電極を
設けたことを特徴とする前記特許請求の範囲第１
項記載の半導体撮像装置。 ３ 前記高抵抗領域の半導体基板の第二主表面側
に前記高抵抗領域と電気的に接触して透明電極を
設け、前記高抵抗領域と前記透明電極をシヨツト
キ接合となしたことを特徴とする前記特許請求の
範囲第１項記載の半導体撮像装置。 ４ 前記高抵抗領域に隣接して半導体基板内部に
設けられた前記高不純物密度領域の不純物密度を
略々１×10¹⁸cm^-3程度以上となしたことを特徴と
する前記特許請求の範囲第１項乃至第３項のいず
れかに記載の半導体撮像装置。 ５ 前記高抵抗領域に隣接して半導体基板内部に
設けられた前記高不純物密度領域の厚さが略々３
μｍ程度以上になされたことを特徴とする前記特
許請求の範囲第１項乃至第４項のいずれかに記載
の半導体撮像装置。 ６ 前記光検出部となる前記半導体基板の前記第
二主表面側の受光面が、略々平坦になされている
ことを特徴とする前記特許請求の範囲第１項乃至
第５項のいずれかに記載の半導体撮像装置。 ７ 前記高抵抗領域の半導体基板の第二主表面側
に、前記半導体基板の禁制帯幅と異なる禁制帯幅
を有する所定の厚さの半導体領域を設けたことを
特徴とする前記特許請求の範囲第１項記載の半導
体撮像装置。 ８ 前記透明電極に印加される電圧により、前記
高抵抗領域が空乏化し、かつ前記高抵抗領域を走
行する光励磁キヤリアが略々飽和速度で走行する
ように、前記高抵抗領域の厚さ及び不純物密度を
選定したことを特徴とする前記特許請求の範囲第
２項又は第３項に記載の半導体撮像装置。 ９ 半導体基板の第一主表面に読み出し用トラン
ジスタとリフレツシユ用トランジスタを隣接して
設け、前記半導体基板の第二主表面に光検出部を
設け、前記読み出し用トランジスタと前記リフレ
ツシユ用トランジスタと前記光検出部とより成る
セルを複数個有する半導体撮像装置において、前
記光検出部は実質的に光を検出する高抵抗領域と
前記高抵抗領域に隣接して半導体基板の内部に設
けられ浮遊領域とされた高不純物密度領域と前記
高不純物密度領域に隣接して設けられ浮遊領域と
された反対導電型高不純物密度領域とにより構成
されたフツク構造を有し、前記高不純物密度領域
を前記リフレツシユ用トランジスタの一主電極領
域となし前記反対導電型高不純物密度領域を前記
読み出し用トランジスタの一主電極領域となし、
前記読み出し用トランジスタのゲートをワード線
に、前記リフレツシユ用トランジスタのゲートを
リフレツシユ線に、かつ前記読み出し用トランジ
スタのソースをビツト線に接続したことを特徴と
する半導体撮像装置。 １０ 前記ワード線を走査回路に、前記リフレツ
シユ線をリフレツシユ信号発生回路に、前記ビツ
ト線をオペアンプに接続したことを特徴とする前
記特許請求の範囲第９項記載の半導体撮像装置。 １１ 前記ワード線を、一個のリフレツシユ信号
周期の間に複数個の読み出し信号を発生する走査
回路に接続したことを特徴とする前記特許請求の
範囲第１０項記載の半導体撮像装置。[Scope of Claims] 1. A readout transistor and a refresh transistor are provided adjacent to each other on a first main surface of a semiconductor substrate, a photodetector is provided on a second main surface of the semiconductor substrate, and a readout transistor and a refresh transistor are provided on a second main surface of the semiconductor substrate, and In a semiconductor imaging device having a plurality of cells each including a transistor and a photodetection section, the photodetection section is provided inside a semiconductor substrate adjacent to a high-resistance region that substantially detects light and the high-resistance region. and a high impurity density region of opposite conductivity type provided adjacent to the high impurity density region and used as a floating region, and the high impurity density region A semiconductor imaging device characterized in that: is a main electrode region of the refresh transistor, and the opposite conductivity type high impurity density region is a main electrode region of the read transistor. 2. A high impurity density region of a predetermined thickness is provided on the second main surface side of the semiconductor substrate in the high resistance region, and a transparent electrode is provided in electrical contact with the high impurity density region. Said claim 1
The semiconductor imaging device described in . 3. A transparent electrode is provided on the second main surface side of the semiconductor substrate in the high resistance region in electrical contact with the high resistance region, and the high resistance region and the transparent electrode are formed by a shot junction. A semiconductor imaging device according to claim 1. 4. The impurity density of the high impurity density region provided in the semiconductor substrate adjacent to the high resistance region is approximately 1×10 ¹⁸ cm ^-3 or more. The semiconductor imaging device according to any one of items 1 to 3. 5. The thickness of the high impurity density region provided inside the semiconductor substrate adjacent to the high resistance region is approximately 3.
A semiconductor imaging device according to any one of claims 1 to 4, characterized in that the semiconductor imaging device is formed to be approximately μm or more. 6. According to any one of claims 1 to 5, wherein the light-receiving surface on the second main surface side of the semiconductor substrate, which becomes the photodetector, is substantially flat. The semiconductor imaging device described. 7. Claims characterized in that a semiconductor region having a predetermined thickness and having a forbidden band width different from that of the semiconductor substrate is provided on the second main surface side of the semiconductor substrate in the high resistance region. 2. The semiconductor imaging device according to item 1. 8. The thickness and impurities of the high resistance region are adjusted such that the high resistance region is depleted by the voltage applied to the transparent electrode and the optically excited carrier traveling in the high resistance region travels at approximately a saturation speed. The semiconductor imaging device according to claim 2 or 3, characterized in that the density is selected. 9 A readout transistor and a refresh transistor are provided adjacent to each other on a first main surface of a semiconductor substrate, a photodetector is provided on a second main surface of the semiconductor substrate, and the readout transistor, the refreshment transistor, and the photodetector are provided on a second main surface of the semiconductor substrate. In a semiconductor imaging device having a plurality of cells consisting of a portion, the photodetecting portion is a high resistance region that substantially detects light, and a floating region provided inside a semiconductor substrate adjacent to the high resistance region. It has a hook structure composed of a high impurity density region and a high impurity density region of an opposite conductivity type provided adjacent to the high impurity density region and used as a floating region, and the high impurity density region is connected to the refresh transistor. one main electrode region and the opposite conductivity type high impurity density region as one main electrode region of the read transistor;
A semiconductor imaging device characterized in that the gate of the read transistor is connected to a word line, the gate of the refresh transistor is connected to a refresh line, and the source of the read transistor is connected to a bit line. 10. The semiconductor imaging device according to claim 9, wherein the word line is connected to a scanning circuit, the refresh line is connected to a refresh signal generation circuit, and the bit line is connected to an operational amplifier. 11. The semiconductor imaging device according to claim 10, wherein the word line is connected to a scanning circuit that generates a plurality of read signals during one refresh signal period.