JPS6116641A - 自動多重化遅延方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、多重化した伝送路に関し、特に遅延時間を有
するハイウェイを多重化する方式に関する。

〔従来技術〕

従来の多重化方式は、ノーイウエイごとに遅延回路を設
け、波形観測をしながら遅延時間の設定を変更する方式
のものが多く採用されていた。

そのため、ハイウェイごとに、波形観測しながら遅延時
間を設定しなければならないとともに、同一品名のモジ
ュール間での互換性がな匹といった欠点があった。

〔発明の目的〕

本発明は、多重化した伝送路に於いて、伝送路の遅延時
間を初期設定時にファームウェアにて補正し、そのデー
タを保持させることによシ前記欠点を解決し、伝送路の
遅延を自動的に設定する自動多重化遅延方式の提供を目
的とする。

〔発明の構成〕

本発明は前記した如く、伝送路に於いて初期設定時、フ
ァームウェアにてハイウェイのパイｐットパターンを検
出してハイウェイの遅延時間を設定し、動作状態メそす
を持たせ自動的に遅延を補正させる構成としである。

〔実施例の説明〕

以下、図面にもとづいて本発明の一実施例を詳細に説明
する。

第１図は実施例の説明を行なうためのブロック図であり
、ｉｏｏは本発明の方式を行なうための装置である。こ
の装置１００は、メモリ１０１と、マイクロプロセンサ
ー１０２と、遅延補正回路１０３と、多重回路１０４と
によって構成されている。

メモリ１０１は、マイクロプロセンサー１０２のプログ
ラム及び遅延補正回路１０３の補正値を保持する働きを
有する。また、マイクロプロセッサ−１０２は、遅延補
正回路１０３のパイロットパターン信号を監視し、ハイ
ウェイ１０５　ｂ　−１０８ｂの上に同時にパイロット
信号が出力されるようにメモリデータを順次変更する働
きを有する。

遅延補正回路１０３は、ハイウェイ１０５　ａ　−１０
８ａよシの入力信号を受信し、そのハイウェイ入力信号
をどれだけ遅延させればよいかをメモリデータよシ判断
し、ハイウェイ１０５ｂ〜１０８　ｂにハイウェイ出力
信号を出力させるとともに、パイロット信号がどういっ
たタイミングにて出力されているかをマイクロプロセン
サー１０２にて監視出来るように構成しである。多重回
路１０４は、ハイウェイ１０５ｂ　−１０８ｂの信号を
多重化し、ハイウェイ１０９　ｂの多重伝送路に出力す
る働きを有する。

初期設定（ＰＯＷ　ＯＮ　Ｒ′ＥＳＥＴ　）されると、
遅延補正回路１０３よ多出力されているパイロットパタ
ーン信号の監視をマイクロプロセッサ−１０２が行ない
、ハイウェイ１０５ｂ〜１０８ｂに同時にノ（イロット
パターンが出力されるまでメモリ内容を変更して行く。

遅延補正回路１０３では、メモリ内容が変更されると遅
延時間を順次変更して行く。

このように構成しであるので、初期設定時、ファームウ
ェアにてハイウェイのパイロットパターンを検出してハ
イウェイの遅延時間を設定し、動作状態メモリを持たせ
自動的に遅延を補正する。

〔発明の効果〕

本発明は以上説明したように、多重化した伝送路に於い
て、伝送路の遅延時間を、初期設定時にファームウェア
にて補正し、そのデータを保持させることによシ、自動
的に遅延時間を設定できるといった効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための装置を示す
ブロック図である。 １００・・・自動多重化遅延方式装置 １０１・・・メモリ １０２・・−マイクロプロセッサ− １０３・・・遅延補正回路　１０４・・・多重回路１０
５ａ−１０８ａ　”・ノヘイウエイ（入カフ〜イウエイ
信号） １０５ｂ〜１０８ｂ・・・ハイウェイ（遅延補正ハイウ
ェイ信号）　　　　１ｏ９ｂ・・・多重伝送路第１図

Claims (1)

【特許請求の範囲】
1. 伝送路にて多重化を行なう際にハイウェイに対応して遅
   延時間を補正する回路を設け、初期設定時にハイウェイ
   に対応した遅延時間補正をファームウェアにて決定する
   ことを特徴とする自動多重化遅延方式。