JPS61166044A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61166044A JPS61166044A JP26791084A JP26791084A JPS61166044A JP S61166044 A JPS61166044 A JP S61166044A JP 26791084 A JP26791084 A JP 26791084A JP 26791084 A JP26791084 A JP 26791084A JP S61166044 A JPS61166044 A JP S61166044A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive layer
- etching
- ion
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、良好なコンタク
ト特性を得るための基板（その上に被着された第１の導
電層を含む）のドライ前処理方法に関する。 最近の半導体プロセスにおける多層電極の形成では、１
層目と２層目との良好なコンタクト特性を得るための２
層目波着のための前処理として基板のドライ処理が主流
である。 この前処理はコンタクト前に基板、又は導電層の表面を
軽＜１００〜，１５０人程度エツチングし、表面の結晶
不整部、膜質変化部、酸化膜、汚染物質等を除去するも
ｄで、従来はウェットエッチにより行う場合が多かった
が、薬品や水の残滓や、乾燥時の塵埃の付着等のため、
製造するデバイスの耐圧を低下させる等信頼性上問題が
あった。 現在では、ドライ前処理の手段として高周波（ＲＦ）に
よるプラズマ処理が多用されるが、ウェットエッチと同
様に種々の問題を生じている。 〔従来の技術〕 第７図は従来例のＲＦによるコンタクト前処理の方法を
説明する模式的な断面図である。 図において、前処理をしようとする基板１を処理チャン
バ２内の基板電極３上に置き、チャンバ２にアルゴン（
Ａｒ）ガスを尋人して、基板ｌと対向電極４との間に周
波数１３．５６？ｆＨｚの電力を１５０〜２０〇−印加
してエツチングを行う。 以上により、軽く全面エツチングして前処理を終え、基
板を次のチャンバに移し、あるいは同じチャンバ内で第
２の導電層を形成するためのスパッタ、あるいは蒸着を
行う。 ドライ前処理の手段としてＲＦによるプラズマ処理は、
つぎのような問題がある。 （１） 発生したプラズマが処理チャンバ内全体に広
がり、内部治具やチャンバの壁の物質がプラズマにさら
されるため、これらの物質が叩き出されてコンタクトホ
ールに析出する。 例えば、ステンレス鋼を用いるとニッケル、クロム、鉄
等が付着する。 ＋２１ＲＦの異常放電、不安定性による処理条件のバラ
ツキが大きく、基板に損傷を与えることがあった。 （３）その他（（１）以外）の塵埃の発生、付着する機
会が大きい。 以上のような欠点を有するため、ドライ前処理の対策が
要望されている。 〔発明が解決しようとする問題点〕 （１） 従来のＲＦによる前処理は、コンタクト部に
不純物が付着したり、基板を損傷する場合があった。 （２） そのため本発明によるサドルフィールド型の
イオンガンより出る不活性ガスのイオンで叩いて処理す
る場合は、その構造上イオンの被曝面積を太き（できな
いため、基板上のエンチングレートが不均一になり、か
つ処理は最小工・７チングレートで規制されるため処理
時間が長くなり、スループットが低下する。 Ｃ問題点を解決するための手段〕 上記問題点の解決は、半導体基板、もしくは該半導体基
板上に被着された第１の導電層をサドルフィールド型の
イオンガンより出る不活性ガスのイオンで叩いて処理し
た後、該半導体基板、もしくは該第１の導電層の上に第
２の導電層を被着する本発明による半導体装置の製造方
法により達成される。 さらに前記不活性ガスのイオンビームと処理される基板
との角度を変え、複数回に分けて処理を行うことにより
、基板上のエツチングレートを均一にすることができる
。 〔作用〕 周知のようにイオンガンには、 （１） カウフマン型 （２） マグネトロン型 （３） サドルフィールド型 等がある。 前２者はイオン発生源にフィラメントやマグネットを使
うため、発生するイオンビームは強力でエツチングレー
トが大きいためミリング（エツチング）用に広く利用さ
れるが、イオンビーム中に不純物の飛来が多い。 （３）はＩＭＡ（Ｊｏｎ Ｍｉｃｏ−＾ｎａｌｙｓｅｒ
）等の小規模で高純度の分析用イオン源として用いられ
てきた。 本発明は構造的に高純度のイオン源であるサドルフィー
ルド型を用い、高純度のイオンビームにより前処理を行
い、かつビームの容量不足を補うため、ビームの入射角
を変えて複数回の照射を行うことにより、基板内のエツ
チングレートの均一化を図ったものである。 〔実施例〕 第１図は本発明によるサドルフィールド型イオンミリン
グを用いたコンタクト前処理の方法を説明する模式的な
断面図である。 図において、前処理をしようとする基板１１を処理チャ
ンバ１２内のホルダ１３に装着し、チャンバ１２を２
Ｘ １０−３〜Ｉ Ｘ １０−’Ｔｏｒｒに排気し、イ
オンガン１４にアルゴン（Ａｒ）ガスを導入して、イオ
ンガン１４に直流電圧を印加し、アパーチャ１５よりイ
オンビームを基板１１に照射してエツチングする。 この場合イオンビームと処理される基板との角度θを変
え、複数回に分けてエツチングができるようにする。 また基板１１は自転できる構造にする。 第２図は本発明による前処理のエツチングレートの基板
上の分布図である。 図において、ステップ１はθ＝４５°、ステノブ２はθ
＝６５°の場合のエツチングレートを示し、全体として
合成値Ｒが得られる。 この場合の条件はＡｒの流量が５０ｃｃ／ｍｉｎ、イオ
ンガンの電力は２．５ＫＶ 、３６０ｍＡである。 θとエツチング回数を調節してエツチングレートが均一
になる最適値を求めることができる。 このように軽く全面エツチングして前処理を終え、基板
を次のチャンバに移し、あるいは同じチャンバ内で第２
の導電層を形成するためのスペック、あるいは蒸着を行
う。 第３図は本発明による２回エツチングの最適値と１回エ
ツチングの場合についてのエツチングレートの基板上の
分布図である。 図において、Ａは２回エツチングの場合、Ｂは１回エツ
チングの場合を示す。 この場合前述のように処理は最小エツチングレートで規
制されるためＢの場合は処理時間が長くなり、スループ
ットが低下するが、Ａの場合の処理時間は１７２〜１／
３でよいことが分かる。 第４図（ａ）、 （ｂｌはそれぞれサドルフィールド型
イオンガンを説明する模式的な平面図、断面図である。 接地されたアルミニウムまたは銅製のガン本体１４の中
に、カーボン製の陽極１６と１７が配置され、これらに
約２〜３ＫＶの正電位を与えるとサドル形の電界１８が
生ずる。この電界により計は電離され、かつ加速されて
アパーチャ１５の孔より処理チャンバ１２内に射出され
る。この場合アパーチャ１５の孔のコンダクタンスと、
処理チャンバ１２とガン本体１４の差圧を調整して利用
電力を最適化する。 １９はガン本体１４の内部に設けられたカーボン製の覆
いである。 第５図は本発明の適用例を示す基板断面図である。 図において、基板５１の上に、絶縁層として二酸化珪素
（ＳｉＯ□）層５２を被着し、これにコンタクトホール
５３を開口して基板５１を露出し、コンタクトホール５
３を覆って厚さ４００人のｎ型多結晶珪素（ｎ−ポリＳ
ｉ）層５４を基板全面に被着する。 つぎに本発明による前処理を適用してｎ−ポリＳｉ層５
４を約１００人エツチングした後、配線層としてアルミ
ニウム（ＡＩ）層５５を被着する。 第６図は本発明の他の適用例を示す基板断面図である。 図において、基板６１の上に、第１層目の配線層として
Ａｔ層６２Ａと６２Ｂを形成し、その上に眉間絶縁膜と
しての燐珪酸ガラス（Ｉ−ＰＳＧ）層６３を被着し、こ
れにコンタクトホール６４と６５と６６を開口してＡＩ
層６２Ａと６２８を露出する。 つぎに本発明による前処理を適用してＡ１層６２Ａと６
２Ｂをを約１００人工・ノチングした後、第２層目の配
線層としてＡ１層６７を被着する。 以上の２例においては、経時的にも極めて良好なオーミ
ックコンタクト特性が得られた。 〔発明の効果〕 以上詳細に説明したように本発明による前処理は、コン
タクト部に不純物が付着したり、基板を損傷する虞がな
く、経時変化の少ない良好なオーミック特性が得られる
。 さらにサドルフィールド型のイオンガンより出る不活性
ガスのイオンで叩いて処理する場合は、その構造上イオ
ンの被曝面積を大きくできないが、イオンの入射角を変
えて複数回にわけてエツチングすることにより、基板上
のエツチングレートが均一になり、かつ処理時間が短く
なり、スループットが向上する。
ト特性を得るための基板（その上に被着された第１の導
電層を含む）のドライ前処理方法に関する。 最近の半導体プロセスにおける多層電極の形成では、１
層目と２層目との良好なコンタクト特性を得るための２
層目波着のための前処理として基板のドライ処理が主流
である。 この前処理はコンタクト前に基板、又は導電層の表面を
軽＜１００〜，１５０人程度エツチングし、表面の結晶
不整部、膜質変化部、酸化膜、汚染物質等を除去するも
ｄで、従来はウェットエッチにより行う場合が多かった
が、薬品や水の残滓や、乾燥時の塵埃の付着等のため、
製造するデバイスの耐圧を低下させる等信頼性上問題が
あった。 現在では、ドライ前処理の手段として高周波（ＲＦ）に
よるプラズマ処理が多用されるが、ウェットエッチと同
様に種々の問題を生じている。 〔従来の技術〕 第７図は従来例のＲＦによるコンタクト前処理の方法を
説明する模式的な断面図である。 図において、前処理をしようとする基板１を処理チャン
バ２内の基板電極３上に置き、チャンバ２にアルゴン（
Ａｒ）ガスを尋人して、基板ｌと対向電極４との間に周
波数１３．５６？ｆＨｚの電力を１５０〜２０〇−印加
してエツチングを行う。 以上により、軽く全面エツチングして前処理を終え、基
板を次のチャンバに移し、あるいは同じチャンバ内で第
２の導電層を形成するためのスパッタ、あるいは蒸着を
行う。 ドライ前処理の手段としてＲＦによるプラズマ処理は、
つぎのような問題がある。 （１） 発生したプラズマが処理チャンバ内全体に広
がり、内部治具やチャンバの壁の物質がプラズマにさら
されるため、これらの物質が叩き出されてコンタクトホ
ールに析出する。 例えば、ステンレス鋼を用いるとニッケル、クロム、鉄
等が付着する。 ＋２１ＲＦの異常放電、不安定性による処理条件のバラ
ツキが大きく、基板に損傷を与えることがあった。 （３）その他（（１）以外）の塵埃の発生、付着する機
会が大きい。 以上のような欠点を有するため、ドライ前処理の対策が
要望されている。 〔発明が解決しようとする問題点〕 （１） 従来のＲＦによる前処理は、コンタクト部に
不純物が付着したり、基板を損傷する場合があった。 （２） そのため本発明によるサドルフィールド型の
イオンガンより出る不活性ガスのイオンで叩いて処理す
る場合は、その構造上イオンの被曝面積を太き（できな
いため、基板上のエンチングレートが不均一になり、か
つ処理は最小工・７チングレートで規制されるため処理
時間が長くなり、スループットが低下する。 Ｃ問題点を解決するための手段〕 上記問題点の解決は、半導体基板、もしくは該半導体基
板上に被着された第１の導電層をサドルフィールド型の
イオンガンより出る不活性ガスのイオンで叩いて処理し
た後、該半導体基板、もしくは該第１の導電層の上に第
２の導電層を被着する本発明による半導体装置の製造方
法により達成される。 さらに前記不活性ガスのイオンビームと処理される基板
との角度を変え、複数回に分けて処理を行うことにより
、基板上のエツチングレートを均一にすることができる
。 〔作用〕 周知のようにイオンガンには、 （１） カウフマン型 （２） マグネトロン型 （３） サドルフィールド型 等がある。 前２者はイオン発生源にフィラメントやマグネットを使
うため、発生するイオンビームは強力でエツチングレー
トが大きいためミリング（エツチング）用に広く利用さ
れるが、イオンビーム中に不純物の飛来が多い。 （３）はＩＭＡ（Ｊｏｎ Ｍｉｃｏ−＾ｎａｌｙｓｅｒ
）等の小規模で高純度の分析用イオン源として用いられ
てきた。 本発明は構造的に高純度のイオン源であるサドルフィー
ルド型を用い、高純度のイオンビームにより前処理を行
い、かつビームの容量不足を補うため、ビームの入射角
を変えて複数回の照射を行うことにより、基板内のエツ
チングレートの均一化を図ったものである。 〔実施例〕 第１図は本発明によるサドルフィールド型イオンミリン
グを用いたコンタクト前処理の方法を説明する模式的な
断面図である。 図において、前処理をしようとする基板１１を処理チャ
ンバ１２内のホルダ１３に装着し、チャンバ１２を２
Ｘ １０−３〜Ｉ Ｘ １０−’Ｔｏｒｒに排気し、イ
オンガン１４にアルゴン（Ａｒ）ガスを導入して、イオ
ンガン１４に直流電圧を印加し、アパーチャ１５よりイ
オンビームを基板１１に照射してエツチングする。 この場合イオンビームと処理される基板との角度θを変
え、複数回に分けてエツチングができるようにする。 また基板１１は自転できる構造にする。 第２図は本発明による前処理のエツチングレートの基板
上の分布図である。 図において、ステップ１はθ＝４５°、ステノブ２はθ
＝６５°の場合のエツチングレートを示し、全体として
合成値Ｒが得られる。 この場合の条件はＡｒの流量が５０ｃｃ／ｍｉｎ、イオ
ンガンの電力は２．５ＫＶ 、３６０ｍＡである。 θとエツチング回数を調節してエツチングレートが均一
になる最適値を求めることができる。 このように軽く全面エツチングして前処理を終え、基板
を次のチャンバに移し、あるいは同じチャンバ内で第２
の導電層を形成するためのスペック、あるいは蒸着を行
う。 第３図は本発明による２回エツチングの最適値と１回エ
ツチングの場合についてのエツチングレートの基板上の
分布図である。 図において、Ａは２回エツチングの場合、Ｂは１回エツ
チングの場合を示す。 この場合前述のように処理は最小エツチングレートで規
制されるためＢの場合は処理時間が長くなり、スループ
ットが低下するが、Ａの場合の処理時間は１７２〜１／
３でよいことが分かる。 第４図（ａ）、 （ｂｌはそれぞれサドルフィールド型
イオンガンを説明する模式的な平面図、断面図である。 接地されたアルミニウムまたは銅製のガン本体１４の中
に、カーボン製の陽極１６と１７が配置され、これらに
約２〜３ＫＶの正電位を与えるとサドル形の電界１８が
生ずる。この電界により計は電離され、かつ加速されて
アパーチャ１５の孔より処理チャンバ１２内に射出され
る。この場合アパーチャ１５の孔のコンダクタンスと、
処理チャンバ１２とガン本体１４の差圧を調整して利用
電力を最適化する。 １９はガン本体１４の内部に設けられたカーボン製の覆
いである。 第５図は本発明の適用例を示す基板断面図である。 図において、基板５１の上に、絶縁層として二酸化珪素
（ＳｉＯ□）層５２を被着し、これにコンタクトホール
５３を開口して基板５１を露出し、コンタクトホール５
３を覆って厚さ４００人のｎ型多結晶珪素（ｎ−ポリＳ
ｉ）層５４を基板全面に被着する。 つぎに本発明による前処理を適用してｎ−ポリＳｉ層５
４を約１００人エツチングした後、配線層としてアルミ
ニウム（ＡＩ）層５５を被着する。 第６図は本発明の他の適用例を示す基板断面図である。 図において、基板６１の上に、第１層目の配線層として
Ａｔ層６２Ａと６２Ｂを形成し、その上に眉間絶縁膜と
しての燐珪酸ガラス（Ｉ−ＰＳＧ）層６３を被着し、こ
れにコンタクトホール６４と６５と６６を開口してＡＩ
層６２Ａと６２８を露出する。 つぎに本発明による前処理を適用してＡ１層６２Ａと６
２Ｂをを約１００人工・ノチングした後、第２層目の配
線層としてＡ１層６７を被着する。 以上の２例においては、経時的にも極めて良好なオーミ
ックコンタクト特性が得られた。 〔発明の効果〕 以上詳細に説明したように本発明による前処理は、コン
タクト部に不純物が付着したり、基板を損傷する虞がな
く、経時変化の少ない良好なオーミック特性が得られる
。 さらにサドルフィールド型のイオンガンより出る不活性
ガスのイオンで叩いて処理する場合は、その構造上イオ
ンの被曝面積を大きくできないが、イオンの入射角を変
えて複数回にわけてエツチングすることにより、基板上
のエツチングレートが均一になり、かつ処理時間が短く
なり、スループットが向上する。
第１図は本発明によるサドルフィールド型イオンミリン
グを用いたコンタクト前処理の方法を説明する模式的な
断面図、 第２図は本発明による前処理のエツチングレートの基板
上の分布図、 第３図は本発明による２回エツチングの最適値と１回エ
ツチングの場合についてのエツチングレートの基板上の
分布図、 第４図（ａ）、 （ｂ）はそれぞれサドルフィールド型
イオンガンを説明する模式的な平面図、断面図、第５図
は本発明の適用例を示す基板断面図、第６図は本発明の
他の適用例を示す２層構造の基板断面図、 第７図は従来例のＲＦによるコンタクト前処理の方法を
説明する模式的な断面図である。 図において、 ■は基板、 ２は処理チャンバ、３は基板電極
、 ４は対向電極、 １１は基板、 １２は処理チャンバ、１３はホル
ダ、 １４はイオンガン、１５はアパーチャ、 １６、１７はカーボン製の陽極、 １８はサドル形の電界、 １８はカーボン製の覆い ５１は基板、 ５２はＳｉ０２層、５３はコン
タクトホール、 ５４はｎ−ポリＳｉ層、 ５５はＡＩＮ、 ６１は基板、 ６２Ａ、６２ＢはＡ１層、６３
はＩ−ＰＳＧ層、 ６４．６５．６６はコンタクトホール、６７はＡ１層 を示す。 ６ψクーｆ１． ７シλ
グを用いたコンタクト前処理の方法を説明する模式的な
断面図、 第２図は本発明による前処理のエツチングレートの基板
上の分布図、 第３図は本発明による２回エツチングの最適値と１回エ
ツチングの場合についてのエツチングレートの基板上の
分布図、 第４図（ａ）、 （ｂ）はそれぞれサドルフィールド型
イオンガンを説明する模式的な平面図、断面図、第５図
は本発明の適用例を示す基板断面図、第６図は本発明の
他の適用例を示す２層構造の基板断面図、 第７図は従来例のＲＦによるコンタクト前処理の方法を
説明する模式的な断面図である。 図において、 ■は基板、 ２は処理チャンバ、３は基板電極
、 ４は対向電極、 １１は基板、 １２は処理チャンバ、１３はホル
ダ、 １４はイオンガン、１５はアパーチャ、 １６、１７はカーボン製の陽極、 １８はサドル形の電界、 １８はカーボン製の覆い ５１は基板、 ５２はＳｉ０２層、５３はコン
タクトホール、 ５４はｎ−ポリＳｉ層、 ５５はＡＩＮ、 ６１は基板、 ６２Ａ、６２ＢはＡ１層、６３
はＩ−ＰＳＧ層、 ６４．６５．６６はコンタクトホール、６７はＡ１層 を示す。 ６ψクーｆ１． ７シλ
Claims (2)
- （１）半導体基板、もしくは該半導体基板上に被着され
た第１の導電層をサドルフィールド型のイオンガンより
出る不活性ガスのイオンで叩いて処理した後、該半導体
基板、もしくは該第１の導電層の上に第２の導電層を被
着することを特徴とする半導体装置の製造方法。 - （２）前記不活性ガスのイオンビームと処理される基板
との角度を変え、複数回に分けて処理を行うことを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26791084A JPS61166044A (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26791084A JPS61166044A (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166044A true JPS61166044A (ja) | 1986-07-26 |
| JPH0518459B2 JPH0518459B2 (ja) | 1993-03-12 |
Family
ID=17451316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26791084A Granted JPS61166044A (ja) | 1984-12-19 | 1984-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166044A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328530A (en) * | 1976-08-30 | 1978-03-16 | Hitachi Ltd | Method of etching surfaces of solids |
| JPS59121747A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | イオンミリング方法 |
| JPS59130425A (ja) * | 1983-01-17 | 1984-07-27 | Oki Electric Ind Co Ltd | オ−ミツク電極の製造方法 |
-
1984
- 1984-12-19 JP JP26791084A patent/JPS61166044A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328530A (en) * | 1976-08-30 | 1978-03-16 | Hitachi Ltd | Method of etching surfaces of solids |
| JPS59121747A (ja) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | イオンミリング方法 |
| JPS59130425A (ja) * | 1983-01-17 | 1984-07-27 | Oki Electric Ind Co Ltd | オ−ミツク電極の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518459B2 (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144055B1 (en) | Process and apparatus for producing a continuous insulated metallic substrate | |
| US6274014B1 (en) | Method for forming a thin film of a metal compound by vacuum deposition | |
| US4599135A (en) | Thin film deposition | |
| JP3737363B2 (ja) | 不均一性補償を伴う表面の物理的気相処理 | |
| US6001432A (en) | Apparatus for forming films on a substrate | |
| JPH0864540A (ja) | 薄膜形成方法及び装置 | |
| JPH0813143A (ja) | プラズマ処理方法及び処理装置 | |
| JPH0570957A (ja) | プラズマ気相成長装置 | |
| JPS627852A (ja) | 薄膜形成方法 | |
| JPS61166044A (ja) | 半導体装置の製造方法 | |
| JPH02303371A (ja) | 超音波モータ用圧電素子の電極パターンの形成方法 | |
| JP3478561B2 (ja) | スパッタ成膜方法 | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| JPH0758083A (ja) | 半導体製造装置 | |
| JP3357737B2 (ja) | 放電プラズマ処理装置 | |
| JP2002220662A (ja) | スパッタリング装置 | |
| JPH06120140A (ja) | 半導体製造方法および装置 | |
| JPH09246259A (ja) | 薄膜形成方法及び装置 | |
| JP2506389B2 (ja) | マスク基板のドライエッチング方法 | |
| JP2924303B2 (ja) | プラズマ気相成長装置 | |
| JPH08241797A (ja) | プラズマ処理装置 | |
| JPH03215664A (ja) | 薄膜形成装置 | |
| JP2890032B2 (ja) | シリコン薄膜の成膜方法 | |
| JPH08199355A (ja) | スパッタリング装置及び方法 | |
| JPH0247252A (ja) | 複合材料膜の製造方法 |