JPS61163638A - Method for mask alignment - Google Patents

Method for mask alignment

Info

Publication number
JPS61163638A
JPS61163638A JP60004120A JP412085A JPS61163638A JP S61163638 A JPS61163638 A JP S61163638A JP 60004120 A JP60004120 A JP 60004120A JP 412085 A JP412085 A JP 412085A JP S61163638 A JPS61163638 A JP S61163638A
Authority
JP
Japan
Prior art keywords
wafer
mask
sample
mark
mask alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60004120A
Other languages
Japanese (ja)
Inventor
Tatsuya Kimura
木村 立也
Nagao Takeda
武田 長夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60004120A priority Critical patent/JPS61163638A/en
Publication of JPS61163638A publication Critical patent/JPS61163638A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To effect the mask alignment easily when a level difference on a sample is small by minutely adjusting with the sample put on a sample table after placing a mask and the table by the placing board having a large level difference. CONSTITUTION:A mark 6 having a level difference of about 10<3>Angstrom is formed in the center of a placing board 5. A glass mask 3 is set on a matching device and the board 5 is mounted on a sample table. The center pattern 4a of the mask is adjusted to the mark 6 of the board 5. Since a level difference of the mark 6 is large, matching is easily done by low magnification of a microscope. The sample 1 is put on the table and is transferred. In a case of the mask alignment after various processes, as a level difference is reduced, at first the glass mask 3 and the placing board 5 are mounted and matched by viewing with low magnification. Next, the sample 1 is mounted and viewing with high magnification is done to match a measurement pattern 2 of the sample 1 to a measurement pattern 4a of the mask 3. Thus the mask alignment can be easily by a narrow field of vision.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、半導体装置製造におけるホトリソグラフィ
工程におけるマスク合わせ方法に関するものであり、特
にマスクのウェハとの位置出しを容易に行えるようにし
た技術に関するものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a mask alignment method in a photolithography process in semiconductor device manufacturing, and in particular to a technique that facilitates the alignment of a mask with a wafer. It is related to.

〈従来の技術〉 第3図に示すように半導体ウェハl上への集積回路の形
成は、同一の回路パターンを多数配列したパターンをホ
トリ!・グラフィ技術により繰り返し転写・形成せしめ
て行われている。
<Prior art> As shown in FIG. 3, integrated circuits are formed on a semiconductor wafer by photolithography of a pattern in which many identical circuit patterns are arranged.・It is performed by repeatedly transferring and forming it using graphic technology.

最近は、上記・母ターンに測定用・ぐターン2を−ない
し複数配置することが行われている(同図において他の
回路・ぐターンは省略しである。)。
Recently, one or more measuring circuits 2 have been arranged in the main turn (other circuits and circuits are omitted in the figure).

しかして測定用・やターン2を含まないパターンを転写
するときは、該パターンは回路ノ9ターンのみ配列して
なる。それゆえマスク合わせにおいて、ガラスマスク上
のノやターンとウェハ上の/ぐターンとが全体として完
全一致せずに回路パターンの1〜2列程度上下左右にず
れていても、個々の回路・ぐターンが一致していれば大
部分のチップに対し回路・母ターンの転写が正常に行わ
れる。したがりてこのマスク合わせには、完全一致を常
に行う程の正確性は要求されてはいない。
However, when transferring a pattern that does not include the measurement turn 2, the pattern consists of only the 9 circuit turns. Therefore, during mask alignment, even if the grooves and turns on the glass mask and the grooves on the wafer do not match perfectly as a whole and are shifted by one or two lines vertically or horizontally, the individual circuits or If the turns match, circuits and mother turns can be transferred normally to most chips. Therefore, this mask matching is not required to be accurate enough to always perform perfect matching.

ところが転写すべき・平ターンが測定用パターン2を含
むときは、ガラスマスク上のノ4ターンとウェハ上のパ
ターンとが回路パタ−71〜2列程度でも上下左右にず
れていると、測定用・母ターン2は正常に転写され得な
い。正常に転写を行うためには、・ぐターン全体として
完全一致していなければならない。このためマスク合わ
せは回路・ぐターフ1列のずれのないように非常に正確
に行う必要がある。
However, when the flat pattern to be transferred includes measurement pattern 2, if the pattern on the wafer and the pattern on the glass mask are shifted vertically or horizontally even by about 71 to 2 lines of circuit pattern, - Mother turn 2 cannot be transferred normally. For successful transcription, the entire pattern must match perfectly. For this reason, mask alignment must be performed very accurately to avoid misalignment of one row of circuits and surfaces.

このマスク合わせは、例えば第4図に示すプロジェクシ
ョンアライナ−により行われていた。同図に示すように
ウェハ1及びガラスマスク3をセットし、Rに設けられ
た接眼レンズにより、両者の像を重ね合わせて見る。そ
してまず倍率を小にして、ウェハ1上の測定用・ンター
ン2とガラスマスク3上の測定用・す―ン4との大体の
位置合わせを行う。次に倍率を大にして両者の精密な位
置合わせな行うものである。
This mask alignment was performed using, for example, a projection aligner shown in FIG. As shown in the figure, a wafer 1 and a glass mask 3 are set, and the images of the two are superimposed and viewed through an eyepiece provided at R. First, the magnification is reduced to roughly align the measurement pattern 2 on the wafer 1 and the measurement pattern 4 on the glass mask 3. Next, the magnification is increased to precisely align the two.

〈発明が解決しようとする問題点〉 しかしながら上述のプロジェクションアライナーでは、
例えばバイポーラ型集積回路製造工程等でよく用いられ
るエピタキシャル層程のあとのマスク合わせのとき等、
ウエノ・1上の段差が小であるとき(酸化膜の段差は1
ooo〜100OOX程度あるのに対し、エピタキシャ
ル層成長後の段差は300〜800X程度しかない。)
は、倍率小で見るとウェハ1上の・臂ターンがぼやけて
しまい、tlとんど見ることができない。
<Problems to be solved by the invention> However, with the above-mentioned projection aligner,
For example, when aligning masks after the epitaxial layer, which is often used in the bipolar integrated circuit manufacturing process, etc.
When the level difference on Ueno 1 is small (the level difference on the oxide film is 1
In contrast, the height difference after epitaxial layer growth is only about 300 to 800X. )
When viewed at a low magnification, the arm turn on the wafer 1 becomes blurred and cannot be seen at all.

したがって倍率小による大体の位置合わせを行うことな
く、倍率大によりウェハ1上の測定パターン2及びガラ
スマスク3上の測定・母ターン4の位置合わせを行うこ
ととなるが1倍率大では視野が狭いので、測定・母ター
ン2ないし4をさがし出すが難しくなり、その作業は困
難で時間のかかるものとなっていた。
Therefore, without performing general alignment with a small magnification, the measurement pattern 2 on the wafer 1 and the measurement/mother turn 4 on the glass mask 3 are aligned with a high magnification, but with a high magnification the field of view is narrow. Therefore, it became difficult to measure and find the mother turn 2 or 4, making the work difficult and time consuming.

この発明はこの問題点に鑑み、プロジェクションアライ
ナーのように、マスクとウェハとを重ねて肉眼で目視で
きないアライナ−を用いて、ウェハ上の段差が小である
ときでも、マスクとウェハとの位置合わせが容易に行え
るマスク合わせ方法を提供することを目的とする。
In view of this problem, the present invention uses an aligner such as a projection aligner that overlaps the mask and wafer so that they cannot be seen with the naked eye.Even when the level difference on the wafer is small, the mask and wafer can be aligned. The purpose of the present invention is to provide a mask matching method that can be easily performed.

〈問題点を解決するための手段〉 この発明は上記目的を達成するため、測定用パターンを
含む所要パターンをウェハ上に形成するエツチング工程
のマスク合わせ方法において、ウェハ上への最初のエツ
チング工程のときには、測定用・母ターンを形成すべき
位置の少なくとも一つに大なる段差にて目印を形成した
位置出しウェハをウェハステーソに載置して、前記目印
と該目印に対応するマスク上の測定用/4’ターンとの
位置出しをすることによって、前記ウェハステー・ゾと
前記マスクとの相対位置を決定することによりマスク合
わせを行い、次に既にエツチング工程を行った被転写ウ
ェハへの再庁の工9チング工程のシ告には、上記の位置
出しウニ・・によるウエノ・ステージとマスクとの相対
位置の決定をして、さらに各々の被転写ウエノ・ごとに
マスクとの位置微調整を行うことによりマスク合わせを
行うものでおる。
<Means for Solving the Problems> In order to achieve the above object, the present invention provides a mask alignment method for an etching process in which required patterns including measurement patterns are formed on a wafer. Sometimes, a positioning wafer with a mark formed with a large step at at least one of the positions where a measurement/mother turn is to be formed is placed on a wafer stethoscope, and the measurement wafer is placed on a wafer stethoscope. /4' turn to determine the relative position of the wafer stage and the mask, thereby performing mask alignment, and then re-adjusting the transferred wafer that has already undergone the etching process. 9. To inform the process of printing, the relative position between the wafer stage and the mask is determined using the above-mentioned positioning unit, and then the position with the mask is finely adjusted for each wafer to be transferred. This allows for mask matching.

く作用〉 この発明によれば、被転写ウニ・・上の段差が小で、ア
ライナ−による倍率小での目視が困難な場合でも、段差
の大きな位置出しウニ・・を用いてウェハステーノとマ
スクとの相対位置が容易に決定できる。そして被転写ウ
エノ・をウエノ・ステージに載置して、アライナ−によ
シ倍率大で目視すると、被転写ウェハとマスクとの位置
はほとんど同一位置であるので位置微調整するだけでよ
く、狭い視野でも容易にマスク合わせが行える。
According to the present invention, even when the step on the transfer surface is small and it is difficult to visually inspect the aligner at low magnification, the wafer stethoscope and the mask can be connected using the positioning step with the large step. The relative positions of can be easily determined. Then, when the wafer to be transferred is placed on the wafer stage and visually inspected with high magnification by the aligner, the positions of the wafer to be transferred and the mask are almost the same, so only fine adjustment of the position is required. Mask alignment can be easily performed even in the field of view.

〈実施例〉 この発明の一実施例のマスク合わせ方法に用いる位置出
しウェハを第1図に示す。通常、ノターン内には測定i
J?ターンは3ないし5個程度配置されているが、この
位置出しウェハ5には、その測定・ぐターンのうち中央
の1個に対応する位置に該測定パターンと同寸法の形状
の凹部を形成して目印6としている。この目印6の段差
は、プロジェクションアライナーの倍率小でも容易に目
視できる程度、例えば100OX程度に形成されている
<Example> FIG. 1 shows a positioning wafer used in a mask alignment method according to an example of the present invention. Usually, within the noturn there is a measurement i
J? Approximately 3 to 5 turns are arranged, and in this positioning wafer 5, a concave portion having the same size and shape as the measurement pattern is formed at a position corresponding to the central one of the measurement patterns. It is marked 6. The level difference of this mark 6 is formed to a level that can be easily seen even with a small magnification of the projection aligner, for example, about 100 OX.

一般に回路・やターンが変っても同じプロセスグループ
であれば同一の測定ツヤターンが用いられる〇たとえば
バイポーラデバイスの場合はI L 、 ECL及びT
TL等のグループごとに共通の測定用パターンが用いら
れている。したがって前記の位置出しウェハ5は、少な
くとも同一プロセスグループ間では汎用性を有する。ま
た上述の位置出しウェハ5のように専用のウェハを製作
しなくとも、例えば同一プロセスグループのウェハであ
って、酸化膜形成した後のものを用いることも考えられ
る。
Generally, even if the circuit or turn changes, the same measurement gloss and turn are used if the same process group is used. For example, in the case of bipolar devices, I L , ECL, and T
A common measurement pattern is used for each group such as TL. Therefore, the positioning wafer 5 has versatility at least within the same process group. Furthermore, instead of manufacturing a dedicated wafer like the positioning wafer 5 described above, it is also possible to use, for example, a wafer from the same process group on which an oxide film has been formed.

ここでこの位置出しウェハ5を用いたマスク合わせを、
第2図を用いて説明する。
Here, mask alignment using this positioning wafer 5 is performed.
This will be explained using FIG.

同図に示すように、製造工程中最初のマスク合わせ工程
において、まずガラスマスク3をセットした後、位置出
しウェハ5をウェハステージに装填する。次に位置出し
ウェハ5に形成された目印6とガラスマスク3上に形成
された中央の測定・ンターン4aとが一致するようにガ
ラスマスク3を移動調節する(ガラスマスク3は縦横1
0m程度移動可能)。位置出しウエノ・5の目印6の段
差は大きいので、顕微鏡の倍率が小でも両者の位置出し
は容易に短時間で正確に行われる。
As shown in the figure, in the first mask alignment step in the manufacturing process, a glass mask 3 is first set, and then a positioning wafer 5 is loaded on a wafer stage. Next, the glass mask 3 is moved and adjusted so that the mark 6 formed on the positioning wafer 5 and the center measurement/turn 4a formed on the glass mask 3 match (the glass mask 3 is
(Can move approximately 0m). Since the step between the mark 6 of the positioning tool 5 is large, even if the magnification of the microscope is small, the positioning of both can be easily and accurately performed in a short time.

まだ通常、アライナ−のプリアライメント精度(2枚目
以後のウェハlをガラスマスク3に対して同一位置に持
ってくる精度)は一般に50μm以下と良好でおる。
Still, the prealignment accuracy of the aligner (accuracy for bringing the second and subsequent wafers 1 to the same position with respect to the glass mask 3) is generally as good as 50 μm or less.

それゆえ前記の如くガラスマスク3と位置出しウェハ5
との位置出しの後、転写すべきウェハ1をウェハステー
ジに載置すると、上記の位置出しウェハ5の位置とほぼ
同一の位置にくる。そこでこの位置でウェハ1に焼き付
け(露光)を行いパターンを転写する。以後のウェハI
も同様に焼き付けを行う。
Therefore, as mentioned above, the glass mask 3 and the positioning wafer 5
After positioning, when the wafer 1 to be transferred is placed on the wafer stage, it comes to almost the same position as the positioning wafer 5 described above. Therefore, printing (exposure) is performed on the wafer 1 at this position to transfer the pattern. Subsequent wafer I
Also perform baking in the same way.

この焼き付けが行われたウェハ1は種々の工程を経て再
びマスク合わせ工程に送られてくる。このと! 例えば
バイポーラプロセスのエピタキシャル成長工程直後であ
る場合等は、前述の如くウェハ1上に形成された段差は
小さく、アライナ−の顕微鏡の倍率小では目視が困難で
ある。
The wafer 1 on which this baking has been performed is sent through various processes and then sent to the mask alignment process again. Konoto! For example, immediately after the epitaxial growth step of a bipolar process, the step formed on the wafer 1 is small, as described above, and difficult to see with the small magnification of the aligner's microscope.

そこで、まず所定の・母ターンが形成されたガラスマス
ク3をアライナ−にセットする。次に位置出シウエハ5
をウェハステージに装填する。そしてアライナ−の顕微
鏡の倍率小で目視しつつ、ガラスマスク3を移動・調節
して両者の位置出しを行う。位置出しウェハ5の目印6
は前述の通り段差を大きく形成しているので、上記の位
置出しは容易に行える。
Therefore, first, the glass mask 3 on which a predetermined master turn has been formed is set in an aligner. Next, the positioning wafer 5
is loaded onto the wafer stage. Then, the glass mask 3 is moved and adjusted to position the two while visually observing the aligner using a microscope with low magnification. Mark 6 of positioning wafer 5
As described above, since the step is formed to be large, the above-mentioned positioning can be easily performed.

しかるのち転写すべきウェハ1(第2図、第3図参照)
をウェハステージに装填する。アライナ−のプリアライ
メント精度は前述の通り良好であるので、ウェハ1は前
記の位置出しウェハ5の位置とほぼ同一の位置にくる。
Then, wafer 1 to be transferred (see Figures 2 and 3)
is loaded onto the wafer stage. Since the pre-alignment accuracy of the aligner is good as described above, the wafer 1 comes to approximately the same position as the positioning wafer 5 described above.

そしてアライナ−の顕微鏡の倍率大で目視しつつ、ウェ
ハ1を移動・微調整(ウェハlは縦横1〜2III+程
度移動可能)して、ウェハ1上の測定用1ツヤターン2
とガラスマスク3上の測定パターン4とを一致せしめた
うえで、焼き付けを行う。
Then, while visually observing with the high magnification of the aligner's microscope, move and finely adjust the wafer 1 (the wafer l can be moved about 1 to 2 III+ vertically and horizontally), and then
After matching the measurement pattern 4 on the glass mask 3, printing is performed.

2枚目以後のウエノS1は、同様の微調整を行うだけで
マスク合わせが完了する。
For the second and subsequent ueno S1, mask alignment is completed by simply making the same fine adjustment.

〈発明の効果〉 以上説明したようにこの発明のマスク合わせ方法は、位
置出しウェハを用いてマスクとウェハステージとの位置
出しをあらかじめ行って、しかるのち被転写ウェハをウ
ェハステージに載置して微調整することによりマスク合
わせを行うので、マスクとウェハとを重ねて肉眼で目視
できないアライナ−を用いた場合で、かつ被転写ウェハ
上に形成される段差が小であるときでも、容易かつ短時
間でマスク合わせが行えるという効果がある。
<Effects of the Invention> As explained above, the mask alignment method of the present invention uses a positioning wafer to position the mask and the wafer stage in advance, and then places the wafer to be transferred on the wafer stage. Mask alignment is performed by making fine adjustments, so even when using an aligner that overlaps the mask and wafer and is invisible to the naked eye, and when the step formed on the transferred wafer is small, it is easy and quick. This has the effect of making it possible to match the mask in a short amount of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のマスク合わせ方法に用い
る位置出しウェハの平面図である。第2図は第1図の位
置出しウェハ及びガラスマスクをプロジェクションアラ
イナ−に装填した状態を示す斜視図である。第3図は転
写されるウェハの平面図である。第4図は、第3図のウ
ェハ及びfうスマスクを第2図のプロノエクションアラ
イナーに装填した状態を示す斜視図である。 l・・・ウェハ、2・・・ウェハ1 上O測定= ター
 y、3・・・ガラスマスク、4・・・ガラスマスク3
上の測定用・やターン、5・・・位置出しウェハ、6・
・・位置出しウェハ5上の目印。 特許出願人  沖電気工業株式会社 第1図
FIG. 1 is a plan view of a positioning wafer used in a mask alignment method according to an embodiment of the present invention. FIG. 2 is a perspective view showing the positioning wafer and glass mask shown in FIG. 1 loaded into a projection aligner. FIG. 3 is a plan view of the wafer to be transferred. FIG. 4 is a perspective view showing the state in which the wafer and the mask shown in FIG. 3 are loaded into the pronoection aligner shown in FIG. 2. l...Wafer, 2...Wafer 1 Upper O measurement = tar y, 3...Glass mask, 4...Glass mask 3
Upper measurement/turn, 5... positioning wafer, 6.
...Mark on the positioning wafer 5. Patent applicant Oki Electric Industry Co., Ltd. Figure 1

Claims (1)

【特許請求の範囲】 測定用パターンを含む所要パターンをウェハ上に形成す
るエッチング工程のマスク合わせ方法において、 ウェハ上への最初のエッチング工程のときには、測定用
パターンを形成すべき位置の少なくとも一つに大なる段
差にて目印を形成した位置出しウェハをウェハステージ
に載置して、前記目印と該目印に対応するマスク上の測
定用パターンとの位置出しをすることによって、前記ウ
ェハステージと前記マスクとの相対位置を決定すること
によりマスク合わせを行い、 次に既にエッチング工程を行った被転写ウェハへの再度
のエッチング工程のときには、上記の位置出しウェハに
よるウェハステージとマスクとの相対位置の決定をして
、さらに各々の被転写ウェハごとにマスクとの位置微調
整を行うことによりマスク合わせを行うことを特徴とす
るマスク合わせ方法。
[Claims] In a mask alignment method for an etching process in which a required pattern including a measurement pattern is formed on a wafer, during the first etching process on the wafer, at least one of the positions where the measurement pattern is to be formed is provided. A positioning wafer on which a mark is formed with a large step is placed on a wafer stage, and the mark and the measurement pattern on the mask corresponding to the mark are aligned. Mask alignment is performed by determining the relative position with respect to the mask. Next, when etching a transferred wafer that has already undergone an etching process, the relative position between the wafer stage and the mask is determined using the above positioning wafer. A mask alignment method characterized in that the mask alignment is carried out by making a determination and further finely adjusting the position of each transferred wafer with respect to the mask.
JP60004120A 1985-01-16 1985-01-16 Method for mask alignment Pending JPS61163638A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60004120A JPS61163638A (en) 1985-01-16 1985-01-16 Method for mask alignment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60004120A JPS61163638A (en) 1985-01-16 1985-01-16 Method for mask alignment

Publications (1)

Publication Number Publication Date
JPS61163638A true JPS61163638A (en) 1986-07-24

Family

ID=11575923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60004120A Pending JPS61163638A (en) 1985-01-16 1985-01-16 Method for mask alignment

Country Status (1)

Country Link
JP (1) JPS61163638A (en)

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US20050250225A1 (en) Method and apparatus for forming patterned photoresist layer
US7311738B2 (en) Positioning apparatus
JP3315540B2 (en) Position measuring apparatus, positioning apparatus, exposure apparatus, and device manufacturing method
US20070063716A1 (en) Optically enhanced probe alignment
US6362491B1 (en) Method of overlay measurement in both X and Y directions for photo stitch process
JPH09129551A (en) Minute pattern alignment method of semiconductor element
JPS61163638A (en) Method for mask alignment
JP3168590B2 (en) Reduction projection exposure method
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
EP3842866A1 (en) Metrology method
JP3576722B2 (en) Scanning exposure apparatus and device manufacturing method using the same
JPS61263123A (en) Wafer supplying apparatus
JPH1027738A (en) Scanning exposure method and manufacture of device thereby
JPS6049643A (en) Wafer inspecting device
KR100255087B1 (en) Reticle for stepper formed dummycell
JPH0936024A (en) Scan type aligner and device manufacturing method using the same
JPS6154622A (en) Pattern transfer process and device and applicable prealigner and mask holder
JPS6170735A (en) Wafer or chip having alignment mark for electrical measurement
JPH06181169A (en) Aligner and fabrication of semiconductor device
JPS62254423A (en) Semiconductor printing device
JP4630784B2 (en) Probe unit and manufacturing method thereof
JPS63229730A (en) Wafer prober
JPH11251232A (en) Substrate, aligner, and manufacture of device
KR100192171B1 (en) Overlay verniers of semiconductor devices and method of manufacturing and testing the same