JPS61161027A - ヴイタビ復号器 - Google Patents
ヴイタビ復号器Info
- Publication number
- JPS61161027A JPS61161027A JP118385A JP118385A JPS61161027A JP S61161027 A JPS61161027 A JP S61161027A JP 118385 A JP118385 A JP 118385A JP 118385 A JP118385 A JP 118385A JP S61161027 A JPS61161027 A JP S61161027A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pathmetric
- inputted
- group
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野)
この発明は畳込み符号化された送信信号を受信して最尤
復号するヴイタビ復号器に関するものである。
復号するヴイタビ復号器に関するものである。
まず、第6図に畳込み符号化器の一構成例を示す。図に
於て、(l)は送信情報入力、(2)はクロックCLK
t入力、(3)は送信シンボルP出力、(4)は送信シ
ンボルQ出力、(5)はディレーフリップフロップで構
成されるlクロック遅延回路、(6)はexc lus
1veOR回路、(7)は使用するたたみ込み符号に
よって決定される、l又はOの係数で、それぞれ短絡又
は開放を表すスイッチである@ 第6図において送信シンボルP及びQは互いに直交する
関係にあって、この関係を第7図に示す。
於て、(l)は送信情報入力、(2)はクロックCLK
t入力、(3)は送信シンボルP出力、(4)は送信シ
ンボルQ出力、(5)はディレーフリップフロップで構
成されるlクロック遅延回路、(6)はexc lus
1veOR回路、(7)は使用するたたみ込み符号に
よって決定される、l又はOの係数で、それぞれ短絡又
は開放を表すスイッチである@ 第6図において送信シンボルP及びQは互いに直交する
関係にあって、この関係を第7図に示す。
次に、第8図は従来のヴイタビ復号器の一構成を示す。
図に於て、(2)は第6図と同じCLKI入力、QQは
軟判定復調データと呼ばれる復号器P入力、a刀は同じ
くQ入力、四は枝メトリツク計算回路、(至)はパスメ
トリック格納レジスタ群αη、加算回路群(至)、比較
選択回路群(6)から構成される加算比較選択回路(以
下、AC5回路と称す。)、σ膏は受信信号検出回路、
(ト)は最尤状態検出回路、Illは受信情報出力であ
る。
軟判定復調データと呼ばれる復号器P入力、a刀は同じ
くQ入力、四は枝メトリツク計算回路、(至)はパスメ
トリック格納レジスタ群αη、加算回路群(至)、比較
選択回路群(6)から構成される加算比較選択回路(以
下、AC5回路と称す。)、σ膏は受信信号検出回路、
(ト)は最尤状態検出回路、Illは受信情報出力であ
る。
第8図において、ヴイタビ復号器入力の軟判定復調の受
信データPR及びQRは互いに直交関係にあり、この関
係を第9図(ζ示す。
信データPR及びQRは互いに直交関係にあり、この関
係を第9図(ζ示す。
次に動作1こついて説明する。第6図は符号化器の一構
成例である。図ではレートr■l/2.拘束長に=−8
シンボルを表している。1ビツトの送信情報系列を(1
)から入力すれば、符号化された2ビツトの送信シンボ
ル系列が(3)及び(4)から出力する。
成例である。図ではレートr■l/2.拘束長に=−8
シンボルを表している。1ビツトの送信情報系列を(1
)から入力すれば、符号化された2ビツトの送信シンボ
ル系列が(3)及び(4)から出力する。
これらが伝送路を通り、雑音が付加されてヴイタビ復号
器に入力する。@8図にヴイタビ復号器の一構成例を示
す。
器に入力する。@8図にヴイタビ復号器の一構成例を示
す。
上記CP、Q)に雑音が付加された受信シンボル系列(
PR−QR) Q[) e (’1)が枝メトリツク計
算回路(6)に入力する。同回路υにおいて4種類の遷
移パス長が(PR、QR)の値から計算され、同回路亜
から出力し、 ACS回路□□□の加算回路群(ト)に
入力する。
PR−QR) Q[) e (’1)が枝メトリツク計
算回路(6)に入力する。同回路υにおいて4種類の遷
移パス長が(PR、QR)の値から計算され、同回路亜
から出力し、 ACS回路□□□の加算回路群(ト)に
入力する。
パスメトリック格納レジスタ8¥Q?)はCLKtで動
作する1段のディレーフリップフロップ群で、1クロツ
クでデータ群が押し出される仕組みになっている。パス
メトリックはN−2”l (−4)個の状態について別
々の値が存在する〇 (2)からクロックが1つパスメトリック格納レジスタ
群αηに入力すれば、N個のパスメトリックF(S)は
加算回路群(ト)に入力し、枝メトリツク計算回路側か
ら入力した遷移パス長群と色々な組合せで加算され、総
計N謹2に−”(−4)対、即ち2N−2K(−8)個
の遷移状態についてそれぞれのパス候補メトリックθを
発生して、同回路(至)から出力し、比較選択回路群Q
Qに入力する。同回路四に於て、それぞれの対の遷移状
態に対するパス候補メトリックθを比較し、尤度の高い
方のパス候補メトリックθを有するN個のパス候補状態
を選択して(これらを残存パス状態と称することにする
)、これらを受信信号検出回路q◆に出力すると共に、
これらに対するN個のパス候補メトリックθを残存した
パスメトリックr (s)としてパスメトリック格納レ
ジスタ群(ロ)にフィードバックすると共1こ、最尤状
態検出回路(イ)に送り込む。同回路(ト)では残存し
たNmのパスメトリックr (s)の大きさを比較して
最尤のパス状態を検出し、この信号(最尤状態信号)を
受信信号検出回路α4に与える。同回路(141では比
較選択回路群α場から与えられたN個の残存パス状態の
中から最尤状態信号の示す最も尤度の高イハス状態を1
つ選出し、これから残存パスを抽出して(lに出力する
。以上で(2)から入力したlクロックに対する処理を
完了し1次のクロック入力を待つ。次のクロックが1つ
入力すれば以上に述べたことをくり返す。
作する1段のディレーフリップフロップ群で、1クロツ
クでデータ群が押し出される仕組みになっている。パス
メトリックはN−2”l (−4)個の状態について別
々の値が存在する〇 (2)からクロックが1つパスメトリック格納レジスタ
群αηに入力すれば、N個のパスメトリックF(S)は
加算回路群(ト)に入力し、枝メトリツク計算回路側か
ら入力した遷移パス長群と色々な組合せで加算され、総
計N謹2に−”(−4)対、即ち2N−2K(−8)個
の遷移状態についてそれぞれのパス候補メトリックθを
発生して、同回路(至)から出力し、比較選択回路群Q
Qに入力する。同回路四に於て、それぞれの対の遷移状
態に対するパス候補メトリックθを比較し、尤度の高い
方のパス候補メトリックθを有するN個のパス候補状態
を選択して(これらを残存パス状態と称することにする
)、これらを受信信号検出回路q◆に出力すると共に、
これらに対するN個のパス候補メトリックθを残存した
パスメトリックr (s)としてパスメトリック格納レ
ジスタ群(ロ)にフィードバックすると共1こ、最尤状
態検出回路(イ)に送り込む。同回路(ト)では残存し
たNmのパスメトリックr (s)の大きさを比較して
最尤のパス状態を検出し、この信号(最尤状態信号)を
受信信号検出回路α4に与える。同回路(141では比
較選択回路群α場から与えられたN個の残存パス状態の
中から最尤状態信号の示す最も尤度の高イハス状態を1
つ選出し、これから残存パスを抽出して(lに出力する
。以上で(2)から入力したlクロックに対する処理を
完了し1次のクロック入力を待つ。次のクロックが1つ
入力すれば以上に述べたことをくり返す。
【発明が解決しようとする問題点フ
従来この種のヴイタビ復号器では、パスメトリックの大
きさr (s)は時間と共に単調増加し、パスメトリッ
ク格納レジスタ群亜はオーバーフローして加算比較選択
動作が不正確になる問題点があった。またこれを避ける
ため、比較選択回路群(6)の出力側にパスメトリック
減衰器を置いて、ここで最小のパスメトリックPm1n
を抽出し、然る後、この値Pm1nをNコの全てのパス
メトリック値r(S)から差引いて、パスメトリック格
納レジスタ群(財)曇こフィードバックする方式があっ
た。この方式では、パスメトリックr (s)の値のオ
ーバーフローは避けることができたが、Pml。抽出及
び減算動作に長時間必要であるため、加算比較動作を高
速化できない問題点があった。
きさr (s)は時間と共に単調増加し、パスメトリッ
ク格納レジスタ群亜はオーバーフローして加算比較選択
動作が不正確になる問題点があった。またこれを避ける
ため、比較選択回路群(6)の出力側にパスメトリック
減衰器を置いて、ここで最小のパスメトリックPm1n
を抽出し、然る後、この値Pm1nをNコの全てのパス
メトリック値r(S)から差引いて、パスメトリック格
納レジスタ群(財)曇こフィードバックする方式があっ
た。この方式では、パスメトリックr (s)の値のオ
ーバーフローは避けることができたが、Pml。抽出及
び減算動作に長時間必要であるため、加算比較動作を高
速化できない問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、パスメトリックr <s>の値をオーバーフローさ
せることなく、高速に加算比較選択動作が実行できるヴ
イタビ復号器を提供することを目的とする。
で、パスメトリックr <s>の値をオーバーフローさ
せることなく、高速に加算比較選択動作が実行できるヴ
イタビ復号器を提供することを目的とする。
L問題点を解決するための手段〕
この発明のヴイタビ復号器は、比較選択回路群の出力を
減衰してパスメトリック格納レジスタ群にフィードバッ
クするパスメトリック減衰器を設け、この減衰器にてパ
スメトリックr (s)から2(nL)を差引いて新た
なパスメトリックとするものである◎ここで、2 n
Lは受信信号から得られる枝メトリックをλ・この最大
値をλma! ” 2(nL)−人。としl≦λ0≦2
(nL)−1を満足する正の整数とする。
減衰してパスメトリック格納レジスタ群にフィードバッ
クするパスメトリック減衰器を設け、この減衰器にてパ
スメトリックr (s)から2(nL)を差引いて新た
なパスメトリックとするものである◎ここで、2 n
Lは受信信号から得られる枝メトリックをλ・この最大
値をλma! ” 2(nL)−人。としl≦λ0≦2
(nL)−1を満足する正の整数とする。
この発明においては、パスメトリック減衰器がパスメト
リックr (s)の値がオーバーフローするのを高速演
算で容易Cζ防ぐ。
リックr (s)の値がオーバーフローするのを高速演
算で容易Cζ防ぐ。
第1図に一実施例によるヴイタビ復号器の全体構成を示
す。図において、四はパスメトリック減衰器、 (11
B)はこのパスメトリック減衰器−を含む新しいACS
回路である。
す。図において、四はパスメトリック減衰器、 (11
B)はこのパスメトリック減衰器−を含む新しいACS
回路である。
また、他の回路については先に述べた第8図のものと同
じである。
じである。
まず、この発明について説明する。時刻iにおける状態
Sに対するパスメトリックをFi(S)とし。
Sに対するパスメトリックをFi(S)とし。
次の様に2進数で表す。
r H(S) −E PP(S) 2” sw
(−= a’、唱5)−ai”’(s) )
(1)n=OB 但し、 a 1(n)(S)ε(0,1) である。時刻iにおける枝メトリックλiを次の様に表
すことGζする。
(−= a’、唱5)−ai”’(s) )
(1)n=OB 但し、 a 1(n)(S)ε(0,1) である。時刻iにおける枝メトリックλiを次の様に表
すことGζする。
λi ” ”+−Ci (2)ここに
、 diはユークリッド距離。
、 diはユークリッド距離。
Ciはm1n(人i)が0:ζなるように定める定数で
ある。
ある。
λiを量子化すると共に、量子化器(A/Dコンバータ
)の最大値に対応してλifこ最大値λmax が存在
する。すなわち 0=λi≦λmaX (3’
である。λmaxがnL桁の二進整数とすると、λma
xは次式のように表現できる。
)の最大値に対応してλifこ最大値λmax が存在
する。すなわち 0=λi≦λmaX (3’
である。λmaxがnL桁の二進整数とすると、λma
xは次式のように表現できる。
^max11112(nL)−人。
(4)ただし、nLは正の整数であり、λ0は次式で
表される。
(4)ただし、nLは正の整数であり、λ0は次式で
表される。
l≦λ0≦2 n L−I L
5J任意の状態Sを出発したパスは(K−1)回の遷移
の後、全ての状態に到達する可能性を有するから、ri
(S)値の状態間の拡がり△riはで上界される。ここ
に、には拘束長(単位シンボル)であり、2以上の整数
である。
5J任意の状態Sを出発したパスは(K−1)回の遷移
の後、全ての状態に到達する可能性を有するから、ri
(S)値の状態間の拡がり△riはで上界される。ここ
に、には拘束長(単位シンボル)であり、2以上の整数
である。
K≧2 (7)(フェーズ
■) 式(33、(43より、λi≦2(nL)−^0である
から、iが初期の項は必ず 0=mi n (Fl(S))≦2(nL)−1(8)
となる。この場合、式(6) 、 (8)を用いて=
K2(nL)−(K−1)Ao−1−2”、 (9)
となる。いま、 nG■整数(KG)−整数(logs LK2(nL)
−(K −1)A。−1)) (11)とすると、m
ax(7’1(S))は高々(nc”l @で表現でき
る。この場合、パス候補メトリック(残存パスの候補に
対するメトリック)は、 −(K+1 )2(nL)−xA、−1= 2(nM)
01)となる。いま、 nM!整数(nl )−整数{log*(K+1)2(
nL)−にλo−1)) Qaとすると、aiは高々
(nM+1)桁で表現できる。
■) 式(33、(43より、λi≦2(nL)−^0である
から、iが初期の項は必ず 0=mi n (Fl(S))≦2(nL)−1(8)
となる。この場合、式(6) 、 (8)を用いて=
K2(nL)−(K−1)Ao−1−2”、 (9)
となる。いま、 nG■整数(KG)−整数(logs LK2(nL)
−(K −1)A。−1)) (11)とすると、m
ax(7’1(S))は高々(nc”l @で表現でき
る。この場合、パス候補メトリック(残存パスの候補に
対するメトリック)は、 −(K+1 )2(nL)−xA、−1= 2(nM)
01)となる。いま、 nM!整数(nl )−整数{log*(K+1)2(
nL)−にλo−1)) Qaとすると、aiは高々
(nM+1)桁で表現できる。
ところで式(4)、東から、
2(nM)−2人max sm ((K+1 )2(n
L)−にλo−1)−2(2’ AO)” (K−1)
2(nL)−(K−2)λo−1mΔ 賂となる。
L)−にλo−1)−2(2’ AO)” (K−1)
2(nL)−(K−2)λo−1mΔ 賂となる。
然るに、式(5)からλ0≦2(nL より、K≧2に
対して、 Δ≧(K−1)2(nL)−(K−2)2(nL)−”
−1”K2(nL)−I
G4Jとなる。従って、K≧2.nL≧1に対して
、Δ〉O(ト) すなわち Am3X<25M−1 を得る。式+93 、 (1のから が導かれるから、両辺の対数(底2)をとって、nM−
nG < 2 a8となる0
然るにnM l nGは共に正の整数で、且つn)(≧
nGであるから、結局次式を得る。
対して、 Δ≧(K−1)2(nL)−(K−2)2(nL)−”
−1”K2(nL)−I
G4Jとなる。従って、K≧2.nL≧1に対して
、Δ〉O(ト) すなわち Am3X<25M−1 を得る。式+93 、 (1のから が導かれるから、両辺の対数(底2)をとって、nM−
nG < 2 a8となる0
然るにnM l nGは共に正の整数で、且つn)(≧
nGであるから、結局次式を得る。
nl −nG又はnG+ 1 α
り従ってsngは(nM−1) 又はnMに等しいの
で、結局全ての状態Sに対して、r<S) 、aiは共
に高々CnH十+1)桁で表現できる。
り従ってsngは(nM−1) 又はnMに等しいの
で、結局全ての状態Sに対して、r<S) 、aiは共
に高々CnH十+1)桁で表現できる。
(フェーズI)
遷移前においてmin (Fi(S))≦2(nL)−
1であり、l(Fi(S))は必ず次式で上界される。
1であり、l(Fi(S))は必ず次式で上界される。
この場合、ma x (r!(S))は”−(K+1)
2(nL)−にλG −1−2(nM) (2)と
なり、max(Fi(8))は高々(nM+1)桁とな
る。従つて式(1)、四から、任意の状態Sに対し、2
(nL)≦rI(S) ≦(K+ 1 )2 nL−K
Ao −1” gnMe’)となり、Tics)は高々
(nB(+1)桁で表される。すなわより、 (0・01 )B≦(ap’ (s) −ai (5)
−a四(S) )B≦整数[:に+1−CKλo+1
)/2 コ (至)となって、(a(i” ’(
S) −a鴇S) 、、、六” ’(S))は高々(n
y−nl(パスメトリック減衰器(7)の導入)全ての
状態Sに対して、 r・(s)≧2rl L
(7)すなわち (すなわち、全ての状態の(、□nB((%)・・・a
?(S)・・・a’4”(A)−から(0・・・01)
B を差引く)ようなパスメトリック減衰器(7)を導
入する。この出力におけるパスメトリックをri(S)
とすると。
2(nL)−にλG −1−2(nM) (2)と
なり、max(Fi(8))は高々(nM+1)桁とな
る。従つて式(1)、四から、任意の状態Sに対し、2
(nL)≦rI(S) ≦(K+ 1 )2 nL−K
Ao −1” gnMe’)となり、Tics)は高々
(nB(+1)桁で表される。すなわより、 (0・01 )B≦(ap’ (s) −ai (5)
−a四(S) )B≦整数[:に+1−CKλo+1
)/2 コ (至)となって、(a(i” ’(
S) −a鴇S) 、、、六” ’(S))は高々(n
y−nl(パスメトリック減衰器(7)の導入)全ての
状態Sに対して、 r・(s)≧2rl L
(7)すなわち (すなわち、全ての状態の(、□nB((%)・・・a
?(S)・・・a’4”(A)−から(0・・・01)
B を差引く)ようなパスメトリック減衰器(7)を導
入する。この出力におけるパスメトリックをri(S)
とすると。
OS ri(S) ≦((K+ 1 )2”L−K A
o −1) −2(nL)Kg KλO−1 < K2 (K−13入0−1
aが成立ち、パスメトリック減
衰器四の出力においてはribs)はフェーズ■の条件
を満足する。すなわ(1) Fi(S)の値は高々(n
M+1)桁であり、且つ(i+) ′iの値も高々(n
M+1)桁で表しうる。
o −1) −2(nL)Kg KλO−1 < K2 (K−13入0−1
aが成立ち、パスメトリック減
衰器四の出力においてはribs)はフェーズ■の条件
を満足する。すなわ(1) Fi(S)の値は高々(n
M+1)桁であり、且つ(i+) ′iの値も高々(n
M+1)桁で表しうる。
(パスメトリック減衰器(7)の構成)前項(パスメト
リック減衰器(1)の導入)から、全ての状態Sに対し
て式(ホ)が成立する度にFi(S)をr 1(S)に
変換するパスメトリック減衰器(7)の構成例を第2図
に示す。図(こおいて、 6月よ、各状態1−Hに対する比較選択回路群四nL、
nM 出力のパスメトリックFi(S)内の2 2 の桁であ
り、パスメトリック減衰器入力信号、図は、0RnLア
nM 回路で、各状態において2 2 の桁が全て0の時のみ
0を出力し、その他の場合はlを出力する回路、關は、
AND回路で、各状態のOR回路−出力のいずれも1と
なった時のみ1を出力し、その他の場合はOを出力する
回路、1541は、Mの回路−の出力が1になった時の
み、パスメトリック減衰ユニット輸出力を選択し、その
他の場合は入力信号−をそのまま出力とする回路、圓は
OR回路、■はにΦ回路、前はパスメトリック減衰器出
力信号。
リック減衰器(1)の導入)から、全ての状態Sに対し
て式(ホ)が成立する度にFi(S)をr 1(S)に
変換するパスメトリック減衰器(7)の構成例を第2図
に示す。図(こおいて、 6月よ、各状態1−Hに対する比較選択回路群四nL、
nM 出力のパスメトリックFi(S)内の2 2 の桁であ
り、パスメトリック減衰器入力信号、図は、0RnLア
nM 回路で、各状態において2 2 の桁が全て0の時のみ
0を出力し、その他の場合はlを出力する回路、關は、
AND回路で、各状態のOR回路−出力のいずれも1と
なった時のみ1を出力し、その他の場合はOを出力する
回路、1541は、Mの回路−の出力が1になった時の
み、パスメトリック減衰ユニット輸出力を選択し、その
他の場合は入力信号−をそのまま出力とする回路、圓は
OR回路、■はにΦ回路、前はパスメトリック減衰器出
力信号。
−はパスメトリック減衰ユニットである。
次にパスメトリック減衰ユニット−では次式の演算を行
う。
う。
すなわち
桁へのキャリー(くり上げ)は行わない。式四を計算す
ると次式を得る。
ると次式を得る。
但し、■は排他的論理和を表し、また。
MAL
ることはない。) (至)第8
図にバスメトリック減衰ユニット州の構成例を示す。
図にバスメトリック減衰ユニット州の構成例を示す。
図において、6旧よ、第2図のそれと同じで、任意の状
態Sに対するパスメトリック減衰ユニット入力信号、−
は、パスメトリック減衰ユニット出力信号、旬は、 O
R回路、藺は、 NOT回路、−は、Exclusiv
eOR回路とNOT回路の縦続接続回路である。
態Sに対するパスメトリック減衰ユニット入力信号、−
は、パスメトリック減衰ユニット出力信号、旬は、 O
R回路、藺は、 NOT回路、−は、Exclusiv
eOR回路とNOT回路の縦続接続回路である。
次にこの発明の一応用例について述べる。例えば
λmaXIII!255!2′−104に−8fR
の場合について考える。式(4J 、 (61からnL
−8(至) λ。、、、1 @tJi厘5
10 C1$となる。
−8(至) λ。、、、1 @tJi厘5
10 C1$となる。
この場合、式(6)から、
nM”整数(Iogz ((8+1)X2’−8X1−
1月−9mであるから、Fi(s) +θi共に高々l
O桁となる。
1月−9mであるから、Fi(s) +θi共に高々l
O桁となる。
式(1)、0η、(至)、Onから。
+81 +81
倉・(s)ミai(S)
(7)△(91(9) fR1F97aH(S
) = a4(S)e) a4(S) −a4 (S)
・aH(S) (411t81 1J +9
3 ’−’ a・(S) ai(S) −1Bとなる。第
4図にこれの構成図を示す。
(7)△(91(9) fR1F97aH(S
) = a4(S)e) a4(S) −a4 (S)
・aH(S) (411t81 1J +9
3 ’−’ a・(S) ai(S) −1Bとなる。第
4図にこれの構成図を示す。
図において、匍(よ、第2図、第8図のそれに相当し、
各状態Sに対する、比較選択回路群Q9出力のパスメト
リック信号の2a〜21桁、f+7)は、第2図。
各状態Sに対する、比較選択回路群Q9出力のパスメト
リック信号の2a〜21桁、f+7)は、第2図。
第8図のそれに相当し、各状態Sに対する。パス(00
)でなくなった時、すなわち(01)、(10)又は(
11)となった時、パスメトリック減衰ユニットを作動
して、(01)、(10)、(11)をそれぞれ(00
)、(OX)、(1G)にする回路である。
)でなくなった時、すなわち(01)、(10)又は(
11)となった時、パスメトリック減衰ユニットを作動
して、(01)、(10)、(11)をそれぞれ(00
)、(OX)、(1G)にする回路である。
第5図は、第4図を修正した回路であり、第4図から容
品に類推できる回路の一机である。図にか(11)に到
達した時、全ての状態に対するそれは、(11)、(1
0)、(01)のいずれかになって、(00)にはなら
ないから、この時にパスメトリック減衰ユニット−を作
動して、(tl)、(io)。
品に類推できる回路の一机である。図にか(11)に到
達した時、全ての状態に対するそれは、(11)、(1
0)、(01)のいずれかになって、(00)にはなら
ないから、この時にパスメトリック減衰ユニット−を作
動して、(tl)、(io)。
(01)をそれぞれ(10)、(01)、(00)にす
る回路である。
る回路である。
(発明の効果〕
以上のよう普ζ、この発明によれば比較選択回路群の出
力側に、パスメトリック格納レジスタ群をオーバーフロ
ーさせることのない1回路構成の簡単なパスメトリック
減衰器を挿入するように構成したので、正確に、且つ高
速にヴイタビ復号計算ができるヴイタビ復号器を得られ
る効果がある◎
力側に、パスメトリック格納レジスタ群をオーバーフロ
ーさせることのない1回路構成の簡単なパスメトリック
減衰器を挿入するように構成したので、正確に、且つ高
速にヴイタビ復号計算ができるヴイタビ復号器を得られ
る効果がある◎
【図面の簡単な説明】
第1図は・この発明鉦こよるヴイタビ復号器の一実施例
を示す回路図、第2図は、第1図に示されるパスメトリ
ック減衰器の一実施例を示す回路図、第8図は、第2図
に示されるパスメトリック減衰ユニットの一実施例を示
す回路図、第4図及び第5図は第2図に示されるパスメ
トリック減衰器の具体例を示す回路図、第6図は畳込み
符号化器を示す回路図、第7図は畳込み符号化器の送信
信号PとQの関係を示す図、第8図は従来のヴイタビ復
号器を示す回路図、第9図はヴイタビ復号器の受信信号
PR、QRの関係を示す図である。 図において、αηはパスメトリック格納レジスタ群、(
7)は加算回路群、四は比較選択回路群、(7)はパス
メトリック減衰器である。 なお1図中、同一符号は同一、又は相当部分を示す。
を示す回路図、第2図は、第1図に示されるパスメトリ
ック減衰器の一実施例を示す回路図、第8図は、第2図
に示されるパスメトリック減衰ユニットの一実施例を示
す回路図、第4図及び第5図は第2図に示されるパスメ
トリック減衰器の具体例を示す回路図、第6図は畳込み
符号化器を示す回路図、第7図は畳込み符号化器の送信
信号PとQの関係を示す図、第8図は従来のヴイタビ復
号器を示す回路図、第9図はヴイタビ復号器の受信信号
PR、QRの関係を示す図である。 図において、αηはパスメトリック格納レジスタ群、(
7)は加算回路群、四は比較選択回路群、(7)はパス
メトリック減衰器である。 なお1図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 N個の状態を有し各状態S(S∈〔1、N〕)に対する
パスメトリツクの大きさがΓ(S)であるヴイタビ復号
器において、送信符号の拘束長をKシンボル、受信信号
から得られる枝メトリツクをλ、この最大値をλ_m_
a_x=2^(n_L)−λ_0(ただし2^(n_L
)は正の整数であり1≦λ_0≦2^(n_L)^−^
1)、またn_M整数{log_2((K+1)2^(
n_L)−Kλ_0−1)}としたとき、■(S)−Γ
(S)−2^(n_L)を満足する■(S)を新しいパ
スメトリツクとして、パスメトリツクの大きさを常に2
^(n_M)以下に保持するようにしたことを特徴とす
るヴイタビ復号器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP118385A JPS61161027A (ja) | 1985-01-08 | 1985-01-08 | ヴイタビ復号器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP118385A JPS61161027A (ja) | 1985-01-08 | 1985-01-08 | ヴイタビ復号器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61161027A true JPS61161027A (ja) | 1986-07-21 |
JPH04422B2 JPH04422B2 (ja) | 1992-01-07 |
Family
ID=11494334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP118385A Granted JPS61161027A (ja) | 1985-01-08 | 1985-01-08 | ヴイタビ復号器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61161027A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154521A (ja) * | 1989-11-13 | 1991-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 軟判定復号情報出力機能付ビタビ復号器 |
WO1995015034A1 (fr) * | 1993-11-29 | 1995-06-01 | Oki Electric Industry Co., Ltd. | Dispositif d'estimation d'une valeur d'evaluation molle et dispositif d'estimation d'un systeme de vraisemblance maximale |
WO1998018209A1 (fr) * | 1996-10-24 | 1998-04-30 | Sony Corporation | Dispositif et appareil de decodage de viterbi |
-
1985
- 1985-01-08 JP JP118385A patent/JPS61161027A/ja active Granted
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154521A (ja) * | 1989-11-13 | 1991-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 軟判定復号情報出力機能付ビタビ復号器 |
WO1995015034A1 (fr) * | 1993-11-29 | 1995-06-01 | Oki Electric Industry Co., Ltd. | Dispositif d'estimation d'une valeur d'evaluation molle et dispositif d'estimation d'un systeme de vraisemblance maximale |
US6302576B1 (en) | 1993-11-29 | 2001-10-16 | Oki Electric Industry Co., Ltd. | Soft decision estimation unit and maximum-likelihood sequence estimation unit |
WO1998018209A1 (fr) * | 1996-10-24 | 1998-04-30 | Sony Corporation | Dispositif et appareil de decodage de viterbi |
US6301314B1 (en) | 1996-10-24 | 2001-10-09 | Sony Corporation | Viterbi decoding apparatus and viterbi decoding method |
Also Published As
Publication number | Publication date |
---|---|
JPH04422B2 (ja) | 1992-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0671817A1 (en) | Soft symbol decoding for use in an MLSE-equaliser or convolutional decoder | |
KR970002869A (ko) | 자기 기록 채널용 레이트 16/17(d=0,g=6/ㅣ=7) 변조 코드 방법 | |
US5912905A (en) | Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes | |
JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
CA2115445A1 (en) | Device for and method of continuing bit errors and device for and method of identifying signals | |
JP3266182B2 (ja) | ビタビ復号器 | |
JPS60180222A (ja) | 符号誤り訂正装置 | |
JPS62258530A (ja) | デジタル信号の復号装置 | |
JPS61161027A (ja) | ヴイタビ復号器 | |
US7072926B2 (en) | Blind transport format detection system and method with logarithm approximation for reliability figure | |
US5809079A (en) | Branchmetric calculation circuit in a viterbi decoder | |
KR20040044589A (ko) | 다수결 논리를 이용한 rm 부호의 연판정 복호 방법 및그 장치 | |
US20030007580A1 (en) | Blind transport format detection system and method | |
KR20040068771A (ko) | 소프트 복조 방법 및 소프트 복조 장치 | |
JP3259725B2 (ja) | ビタビ復号装置 | |
US5511080A (en) | Playback data detecting method for improving bit error rate for random error | |
JPH0563582A (ja) | 辞書編集的に符号化/復号化する方法と装置 | |
KR102607761B1 (ko) | 극 부호를 이용하는 복호화를 위한 복호 위치 제어 정보 생성 방법 및 장치 | |
US11616515B2 (en) | Method and apparatus for fast decoding linear code based on soft decision | |
US3237160A (en) | Semiconductor multiple-word correlator | |
CN110710113A (zh) | 序列检测 | |
US20230041347A1 (en) | Near-optimal transition encoding codes | |
JPS5912649A (ja) | ビタ−ビ復号器の同期回路 | |
JP2751798B2 (ja) | ビタビ復号器の復号後誤り率推定装置 | |
JPS60230719A (ja) | リ−ドソロモン符号・復号方式のエラ−パタ−ン演算回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |