JPS61156823A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61156823A
JPS61156823A JP59276075A JP27607584A JPS61156823A JP S61156823 A JPS61156823 A JP S61156823A JP 59276075 A JP59276075 A JP 59276075A JP 27607584 A JP27607584 A JP 27607584A JP S61156823 A JPS61156823 A JP S61156823A
Authority
JP
Japan
Prior art keywords
layer
alloy
thickness
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59276075A
Other languages
English (en)
Inventor
Momoko Takemura
竹村　モモ子
Michihiko Inaba
道彦 稲葉
Toshio Tetsuya
鉄矢　俊夫
Mitsuo Kobayashi
三男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59276075A priority Critical patent/JPS61156823A/ja
Priority to US06/804,617 priority patent/US4954870A/en
Priority to DE8585309170T priority patent/DE3581905D1/de
Priority to EP85309170A priority patent/EP0186411B1/en
Priority to KR1019850009521A priority patent/KR900008971B1/ko
Priority to CN85109419A priority patent/CN85109419B/zh
Publication of JPS61156823A publication Critical patent/JPS61156823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K2035/008—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of silicium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に係り、特に素子チップをリードフ
レームのような配設台に固定する部分の改良を図った装
置に関する。
〔発明の技術的背景とその問題点〕
従来、半導体素子チップをリードフレームなどに配設す
る場合、予め素子チップ底面にバナジウム（Ｖ）層を被
着し、更にこのＶ層に重ねてニッケル（Ｎｉ）層を被着
して、Ｎｉ層とリードフレームの間を金・ゲルマニウム
（Ａｕ−Ｇｅ）合金からなるろう材により接合する構造
が知られている（特願昭５３−９１４１５号、特願昭５
３−９１４１６号等）。
しかしこの構造には次のような欠点があった。
第１に、素子チップをリードフレームに接合する際に３
２０℃以上に加熱すると、Ｎｉ層゛と素子チップのシリ
コン＜ｓ　＋　＞とが反応してニッケルシリサイドを形
成し易い。Ｎｉ層と素子チップのＳｉとの間にはｖ層が
あるが、通常素子チップ底面は接合層との接着性向上の
ため平滑ではなくミクロンオーダーの凹凸が形成されて
おり、またＶ！ｌの厚みにもバラツキがあって、加熱し
た時にＮｉが素子チップ底面まで容易に拡散するからで
ある。
ニッケルシリサイドはそれ自体脆く、しかもその生成過
程で密度変化に伴う体積収縮が大きく、多量の空孔が発
生して接触不良やはがれ等、信頼性を低下させる原因と
なる。第２に、半導体装置が例えば高湿度の雰囲気中で
使用された場合、Ｎ１層とＡｕ−Ｇｅ合金層との間に局
部電池が形成され、その結果半導体装置の電気的特性が
劣化したり、チップが配設台から剥離する、といった事
故を発生し易い。第３に、ろう材は主成分が金であるた
め高価であり、半導体装置のコスト高の原因となってい
る。
一方、半導体素子チップ底面にＶ層を被着し、更にＮｉ
層を被着して、これを錫・銅（Ｓｎ−ＣＵ）合金からな
るろう材でリードフレームに接合する構造も知られてい
る（特願昭５８−６６３４０号）。
この構造では、前述した局部電池の形成はなく、ろう材
が先の例に比べて安価である。しかしこの構造の場合、
ろう付けの際にＣＵの半導体素子チップへの拡散により
例えばｎｐｎｔ−ランジスタではＶｃＥ（ｓａｔなとの
電気的特性が劣化する、という問題がある。これは、Ｎ
ｉ中のＣＵの拡散係数が小さいにも拘らず、４００℃付
近ではＮ１とＣｕの相互拡散がおこり、Ｎ１層がＣｕ拡
散の障壁としての機能を果たさなくなるためと考えられ
る。従来はＮｉ１ＦｌがＣｕ拡散に対する障壁として考
えられていたが、実際にはこれが障壁として有効に機能
していなごとが確認されたのである。またＮｉと素子チ
ップの間にはＶ層があるが、これは密着性向上を目的と
して厚さが２００〜１０００人程度に設定さ定押おり、
これもＣｕ拡散の障壁としては十分ではない。
〔発明の目的〕
本発明は上記した点に鑑みなされたもので、素子の電気
的特性を劣化させることなく、接触不良やはがれ等も生
じ難く、かつ低、コスト化が可能なチップ配設構造をも
った半導体装置を提供することを目的とする。
〔発明の概要〕
゛本発明は、半導体素子チップ底面にＶＳを設け、これ
を５ｎ−ｃｕ金合金らなるろう材により配設台に接合し
て固定する構造において、ＶＨの厚みを２０００ＡＤ上
に設定したことを特徴としてい゛る。
本発明者らは、ＳｎとＣｕが同−蒸蝋圧の下で融点が略
同−であり（ちなみに、０．ＩＴｏｒｒにおいて３ｎは
１６８５に、Ｃｕは１６９０にである）、シたがって蒸
着させた５ｎ−Ｃｕ合金組成が蒸着源組成と同じになる
ようにできること、また５ｎ−Ｃｕ合金は比較的低温で
溶融すること（例えばＳ　ｎ　（３８〜９２．４ｗｔ％
）　−Ｃｕの場合、混融点が４１５℃）、更にＡｕ−Ｇ
ｅ合金に比べて遥かに安価であること、等の条件を備え
ていることから、５ｎ−Ｃｕ合金をろう材として採用し
た。
一方、Ｑｕ拡散防止用の障壁層として種々検討した結果
、従来密着性向上のために被着されていたｖ層またはＶ
合金層が有効なものであり、その厚みを２０００Å以上
にすることにより、目的が達成されることが判明した。
３ｎ−Ｃｕ合金中のＳｎはＶ中濃度１０％以下なら固溶
体を形成して接合する。
通常の小信号トランジスタ（例えばチップサイズ０　、
６　ｔｎｍ　Ｘ　０　、６　ｙａｒｎ　）では、Ｖ層ま
たはＶ合金層の厚みは２０００人〜５０００人程度定押
また３ｎ−ｃｕ合金層の厚みは１μＴｒＬ〜３μ肌程度
が、接合強度や蒸着時間の適正化という点から望ましい
。
また本発明において、半導体素子チップにＶ層またはＶ
合金層を被着し、続いて５ｎ−Ｃｕ合金層を被着した状
態で実際に配設台に接合するまで１週間以上放置するよ
うな場合には、３ｎ−Ｃｕ層表面にＡｕ１ｌを１５００
人〜３０００人程度定押しておき、ろう材の表面酸化を
防止することが望ましい。
Ｃ発明の効果〕 本発明によれば、Ｖｌ！または■合金層がＣｕ拡散に対
する障壁として有効に機能する結果、素子の電気的特性
を劣化させることがなくなる。またろう材が安価である
ため、低コストで信頼性の高い半導体装置が得られる。
〔発明の実施例） 以下本発明の実施例を図面を参照して説明する。
第１図は一実施例の構造を示している。図において１は
半導体素子チップ、２は２０００Å以上のＶ層または■
合金層であり、３はろう材としての５ｎ−Ｃｕｌ！であ
る。４はリードフレームの如き配設台である。
この構造は次のようにして製造される。まず、半導体素
子チップに分割される前のウェーハの裏面に７層または
■合金層を２０００Å以上の厚さに被着し、続いて７層
または■合金層の表面にＳｎ　６０ｗｔ％で残分ＣＬＩ
の３ｎ−（：、ｕ合金層を蒸着法により被着する。３ｎ
−Ｃｕ合金層は例えば２μｍの厚さとする。このように
二層の金属層を形成したウェーハを各素子チップに分割
する。モして配設台を４１５℃以上に加熱しておき、素
子チップの５ｎ−Ｃｕ合金層を配設台に押圧することに
より、３ｎ−Ｃｕ合金が融解し、冷却後再び固化して素
子チップと配設台が相互に固着される。
具体的に半導体素子としてｎｐｎ小信号トランジスタ（
Ｔφ−９２）について本発明を実施した時の電気的特性
評価の結果を下表に示す。表の実施ｆ！１１１１は、７
層を３０００人、５ｎ−Ｃｕ層を１゜５μ乳形成して配
設台に接合したものである。実施例２は、ｖＨを２６０
０人、５ｎ−Ｃｕ層を２゜１μｍ形成して配設台に接合
したものである。また表の従来例は、Ｖｌ！６００人、
Ｎ　ｉＪ！２５００人、３ｎ−Ｃｕ層１．５μｍを積層
形成して配設台に接合したものである。
なおＶＣＥ　（Ｓａｔ　）測定条件は、ＩｃＩｃ−１Ｏ
０，ＩＢ＝１０ｍＡであり、Ｖｅｅｒ測定条件は１日−
３００ｍＡである。
上記表から明らかなように、実施例１．２はいずれもＶ
ＣＥ　（ｓａｔ　）値が許容範囲１３０ｍＶ〜２２０ｍ
Ｖを十分に満足し、目標値１３０ｍＶ〜１５０ｍＶに近
い数値が得られている。Ｖｃ　Ｂ　Ｆ値も目標値１．１
ｖを達成している。これに対して従来例では適正値が得
られず、実用に供することができない。
第２図は、本発明において７層厚みを限定した根拠とな
るデータであり、７層厚みを変えた時のＶｃＥ（ｓａｔ
）の測定結果である。図から明らかなように、７層を２
０００Å以上にすることによって適正なＶｃ　Ｅ　（ｓ
ａｔ　）値が得られることが判る。
′以上述べたように本発明によれば、５ｎ−Ｃｕろう付
を利用して電気的特性に優れた信頼性の高い半導体装置
を得ることができる。
なお本発明は、■層の代わりに■合金例えばＶ−Ｇｏ＜
５ｗｔ％）合金を用いた場合にも有効であり、その厚み
を２０００Å以上にすることにより同様の効果が得られ
ることがｖｆＩＨされている。
またろう材としての５ｎ−Ｃｕ層は、Ｓｎが３８〜９２
．４ｗｔ％の範囲で適宜選択することかできる。
【図面の簡単な説明】
第１図は本発明の実施例における。半導体素子を配設台
に接合した状態を示す図、第２図は本発明のＶＭ厚の限
定根拠となるデータを示す図である。 １・・・半導体素子チップ、２・・・ＶＭまたは■合金
層、３・・・５ｎ−Ｃｕ層、４・・・配設台。 出願人代理人　弁理士　鈴江武彦 第１図 第２Ｆ２

Claims (1)

    【特許請求の範囲】
  1. 底面にバナジウム層またはバナジウムを主成分とする合
    金層が被着された半導体素子チップを錫・銅合金からな
    るろう材により配設台に配設固定してなる半導体装置に
    おいて、前記バナジウム層またはバナジウムを主成分と
    する合金層の厚みを２０００Å以上としたことを特徴と
    する半導体装置。
JP59276075A 1984-12-28 1984-12-28 半導体装置 Pending JPS61156823A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59276075A JPS61156823A (ja) 1984-12-28 1984-12-28 半導体装置
US06/804,617 US4954870A (en) 1984-12-28 1985-12-05 Semiconductor device
DE8585309170T DE3581905D1 (de) 1984-12-28 1985-12-16 Halbleiteranordnung worin ein halbleiterchip auf einer basis befestigt ist.
EP85309170A EP0186411B1 (en) 1984-12-28 1985-12-16 Semiconductor device in which a semiconductor chip is fixed to a base
KR1019850009521A KR900008971B1 (ko) 1984-12-28 1985-12-18 반도체칩과 기판과의 접합구조가 개선된 반도체장치
CN85109419A CN85109419B (zh) 1984-12-28 1985-12-27 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59276075A JPS61156823A (ja) 1984-12-28 1984-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS61156823A true JPS61156823A (ja) 1986-07-16

Family

ID=17564449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59276075A Pending JPS61156823A (ja) 1984-12-28 1984-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS61156823A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288456A (en) * 1993-02-23 1994-02-22 International Business Machines Corporation Compound with room temperature electrical resistivity comparable to that of elemental copper
US6187114B1 (en) 1996-10-17 2001-02-13 Matsushita Electric Industrial Co. Ltd. Solder material and electronic part using the same
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193036A (ja) * 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193036A (ja) * 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288456A (en) * 1993-02-23 1994-02-22 International Business Machines Corporation Compound with room temperature electrical resistivity comparable to that of elemental copper
US5330592A (en) * 1993-02-23 1994-07-19 International Business Machines Corporation Process of deposition and solid state reaction for making alloyed highly conductive copper germanide
US6187114B1 (en) 1996-10-17 2001-02-13 Matsushita Electric Industrial Co. Ltd. Solder material and electronic part using the same
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
US4954870A (en) Semiconductor device
JPH1084003A (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
WO1994014190A1 (en) Surface structure for soldering and non-flux soldering method using the same
GB2138633A (en) Bonding semiconductor chips to a lead frame
JP2878887B2 (ja) 半導体電極構造体
JPS6141135B2 (ja)
JPS61156823A (ja) 半導体装置
JPS5936425B2 (ja) 中間層を有するリ−ドフレ−ム構造
JPS61181136A (ja) ダイボンデイング方法
JPS62163335A (ja) 半導体装置
JPH04258131A (ja) 半田バンプ形成方法及び半田ボール
JPS61156824A (ja) 半導体装置
JPS62122157A (ja) 光半導体用ヒ−トシンクの電極構造
JPS61156825A (ja) 半導体装置
JPH04312937A (ja) 半導体装置及びその製造方法
JPS5815252A (ja) バンプ構造
JPH04352432A (ja) 半導体装置及びその製造方法
US3401316A (en) Semiconductor device utilizing an aual2 layer as a diffusion barrier that prevents "purple plague"
JPH0118580B2 (ja)
JPS6034265B2 (ja) 電子部品
JPH0864799A (ja) 半導体チップおよびそれを用いた半導体装置の製造方法
JPS60206142A (ja) 半導体装置
JPS6352461B2 (ja)
JPS60143636A (ja) 電子部品