JPS6115428A - Ｓｓ―ｔｄｍａ基準局同期制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＳＳ−ＴＤＭＡ　（５ａｔｅｌｌｉｔＳ　ｗ
ｉｔｃｈｅｄ　−Ｔ　ｉｍｅ　　Ｄ　１ｖｉｓｉｏｎ　
　Ｍ　ｕｌｔｉｐｌｅＡｃｃｅｓｓ　）通信方式におい
て、すべての地球局の時間基準となる基準局が、自局の
作るフレーム周期を衛星上に搭載されたサテライトスイ
ッチが作るフレーム周期に同期させるための同期制御回
路に関するものである。

〔従来の技術〕

ＳＳ−ＴＤＭＡ４信方式において、衛星上のサテライト
スイッチが作るフレーム周期に対して基準局が同期する
ためには、サテライト　スイッチの作るフレーム周期中
に設けられた時間基準を基準局が検出することが必要で
ある。この時間基準の検出による同期制御の原理を図を
用いて説明する。

第１図は、フレーム周期中に設けられた時間基準を検出
する原理を示す図である。

第１図（ａ）は基準局がフレーム周期毎に衛星へ送出す
る基準バーストの一例であり、変調方式として通常量も
一般的に用いられる２相または４相の位相変調を適用す
る場合を想定すると、前記基準バーストの先頭部には、
受信側で搬送波抽出用として用いる搬送波再生部分（Ｃ
Ｗと略記）１と、　クロック抽出用として用いるクロッ
ク再生部分（Ｂ　ＴＲと略記）２があり、次いで所定の
同期信号（ＵＷと略記）３と前記時間基準を検出するた
めの７トリツク領域４が統いている。

第１図（ｂ）は、サテライトスイッチが作るフレーム周
期中に時間基準として設けられた同期ウィンドで、基準
局がこのウィンドに対して送出する信号は再び基準局で
受信可能である。基準局が何等かの手段で、同期ウィン
ドと基準バーストが衛星上で第１図の（ａ）と（ｂ）で
示した時間位置関係になるように基準バーストを送出す
れば、同期ウィンドを経て再び基準局で受信される基準
バーストは第１図（ｅ）で示したものとなる。仮に前記
時間基準を同期ウィンド後縁部５とすれば、受信基準バ
ーストのメトリックビット長６によりメトリック領域消
失点７を検出することで、基準局は前記時間基準を知る
ことがでべろ。

第１図（ｄ）は基準局が、サテライトスイッチの作るフ
レーム周期に正しく同期がとれた時に受信される基準バ
ーストを示したもので、基準局は受信されたメトリック
ビット長が所定の長さになった時に同期がとれたと判断
する。従って基準バーストが第１図（ｃ）で示した状態
で受信されたとすれば、基準局は受信されたメトリック
ビット長６と前記所定の長さのメトリックビット長８と
の差（位相誤差）を０にするように基準バーストの送信
タイミングを早めることにより同期の修正を行なう。

第２図は以上の同期制御機能を実現するための基準局の
回路構成例を示すブロック図である。

本図において基準クロック発生器９で発生する基準クロ
ックは可変分周器１０により分周されてフレーム周期が
発生される。このフレーム周期を基に基準バースト発生
器１１で基準バースト（第１図（ａ））が作られ変調器
１２で変調された後、衛星１３に向は送出される。衛星
１３のサテライトスイッチにより作られる同期ウィンド
（第１図（ｂ））を経て再び基準局で受信された基準バ
ースト（第１図（Ｃ））は復調器１４で復ｌｌＩされた
後、位相誤差検出回路１５に入力される。移相誤差検出
回路１５では第１図で説明した通り、受信した基準バー
ストのメトリック領域消失点７の検出に基づいて、同期
ライ・ンドと基準バーストとの位相誤差が検出される。

この測定結果は位相制御回路１６に入力され該位相制御
回路１６は可変分周器１０に対して、この測定結果に基
づいた制御信号１７を出力し、可変分周器１０の分局比
を制御することで基準バースト送信タイミングの制御が
行なわれる。

以上説明した基準局の同期制御は、すべての地球局の時
間基準となるため、高い精度でサテライトスイッチの作
るフレーム周期に同期する必要がある。このためには、
メトリック領域消失点７をいかに正確に検出するかとい
うことが重要であり、第２図の位相誤差検出回路１５の
構成法が問題となる。もし周期精度が低いと、それに応
じてＴＤＭＡのバースト配置におけるガードタイムを大
きくする必要があり、フレーム利用効率が低下し、衛星
通信システム全体の経済性を損なう結果となる。

ここで従来のメトリック領域消失点検出法の原理を第３
図に示す。従来の検出法は、同期つインド内と、同期ウ
ィンド外のビット誤り率の違いに着目した方法である。

第３図（ａ）は受信基準バーストと同期ウィンドの位置
関係を示したもので、メトリック領域４が８ビツトで、
正常同期時の受信メトリックビット長が４ビツトの場合
である。同図（ｂ）はその場合の７トリツクビツト１ビ
ツト毎の正しく受信したと判断される確率を示したもの
で、同期ウィンド内では全く誤らないと仮定すればその
確率は１であり、同期ウィンド後縁部５以降はランダム
雑音と考えられるので、確率は０．５である。

従って第３図（ａ）の場合１個の基準バーストで受信さ
れるメトリックビット数の期待値Ｅは６　　（Ｅ＝ＩＸ
４＋０．５Ｘ４）で、同期ウィンド後縁部５が、同図（
ａ）より１ビツト前の状態では期待値Ｅは５．５　　（
Ｅ＝ＩＸ３＋０．５Ｘ５）となり、これら２つの期待値
には０．５の差がある。

このことより、逆に基準バーストの受信メトリックビッ
ト数をカウントすることによりメトリック領域消失点７
を決定することが可能となる。実際には検出精度を上げ
るためにフレーム毎に繰り返し受信される複数の基準バ
ースト内の受信されたメトリックビットの総数によりメ
トリック領域消失点７の決定を行なっている。

〔発明が解決しようとする問題点〕

上述した従来の方式においては、１ビツトの相異による
前述の期待値の差が０．５と小さい値のため伝送路上の
雑音（同期ウィンド内の誤り）や同期ウィンド後縁部５
以降のランダム雑音によりメトリック領域消失点７を誤
判断する場合があり、同期精度が低くなるという欠点が
あった。

なお、理論的にはメトリック領域消失点７を決定するた
めに受信する基準バースト数をＮとすれば、第３図（ａ
）の状態と同図（ａ）の状態から１ビツト相異した場合
との受信されたメトリックビット数の差を　０６５（前
述の期待値の差）ＸＮとするためにはＮを無限大とする
必要があることになるが、これを実現する回路を構成す
ることは困難である。

本発明は、これらの欠点を除去するため、第３図で説明
した従来の方式にン７トレノスタとスレショルド判定回
路を具備せしめることにより、実用上十分な検出精度が
得られるようにしたものである。

以下本発明の構成等に関し、実施例の図面に基づいて詳
細に説明する。

〔実施例〕

第４図は、本発明の場合のメトリック領域消失点検出法
の原理を説明するため例示した図であって、（ａ）は前
記受信基準バーストと同期ウィンドの時間位置関係及び
本発明が特徴とするメトリックピッＦ検出の原理を示し
ている。

本発明では各メトリックビットを正しく受信したかどう
か判断する際に、各々のメトリックビットに続く複数の
ビットからなるビット群について、その中の各ビットの
正誤状態を参照し、正しく受信されたビット数が所定の
閾値を越えれば、該ビット群は正しく受信されたと判断
゛し、越えなければ誤って受信されたと判断する。

第４図（ａ）の１８はビット群内のビット数を３ビツト
とした場合の例を示している。第４図（ｂ）は同図（ａ
）の状態で前記所定の閾値を０とした場合のそれぞれの
ビット群が正しく受信したと判断される確率を示したも
のである。

第４図（ａ）のように同期ウィンド後縁部５がメトリッ
ク領域８ビツト中の４番目のビットにある場合、前記と
同様の条件下において、基準バースト１回の受信で正し
く受信したと判断されるビット群数の期待値Ｅは　３．
２５（Ｅ＝ＩＸ２＋０．５Ｘｉ＋０．２５Ｘ１十０．１
２５×４　）、また同期ウィンド後縁部５が正規状態の
第４図（ａ）より１ビツト前にある場合の期待値Ｅは２
．３７５　（Ｅ＝ＩＸｉ十０．５Ｘｉ十〇、２５Ｘ１＋
０．１２５Ｘ５）で、これら２つの期待値には０．８７
５の差がある。

メ）　リック領域消失点７を精度よく検出するには、こ
の期待値の差を大きくとることが有効である。従来の方
法では、第３図で説明したように、これに対応した期待
値の差は０．５であるので、本発明が有効であることは
明らかである。

また、ここでは説明を容易にするためにビット群内のビ
ット数を３、所定の閾値を０として説明したが、これら
のパラメータはシステムに応じた最適値を設定すること
になる。

第５図は本発明による位相誤差検出回路の１実施例を示
すブロック図である。

前提条件として、メ）　９ツク領域消失点７を決定する
ために受信する基準バースト数をＮとする。

１９は第２図の復調器１４より入力される基準バースト
である。２０はＵＷ検出回路であり基準バースト１９に
含まれるＵＷ３を検出し、検出信号２１をタイミング制
御回路２２とメトリックビット発生回路２３へ出力する
。　メトリックビット発生回路２３は、ＵＷ検出回路２
０からの検出信号２１により排他的論理和回路２４に、
基準バースト１９に含まれるメトリックビットと同じタ
イミングで正規のメトリックビット２５を１ビツトずつ
順次出力する。排他的論理和回路２４は正規のメトリッ
クビット２５と基準バースト１９中に含まれるメトリッ
クビットを　１ビツト毎に順次比較して、　メトリック
ビットの正誤情報信号２６　（一致すれば“０″、不一
致の時′１″）をＬビットのシフトレジスタ２７に順次
入力する。ここでＬは第４図（ａ）の１８で説明したビ
ット群内のビット数である。

従ってシフトレジスタ２７の出力２８は基準バースト１
９内の７トリツクビツトの正誤状態を示している。スレ
ン１ルド判定回路２９はシフトレジスタ２７からの出力
２８に現われている０”の個数と所定の閾値Ｒを比較し
、“０”の個数がＲを越えていれば“１″、越えていな
ければ０″をカウンタ３０に出力する。タイミング制御
回路２２からのカウンタ制御信号３２は、カウンタ３０
がスレシａルド判定回路の出力信号３１のうちメトリッ
クビットに関する情報だけをカウントし、所定のＮ個の
基準バーストに含まれる前記情報だけカウントすればリ
セットされるようにカウンタ３０を制御する３３はメト
リック領域消失点判定回路でカウンタ３０からの出力、
すなわちＮ個の基準バーストについて、それらの中のメ
トリックビットのうち正しく受信したと判断されたビッ
ト群の数を求め、これにより、ＵＷ３からメトリック領
域消失点までのビット長を求め、この結果を３４の位相
誤差判定回路に出力する。位相誤差判定回路３４はタイ
ミング制御回路２２からの判定司令信号３５に従って、
メ）　＋７ツク領域梢失点判定回路３３からの出力によ
り位相誤差を判定し、第２図の位相制御回路１６に判定
位相誤差信号３６を送出する。

なお、領域消失点判定回路３３および位相誤差判定回路
３４において、このようにビット単位での誤差情報を求
めるのではなく、正規状態での受信ビット数の規定値（
例えば、前記の例では３．２５ＸＮ　）と比較して、こ
れより多゛いか、等しいか、少ないかによって、それぞ
れ送信タイミングを遅くするか、維持するか、または早
くするための信号を位相制御回路１６へ出力する簡易な
方法を採ることも可能である。

〔発明の効果〕

以上説明したように、本発明の回路方式によれはメ）　
＋７ツク領域消失点を精度よく検出できるので、高精度
の基準局同期制御回路を実現できるという利点がある。

【図面の簡単な説明】

第１図はフレーム周期中に設けられた時間基準を検出す
る原理を示す図、第２図は同期制御機能を実現するため
の基準局の回路構成例を示すブロック図、第３図は従来
の７トリツク領域消失点検出法の原理を示す図、第４図
は本発明の場合のメ）　１７ツク領域消失点検出法の原
理を説明するため例示した図、第５図は本発明による位
相誤差検出回路の１実施例を示すブロック図である。 １・・・・・・搬送波再生部分、２・・・・・・クロッ
ク再生部分、３・・・・・・同期信号、４・・・・・・
メ）　＋７ツク領域、５・・・・・・同期ウィンド後縁
部、６・・・・・・受信基準バーストのメトリックビッ
ト長、７・・・・・・メトリック領域消失点、８・・・
・・・所定の長さのメ）　＋７ツクビツト氏、９・・・
・・・基準クロック発生器、１０・・・・・・可変分周
器、１１・・・・・・基準バースト発生器、１２・・・
・・・変調器、１３・・・・・・衛星、１４・・・・・
・復調器、１５・・・・・・位相誤差検出回路、１６・
・・・・・位相制御回路、１７・・・・・・制御信号、
１８・・・・・・ビット群、１９・・・・・・基準バー
スト、２０・・・・・・ＵＷ検出回路、２１・・・・・
・検出信号、２２・・・・・・タイミング制御回路、２
３・・・・・・メトリックビット発生回路、２４・・・
・・・排他的論理和回路、２５・・・・・・正規のメト
リックビット、２６・・・・・・メトリックビットの正
誤情報信号、２７・・・・・・シフトレジスタ、２８・
・・・・・シフトレジスタの出力、２９・・・・・・ス
レショルド判定回路、３０・・・・・・カウンタ、３１
・・・・・・スレショルド判定回路の出力信号、３２・
・・・・・カウンタ制御信号、３３・・・・・・メ）　
＋７ツク領域消失点判定回路、３４・・・・・・位相誤
差判定回路、３５−・・・・・判定指令信号、３６・・
・・・・判定位相誤差信号代理人　弁理士　　本　　間
　　　　　崇第１図 察２図 １．３ 第３　図 ＵＷからのビット数 第４図 ｕｗかうのビット数 第５　図 ｑ

Claims (1)

1. 【特許請求の範囲】 アップリンクとダウンリンクの一方または両方に複数の
   スポットビームを含み、アップリンクとダウンリンクと
   の間の接続をサテライトスイッチによりあらかじめ定め
   られた接続モードに従って順次切り換えこれを衛星上の
   タイミング基準に従ってフレーム周期と呼ぶ一定周 期で繰り返す機能を有する衛星を用いて時分割多元接続
   により通信を行なうＳＳ−ＴＤＭＡ衛星通信方式におい
   て、システムの同期の基準となる基準局が前記接続モー
   ドのうち同期用として設けられる同期ウインドに対しフ
   レーム周期毎に基準バーストを送出し基準バースト中の
   メトリック領域が同期ウインド後縁によって切断され消
   失するタイミングにより基準バーストと同期ウインドと
   の位相誤差を検出しこれによって基準バーストの送信タ
   イミングを制御する場合に、受信メトリック領域中の各
   メトリックビットについて該メトリックビットとそれに
   続く所定数のビットを含めたビット群の正誤を、正しく
   受信されたビット数と所定の閾値を比較することにより
   判定する回路と、フレーム周期毎に繰り返し受信される
   所定数の基準バーストについての正しく受信されたビッ
   ト群の数をカウントするカウンタ回路と、このカウント
   値を所定の値と比較することにより位相誤差情報を出力
   する回路を具備することを特徴とするＳＳ−ＴＤＭＡ基
   準局同期制御回路。