JPS6115384B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、アナログ表示式電子時計のステツプ
モータの低消費電力駆動方式に関するものであ
る。 従来、一般に使用されているアナログ表示式の
水晶時計の表示機構は、第１図に示されているよ
うに構成されている。ステータ１、コイル７、ロ
ータ６によつて構成されているモータの出力は、
輪列２，３，４，５に伝達され、図示されていな
いが、更に幾つかの輪列を介して秒針、分針、時
針、場合によつてはカレンダー等の表示機構を駆
動している。 次に、従来用いられている電子腕時計の回路構
成の一例を第２図に示す。発振回路１０の発振信
号は、分周回路１１によつて順次分周される。こ
れらの分周信号は、パルス合成回路１２によつ
て、パルス幅7.8ｍ sec、周期２秒で位相が１秒
づれた二つの信号に変換され、駆動インバータ１
３ａ，１３ｂの入力１５，１６に印加される結
果、コイル７には１秒毎に電流の流れる向きの変
わる反転パルスが加えられ、２極に着磁されたロ
ータ６は順次、180゜づつ回転する。この時のコ
イル電流波形の一例を第３図に示す。 ところで、従来の電子腕時計の駆動パルス幅
（前述の例では7.8ｍ sec）、コイル抵抗、コイル
巻数、ステツプモータ各部の寸法等は、該電子腕
時計が遭遇すると予想されるあらゆる状況、即
ち、カレンダー等で輪列負荷が重くなつた場合、
磁界中におかれた場合、低温下で電池内部抵抗が
著しく高くなつた場合、電池寿命末期で電池電圧
が低下した場合等でも、安定してステツプモータ
を駆動できる様に設計してあり、その結果、通常
時は大きな出力トルクを、必要としないにもかか
わらず電力を浪費していて、時計全体の低消費電
力化の大きな障害になつていた。 本発明は、上述のような従来の欠点を除去する
ために提案されたもので、ステツプモータのその
時々の負荷の状態に見合つた最低限のパルス幅の
パルスをステツプモータに供給して、電力の低減
化をはかるものである。 以下、本発明を詳細に説明する前に、本発明に
よる動作の一例を、第４図ａ，ｂ，ｃを用いて簡
単に説明する。 本発明の電子時計に使用するステツプモータの
駆動パルスは、通常駆動パルスと、補正駆動パル
スの２種類のパルスによつて構成される。ステツ
プモータに供給されるパルスの順序は、通常駆動
パルス、補正駆動パルスの順であるが、補正駆動
パルスは、通常駆動パルスでステツプモータが回
転できなかつた時に、原則として供給される。 そして、補正駆動パルスがステツプモータに供
給された時は、通常駆動パルスで回転できなかつ
たのであるから、次の通常駆動パルスのパルス幅
を所定量だけ長くして、回転しやすくする。 逆に、通常駆動パルスだけで、何ステツプかス
テツプモータが回転できる場合は、通常駆動パル
スのパルス幅を、所定量だけ短かくする。 以上の動作によつて、通常駆動パルスP₁のパル
ス幅は、その時々の状態でのステツプモータを駆
動し得るほぼ最低限のパルス幅となり、従つて、
ほぼ最小限の消費電力となる。例えば、第４図ａ
の様に、現在3.9ｍ secであつたP₁パルス幅を、
上述第２項の動作によつて3.4ｍ secに短くす
る。この状態で、ステツプモータは更に回転可能
であつたとする。次に、3.4ｍ secで何ステツプ
か回転した後に、再び上述の動作によつてP₁のパ
ルス幅を2.9ｍ secとする。この状態で、ステツ
プモータは回転不可能であつたとすると、上述第
１項の動作によつて、ロータの非回転が検出さ
れ、補正駆動パルスP₂が速やかに印加され、次ス
テツプ以降のP₁パルス幅を3.4ｍ secと設定す
る。以後も、上述の動作を繰り返しながら、通常
駆動パルス幅3.4ｍ secを維持する。もし何らか
の原因によつて、ステツプモータが通常駆動パル
ス幅3.4ｍ secで回転不可能となつた場合には、
第４図ｂの様に、ロータの動作検出によつてロー
タの非回転が検出され、速やかに補正駆動され、
次ステツプ以降の通常駆動パルス幅を3.9ｍ sec
に設定される。その後、再び回転に余裕が生じた
場合には、第４図ｃの様に、何ステツプか、3.9
ｍ secで通常の駆動された後に、上述第２項の
動作によつて通常駆動パルス幅を3.4ｍ secに設
定する。 更に、この電子時計の時刻修正のためにリユー
ズ操作等が行なわれ、計時停止状態となつた後に
再び計時を再開する時には、通常駆動パルス幅は
用意されているパルス幅の内、最小のパルス幅
（例えば2.4ｍ sec）に設定され、それ以後は、
前述の動作を続行する。 以上、本発明の動作の概略を説明したが、次に
本発明の重要な要素があるロータの動作検出の原
理について説明する。 ロータの動作検出の方法としては、機械式スイ
ツチや、ホール素子等の外部素子によつて行なう
方法も考えられるが、電子腕時計の様な極めて小
容積内にこれらの機構を装備する事は困難であ
る。 以下に、外部素子を必要とせず発振、分周、駆
動回路等と共に周一集積回路内に検出回路を実現
可能な、ロータの動作検出の一例として、２種類
の異なる動作検出原理の説明を行なう。 第１の方法は、一体式ステータを用いた場合に
ロータの位置によつて駆動電流波形が異なる事を
利用したものである。第５図は、飽和しやすく作
られた可飽和磁路１７で接続している一体構成の
ステータで、図には明示されていないが、コイル
７を巻いた磁心と磁気的に係合している。また、
このステータには、径方向に２極に着磁されたロ
ータ６の回転方向を決めるためにノツチ１８がつ
けてある。第５図はコイル７に電流が加えられた
直後の状態を示しており、コイル７に電流が加え
られていない時は、ロータ６は、ノツチ１８とロ
ータ磁極のなす角度が、ほぼ90度の位置で静止し
ている。この状態で、コイル７に矢印の方向に電
流を流すと、ステータ１に第５図のように磁極が
でき、ロータ６は反発して、時計方向に回転す
る。コイル７を流れる電流が切れると、ロータ６
は、第５図と磁極が逆になつた状態で静止する。
この後コイル７に反対方向に電流を流すことによ
り、ロータ６は順次、時計方向に回転を続ける。 上記の様な可飽和部１７を持つ一体ステータで
構成されたステツプモータでは、コイル７に電流
を流した時の電流波形は、第３図のようになだら
かな立上り部を有する。これはステータ１の可飽
和部１７が飽和するまでの間はコイル７から見た
磁気回路の磁気抵抗が非常に低く、その結果、低
抗Ｒ、コイル直列回路の時定数γが大きくなるた
めである。これを式で表わすと次のようになる。 γ＝Ｌ／Ｒ Ｌ≒N₂／Rm これからγ＝N₂／（Ｒ×Rm） ただし、Ｌ：コイル７のインダクタンス、Ｎ：
コイル７の巻数、Rm：磁気抵抗である。 ステータ１の可飽和部１７が飽和すると、飽和
した部分の透磁率は空気と同じになるので、Rm
は増加し、前記回路の時定数γは小さくなり、第
３図の如く、電流波形は急に立上がる。また、こ
の飽和時間は、モータの磁化状態にも影響される
ので、パルスしや断時の電流レベルが高い程飽和
時間が長くなる。したがつて、補正駆動パルスを
ステツプ７に供給した後は飽和時間が長くなるの
で、この効果を打ち消すための消磁パルスをステ
ツプモータに供給すると良い。本例のロータの動
作検出は、通常パルスで駆動後の前述の抵抗−コ
イル直列回路の時定数の違いとしてとらえてい
る。 次に、図面を用いて時定数の差がでる理由を説
明する。 第６図は、コイル７に電流を流し始めた時の磁
界の様子を示したもので、ロータ６は、回転可能
な位置に磁極が出来ている。磁束線２０は、ロー
タ６から発生した磁束の様子を示したもので、実
際には、コイル７と鎖交する磁束も存在するが、
ここでは省略した。磁束線２０ａと２０ｂは、ス
テータ１の可飽和部１７ａ，１７ｂで第６図の矢
印の方向に向いている。可飽和部１７は、多くの
場合まだ飽和していない。この状態でロータ６を
時計方向へ回転すべく、コイル７に矢印の如く電
流を流す。コイル７によつて発生する磁束１９
ａ，１９ｂは、ステータ１の可飽和部１７ａ，１
７ｂでロータ６から発生した磁束２０ａ，２０ｂ
とそれぞれ強め合うために、ステータ１の可飽和
部１７はすみやかに飽和する。この後、ロータ６
にはロータ６を回転させるのに十分な磁束が発生
するが、第６図では省略した。この時のコイルに
流れる電流の波形を示したのが第８図２２であ
る。 一方、ロータ６が、なんらかの理由で回転でき
ずに戻つてしまつたところへ、コイル７に電流を
流した時の磁束の状態を示したのが第７図であ
る。本来、ロータ６を回転させるためには、コイ
ル７には矢印と反対の向き、つまり、第６図と同
じ向きに電流を流さなければいけないのである
が、コイル７には、１回毎に電流の向きが変わる
反転電流が加えられるので、ロータ６が回転でき
なかつた時は、このような状態になるのである。 ロータ６は、回転できなかつたのであるから、
ロータ６から発生する磁束の向きは、第６図と同
じである。コイル７には、第６図と反対の方向に
電流が流れるので、磁束の向きは２１ａ，２１ｂ
のようになる。ステータ１の可飽和部１７ａ，１
７ｂでは、ロータ６と、コイル７によつて発生す
る磁束が、互いに打消し合つており、ステータ１
の可飽和部を飽和させるためには、より長い時間
を必要とする。この状態を示したのが第８図２３
である。 以上の現象を利用したロータの位置検出手段の
一例を第９図、第１０図に示す。 第９図は、従来例の駆動回路、即ち駆動インバ
ータを構成するMOSゲート２４，２５，２６，
２７に検出用ゲート２８，２９、検出抵抗３０、
コンデンサ−充電用トランスミツシヨンゲート３
１、コンデンサー３３、電圧比較器３２を付加し
て構成したロータの位置検出回路である。先ず、
通常の駆動のタイミングの一例をあげると、径路
３４で電流を流し、コイル７を励磁し、ロータを
駆動する。ロータの運動がほぼ終了した後に、径
路３５で短時間（約0.5ｍ sec〜１ｍ sec位）
第１検出パルスをコイル７に印加し、その後、今
度は径路３６で第２検出パルスをコイル７に印加
する。 今、仮に通常駆動パルスによつてロータが正常
に１ステツプ、ロータが回転したとした場合、第
１検出パルスがコイルに印加された時のロータ磁
極とステータ磁極の関係は、第６図の様に、ロー
タを再び１ステツプ駆動できる関係になつてい
る。この時の電流波形の立上り部は、第８図２２
の様に立上りの早い波形を示す。次に、第２検出
パルスが印加された時には、ロータの位置は、第
１検出パルスの時と同様で（検出パルスのパルス
幅は短く、コイル７に直列に高抵抗３０が接続さ
れているので、検出パルスによつてロータは回転
しない。）、励磁の方向が逆であるので、ロータ磁
極とステータ磁極の関係は第７図の様になり、電
流波形の立上り部は、第８図２３の様に立上りの
遅い波形となる。但し、検出パルス印加時は、コ
イルに直列に検出抵抗３０が接続されているの
で、厳密には第８図の波形とは一致しないが、立
上り部の特徴は変わらない。そこで検出抵抗３０
の端子電位を観察すると、第１０図ａの様に第１
検出パルスによる電位Vs₁が第２検出パルスによ
る電位Vs₂よりも高電位まで立ち上がる。 次に、ロータが通常駆動パルスによつて１ステ
ツプ回転できずに、最初の位置にもどつてしまつ
た場合には、第１検出パルス、第２検出パルス印
加時のロータ磁極とステータ磁極の関係は、前述
の正常回転時とは逆になり、その結果、検出抵抗
３０の端子電位は、第１０図ｂの様に、Vs₁＜
Vs₂となる。 従つて、Vs₁とVs₂の大小比較を行えば、ロー
タが通常駆動パルスによつて正常動作をしたか否
かの動作検出が行なえる。我々の実施例ではVs₁
とVs₂の電位差は0.4V位であつた。この程度度の
電位差であれば、容易に検出は可能である。例え
ば第９図の様な構成で、第１検出パルスのタイミ
ングでゲート３１をON状態としてVs₁をコンデ
ンサ３３に充電し、次に第２検出パルス印加時に
コンデンサ３３に充電された電位Vs₁と検出抵抗
３０の端子電位Vs₂を電圧比較器３３で大小判定
を行なえば良い。 以上で、ロータの動作検出の原理の第１の方法
の説明を終え、次に、ロータ駆動後のロータの自
由振動によつてコイルに誘起される電圧波形か
ら、ロータの動作検出を行なう原理を説明する。 第１１ａ図は、コイルに通常駆動パルス印加
後、コイル両端を数10KΩの高抵抗に接続した時
に高抵抗の両端に生ずるコイルの誘起電圧波形と
ロータの回転角を示したもので、θは第１１図ｂ
に示す様にステータ平行軸と磁極との角度を示す
ものである。区間T₁は、通常駆動パルスがコイ
ルに印加されている区間であり、前記高抵抗（検
出抵抗７は回路に接続されていないので、誘起電
圧波形は現われない。次の区間T₂は、駆動終了
後のロータの回転、振動運動によつてコイルに誘
起される電圧である。この区間T₂での電圧波形
が、ステツプモータの負荷状態、駆動条件に応じ
て変化するので、この電圧波形の変化を検出する
事によつて、ステツプモータの動作検出が可能に
なる。 第１２図は、本原理による検出回路の一例であ
る。ゲート２４，２５，２６，２７，２８，２
９、検出抵抗３０、コイル７は、第９図と入力信
号が異なるだけで、全く同じ構成である。検出抵
抗３０の接続点は、所定の閾値を有する電圧検出
器４０の入力端に接続されている。通常駆動パル
スで径路４１でコイルは励磁されると、ロータは
駆動される。その後、ロータの運動中にコイル７
の両端を径路４２で接地し短絡する状態と、径路
４３で高抵抗検出抵抗３０を含む閉ループを形成
する状態とを、断続的に切り換える。断続的に切
り換える効果は後に述べる事にして、先ず簡単の
ために、ロータ駆動直後から検出抵抗３０を含む
閉ループを形成した状態について述べる。 第１１図は、この様な状態での検出抵抗３０の
端子電位波形であつた。第１１図は、ステツプモ
ータはほぼ無負荷状態である。次の第１３図ａ
に、最大負荷時と過負荷時の誘起電圧波形及びロ
ータの回転角をａ，ｂで示す。θは第１３図ｂに
示す様にステータ平行軸と磁極の角度である。最
大負荷時ａではロータの回転が遅く、また１ステ
ツプ回転後の振動も小さいために、誘起電圧は起
状の少ない波形となる。また、過負荷時ｂでは、
ロータが初期位置にもどる時に負方向に大きなピ
ーク電圧が誘起される他は、誘起電圧波形の起伏
は少ない。 さて、誘起電圧波形からロータの回転、非回転
を判定する方法は種々考えられるが、第１１図で
示したピークＰの有無で判定するのが、回路的に
も簡単であり確実である。つまり、通常駆動パル
ス印加終了数ｍ sec後からピークＰが発生する
と考えられる所定時間内に、検出抵抗３０の端子
電位が所定の電位以上に達したか否かによつて、
ロータの回転、非回転を判断する。但し、この方
法では、第１３図ａの様に、最大負荷では回転し
ているのもかかわらず、非回転と見做されてしま
うが、本発明の様な補正駆動方式等に本検出原理
を用いている場合には、安全側の誤動作であり、
同方向の補正駆動パルスが余計に出すぎるだけな
ので、ロータが回転し過ぎる事はない。 第１４図は、通常駆動パルスのパルス幅を種々
変化させた時の駆動後のコイル誘起電圧波形を示
したものである。この図から判かる様に、通常駆
動パルスのパルス幅がある程度以上の長さになる
と、無負荷、正常回転であるにもかかわらず誘起
電圧波形のピークＰの高さが低くなる事である。
これを更にわかりやすく、通常駆動パルスのパル
ス幅を横軸に、誘起電圧のピークＰの電位を縦軸
にとつたものが、第１５図である。４５は上述の
説明の様に、駆動後連続的にコイルに検出抵抗を
直列に接続し閉ループを形成した場合、４６は次
に説明する様に、断続的に検出抵抗を閉ループ内
に接続した場合である。 では、通常駆動パルス印加後に高抵抗検出抵抗
を断続的に、コイルを含む閉ループ内に接続する
効果について述べる。従来の駆動回路は、第２図
の如く２個のインバータで駆動するため、非駆動
時はインバータを形成するドライバー内の低抵抗
でモータのコイル両端は短絡されており、コイル
に誘起される電圧によつて流れる電流が、第１２
図の径路４２の短絡回路に流れ、この電流をドラ
イバー用抵抗トランジスタでジユール熱として消
費する事により、ロータに制動をかけている。
又、誘起電圧を検出するために、第１２図の径路
４３で閉ループを形成した場合には、ドライバー
回路の他に、更に高抵抗の検出抵抗３０が直列に
接続されており、制動回路の電流は、前者と比較
すると小さくなる。 そこで、ロータの制動時に、この両者の回路を
スイツチングを行なう事により、回路には急激な
電流の変化が起こる。ところがモータのコイルは
インダクタンスが大きいため、この電流の変化に
は追従できずに、制動回路の抵抗Rd（＝Ｒ＋Ｒ
３０）とコイルのインダクタンスＬによる時定数
γ＝Rdなる一次遅れの応答を示す。このとき、
検出抵抗３０，Ｒ３０の両端に発生する電圧は、
第１２図の径路４２の制動回路の時は零ボルトで
あり、径路４３に切り換えた瞬間、コイル７は径
路４２で制動時の電流をそのまま流し続けようと
するため、比較的高抵抗である検出抵抗３０の両
端には一瞬高い電圧が発生し、その後、前記の時
定数γで減衰する。 この時の検出抵抗３０の端子電圧の一例を、第
１６図に示す。この方式の特徴は、ロータ制動を
行なう回路の抵抗値を切り換えるだけで、制動時
にモータが誘起する電圧を増幅する事が可能であ
り、第１５図４５に示す連続的に誘起電圧を検出
する場合のピーク電圧の高圧の最大値が、高さ
0.8V位であるのに対し、４６に示す断続的に検
出抵抗を接続する場合では、駆動回路の電源電圧
（約1.5V）以上にも達する事である。従つて、こ
の様な電圧を検出する事は極めて容易である。と
ころで第１５図からもわかる様に、通常駆動パル
スのパルス幅がある程度以上になると、誘起電圧
の起伏が小さくなる現象があるので、この点に注
意しなければならない。 以上、２種類のロータ動作検出回路の原理につ
いて述べたが、あくまでも本発明の要旨は、通常
駆動パルス幅の増減であり、ステツプモータの構
成、ステツプモータの動作検出回路は、重要な要
素ではあるが、本明細書内に記述されたものに限
定されるものではない。 次に、本発明の実施例について説明する。 第１７図は実施例のブロツク図である。９０は
発振回路であり、通常は32768Hzで発振する水晶
振動子が用いられている。９１は分周回路で、前
記の発振周波数の場合フリツプフロツプ15段で、
分周し、１秒のタイミングを得ている。９７は時
計のリセツト入力で、リセツト入力されると分周
段は全てリセツトされ、計時リセツト状態になる
と同時に制御回路９３にもリセツト信号が入力さ
れ、計時リセツト状態が解除された直後の通常駆
動パルス幅を有するパルス幅の内の最小のパルス
幅となるように動作する。９２は波形合成回路で
あり、分周回路９１によつて得られるフリツプフ
ロツプの出力から、所望のパルスをANDゲー
ト、NORゲート等で第１８図に示すタイムチヤ
ートの様に波形を合成する。この合成は、論理的
に容易に回路設計が可能であるため、回路図は省
略する。 第１９図は、第１７図に示す駆動回路９４と検
出回路９５の回路図であり、入力端子T₁は、第
１７図制御回路９３の出力であり、T₁端子に
“Ｈ”（Highレベルの略）になつている間のみス
テツプモータ９６出力端子のどちらかが“Ｈ”
で、どちらかが“Ｌ”（Lowレベルの略）とな
り、ステツプモータ９６に電流が流れる。T₂端
子は、第１７図、制御回路９３の出力が入力さ
れ、T₂を“Ｈ”とすると、その間だけフリツプ
フロツプ１００のＱ，信号は、EX・ORに入力
されているため、EX・ORの出力がフリツプフロ
ツプ１００の出力に対し否定論理となり、モータ
に流れる電流の向を逆にできる。 この実施例では、通常駆動パルスで非回転であ
つた場合、補正パルスP₂で駆動し、続けてP₂とは
逆向のパルスP₃を再び印加している。これは、一
体ステータ型モータでは、P₂で補正駆動を行なつ
た場合、次の駆動パルスでは一体ステータの可飽
和磁路の磁気飽和時間が長くなり、実効パルス幅
が短かくなつてしまうため、P₂補正駆動を行なつ
た場合は、逆方向パルスP₃をステツプモータ９６
のコイルに印加することにより、次に駆動するパ
ルスの方向にステータを磁化し、一体部の飽和に
要する時間を短かくする。 入力端子T₃は、第１７図の制御回路９３の出
力T₃が入力され、このパルスで、前に説明した
ロータ回転後の誘起電圧検出方法により回転の検
出を行なる。 １秒周期のパルスP₀をフリツプフロツプ（以後
Ｆ／Ｆと略す）１００に入力すると、Ｆ／Ｆ１０
０は1/2Hzを出力するＦ／Ｆとなり、その出力Ｑ
は、EX・OR１２１に、出力はEX・OR１２２
に入力される。EX・OR１２１，１２２の他の入
力端子はT₂が入力され、EX・OR１２１の出力
はNORゲート１０２，１０３、EX・OR１２２
の出力はNORゲート１０４，１０５に各各接続
されている。 NOTゲート１０１の出力は、NORゲート１０
３，１０４に入力されている。制御回路９３の出
力T₃はNOTゲート１２０を介し、NORゲート１
０２，１０５に入力される。 NORゲート１０２の出力は、NMOSFET１１
５とNORゲート１０６の第一入力に接続され
る。 NORゲート１０３の出力は、NOTゲート１２
３を介してステツプモータ駆動用PMOSFET１
１３の入力及びNORゲート１０６の第二入力に
接続される。 NORゲート１０４の出力はNOTゲート１２４
を介し、ステツプモータ駆動用PMOSFET１１
８の入力とNORゲート１０７の第一入力に接続
される。 NORゲート１０５の出力は、NMOSFET１１
６とNORゲート１０７の第二入力に接続され
る。 NORゲート１０６の出力は、ステツプモータ
駆動用NMOSFET１１４に接続され、NORゲー
ト１０７はステツプモータ駆動用NMOSFET１
１９に接続される。 電源端子Ｖ_DDは＋電源入力端子であり、
PMOSFET１１３，１１８のソースが接続され
ている。 NMOSFET１１４，１１９はそのソースを接
地され、PMOSFET１１３、NMOSFET１１４
のドレインは互いに接続されるとともに、ステツ
プモータ９６のコイルの出力端子及び検出用
NMOSFET１１５のドレンと各々接続されてい
る。 PMOSFET１１８，NMOSFET１１９は、そ
のドレンを互いに接続され、更にステツプモータ
９６のコイルの他端出力端子及び検出用
NMOSFET１１６のドレンに接続されている。 NMOSFET１１５，１１６は、互いにソース
電極を接続され、その接続点は抵抗１１７の一端
に接続されている。また抵抗１１７の他端は接地
されている。 NMOSFET１１５，１１６、抵抗１１７の前
記接続点は、またコンパレータ１１０の＋入力に
接続されている。 又、この接続点T₀は、ロータの回転、非回転
の信号であり、コンパレータ１１０、抵抗１０
８，１０９、NMOSFET１１１は、検出回路９
５の実施例であり、検出信号T₀が、CMOSゲー
ト回路のスレツシヨルド電圧でも十分検出可能の
ときは、CMOSNOTゲートを使用することも可
能である。 抵抗１０８は電源電圧Ｖ_DDに接続され、他端は
抵抗１０９に接続され、この接続点はコンパレー
タ１１０の−入力端子に接続される。 抵抗１０９の他端は、検出禁止用NMOSFET
１１１のドレンに接続され、ソースを通じて接地
される。又、コンパレータ１１０は、接地端子が
NMOSFET１１１のドレンに接続され、ソース
を通じて接地される。 コンパレータ１１０の出力は、端子１１２に信
号T₄が出力され、制御回路９３に入力される。 又、本発明の検出回路９３に用いたコンパレー
タは、CMOSで構成されるコンパレータであり、
動作を簡単に説明する。 第２０図は、コンパレータ１１０の一実施例で
あり、第２０図ａは詳細説明図、第２０図ｂはブ
ロツク図である。 端子１６４は“＋”入力端子、端子１６５は
“−”入力端子、端子１６６は出力端子、端子T₃
はイネブル（Enable）端子である。 その機能をまとめると、第１表のようになる。

【表】 Ｖ_DDは電源端子であり、PMOSFET１６０，
１６２のソース電極と各々接続されている。 PMOSFET１６０は、そのゲート、ドレン電
極を接続され、その接続点はPMOSFET１６２
のゲート及びNMOSFET１６１のドレンに各々
接続されている。 NMOSFET１６１のゲートは、端子１６４に
接続され、そのソースはNMOSFET１１１のド
レンに接続されている。 PMOSFET１６２のドレンは、NMOSFET１
６３のドレン及び出力端子１６６に接続されてい
る。 NMOSFET１６３のゲートは、端子１６５に
接続され、そのソースは、NMOSFET１６１の
ソースと共にNMOSFET１１１のドレンに接続
されている。 NMOSFET１１１は、そのソースを接地さ
れ、ゲートは端子T₃に接続されている。 また、NMOSFET１６１と１６３の特性は互
いに等しく、さらにPMOSFET１６０と１６２
の特性は互いに等しく構成されている。 以上の様な構成のコンパレータについてその動
作を説明すると、イネーブル端子P₃が“Ｌ”の
時、NMOSFET１１１はオフし、コンパレータ
は動作しない。 端子T₃が“Ｈ”になるとNMOSFET１１１は
ONし、コンパレータは動作する。又、本実施例
では、検出信号の閾値電圧を抵抗１０８，１０９
の分圧電圧で得ているため、常時電流を流してい
ては、電力の消費があるので、NMOSFET１１
１でパルスT₃が“Ｈ”になつたときのみ、電流
が流れる様にして、回路の低電流化を図つてい
る。 端子１６４に入力電圧V₁を印加すると、接続
点１６８の電位、電流は第２１図ａのようにな
る。 第２１図ａに於て、Ｖ１６８は端子１６８の電
位、Ｉ１６８は端子１６８を流れる電流である。 PMOSFET１６２のゲートには、上記Ｖ１６
８が印加されるため、その飽和電流はＩ１６８に
等しくなる。 その様子を、第２１図ｂ１６２の特性に示す。 一方、端子１６５に印加する電圧をV₂とする
と、V₂＞V₁の時、NMOSFET１６３の飽和電流
はＩ１６８より大きくなる。 したがつて、出力端子１６６の電位Ｖ１６６は
“Ｌ”レベルに近くなる。 その様子を、第２１図ｂの動作点Ｘで示す。 反対に、V₂＜V₁の場合、出力Ｖ１６６は
“Ｈ”レベルとなり、その様子を第２１図ｂ Ｙ
で示す。 したがつて、その機能をまとめると、第１表の
如くなる。 第２２図は、第１７図に於ける制御回路９３の
回路例である。 検出回路９５からの出力信号T₄は、SR−Ｆ／
Ｆ１４０のセツト入力端子Ｓに入力される。波形
合成回路９２からの信号P₁は、RS−Ｆ／Ｆのリ
セツト入力端子Ｒ、バイナリカウンタ１４３のク
ロツク入力端子、ANDゲート１５６の入力端
子、NOTゲート１５７を介してSR−Ｆ／Ｆ１５
８のリセツト端子Ｒに入力される。ANDゲート
１４１は、波形合成回路９２の出力信号P₂とSR
−Ｆ／Ｆ１４０のＱ出力が入力される。ANDゲ
ート１４２は、波形合成回路９２の出力P₃とSR
−Ｆ／Ｆ１４０の出力が入力され、出力信号は
T₂として駆動回路に入力される。ANDゲート１
５９は、波形合成回路の出力P₅とSR−Ｆ／Ｆの
出力が入力され、その出力信号T₃は駆動回路
９４に入力される。 バイナリカウンタ１４３は、実施例では、４段
のフリツプフロツプで構成されており、各段の出
力信号はANDゲートに入力される。ORゲート１
４５は、ANDゲート１４４の出力とANDゲート
１４２の出力が入力される。ANDゲート１４６
は、SR−Ｆ／Ｆ出力とNAUDゲート１４７の
出力が入力される。アツプダウンカウンタ１４８
は、Ｕ／Ｄ入力（アツプダウン制御入力）には
ANDゲート１４６の出力、クロツク入力Ｃには
ORゲート１４５の出力が入力される。リセツト
入力Ｒには時計のリセツト信号９７が入力され
る。実施例では、アツプダウンカウンタ１４８は
３段のフリツプフロツプを有しており、出力
Q₁，Q₂，Q₃はそれぞれNANDゲート１４７に入
力され、又、それぞれEX・ORゲート１５０，１
５１，１５２に入力される。ANDゲート１５６
は、波形合成回路９２の出力P₄，P₁ならびにSR
−Ｆ／Ｆの出力が入力される。バイナリカウン
タ１４９は、クロツク入力ＣにはANDゲート１
５９の出力が入力され、リセツト入力ＲにはSR
−Ｆ／Ｆ１５８のＱ出力が入力される。実施例で
は、バイナリカウンタ１４９は、３段のフリツプ
フロツプで構成され、その各々の出力Q₁，Q₂，
Q₃はORゲート１５４に入力されるとともに、
EX・ORゲート１５０，１５１，１５２にそれぞ
れ入力される。NORゲート１５３は、EX・OR
ゲート１５０，１５１，１５２の出力が入力さ
れ、その出力は、SR−Ｆ／Ｆ１５８のセツト入
力Ｓに入力される。ORゲート１５５にはANDゲ
ート１４１の出力、AND１４２の出力、ORゲー
ト１５４の出力、波形合成回路９２の出力P₀がそ
れぞれ入力され、出力T₁は駆動回路に入力され
る。 次に、実施例の動作説明を行なう。 SR−Ｆ／Ｆ１４０は、ロータが回転の時は検
出信号T₄の入力によつてセツト状態となり、
は“Ｌ”となるため、ANDゲート１４１，１４
２，１４６，１５９の出力は、全て“Ｌ”とな
る。このため、ANDゲート１５９の出力T₃は、
波形合成回路の出力P₅信号は回転検出と同時に
“Ｌ”信号となり、以後、検出回路は禁止され
る。又、アツブダウンカウンタ１４８のＵ／Ｄ入
力は“Ｈ”のとき、アツプカウンタ“Ｌ”のとき
ダウンカウンタとなるため、ロータが回転してい
るときはダウンカウンタとなる。 このとき、バイナリカウンタ１４３のクロツク
入力Ｃには、１秒毎に波形合成回路からの出力P₁
が入力されるため、実施例の様に、４段のフリツ
プフロツプ構成の場合には、16秒毎にANDのゲ
ート１４４の出力は“Ｈ”となり、ORゲート１
４５を介してアツプダウンカウンタ１４８のクロ
ツク入力Ｃに入力され、アツプダウンカウンタ１
４８のカウント内容は、16秒毎に１だけ減ぜられ
る。 一方、波形合成回路９２の出力P₄は、2048Hzの
信号であるため、周期は約0.5ｍ secとなり、波
形合成回路９２の出力P₁が“Ｈ”のときのみ
ANDゲート１５６を介してバイナリカウンタ１
４９のクロツク入力Ｃに入力される。実施例で
は、バイナリカウンタ１４９は３段のフリツプフ
ロツプで構成されている。EX・OR１５０，１５
１，１５２は、バイナリカウンタ１４９とアツプ
ダウンカウンタ１４８の出力の一致を常に監視し
ており、内容が一致したときEX・ORの出力は全
て“Ｌ”となり、NORゲート１５３の出力は
“Ｈ”となり、SR−Ｆ／Ｆ１５８をセツト状態と
し、出力Ｑは“Ｈ”となり、バイナリカウンタ１
４９はリセツトされる。このためORゲート１５
４の出力は、アツプダウンカウンタのカウント数
と、0.5ｍ secの積だけの時間幅の信号が“Ｈ”
として出力される。 一方、検出回路９５の出力T₄が、検出の時間
内で一度も“Ｈ”信号がでなかつた場合、ロータ
は最初の駆動パルスでは回転できなかつたと判断
され、SR−Ｆ／Ｆ１４０の出力は“Ｈ”の状
態を続ける。このため、ANDゲート１４１の出
力は、波形合成回路９２からの出力T₂がそのま
まORゲート１５５の出力としてモータの補正駆
動を行なう。又、ANDゲート１４２の出力は、
波形合成回路９２の出力信号P₃が出力され、T₂
信号として駆動回路９４に入力され、このときは
補正駆動状態のステツプモータのコイルに流れる
電流の方向と逆向きの方向に電流が流れる様に制
御するとともに、ORゲート１５５の出力T₁から
も駆動回路９４に入力されるため、ステツプモー
タの残留磁気影響を除くことができ、一体ステー
タの場合の可飽和磁路飽和時間の消去が行なわれ
る。 更に、SR−Ｆ／Ｆ１４０の出力が“Ｈ”で
あるため、ANDゲート１４６の出力が“Ｈ”と
なり、アツプダウンカウンタ１４８のＵ／Ｄ入力
が“Ｈ”となる。アツプダウンカウンタ１４８は
アツプカウンタにセツトされ、波形合成回路９２
の出力P₃がANDゲート１４２、ORゲート１４５
を介して、アツプダウンカウンタ１４８のクロツ
ク入力Ｃに入力される。このためアツプダウンカ
ウンタ１４８のカウント内容は＋１となり、次回
に出力される駆動パルスの長さは0.5ｍ secだけ
長くなる。アツプダウンカウンタ１４８のフリツ
プフロツプの出力Q₁，Q₂，Q₃が全て“Ｈ”とな
り、次にアツプ入力が入ると、カウンタの内容は
全て“Ｌ”となつてしまう。これを禁止するため
に、NANDゲート１４７の入力が全て“Ｈ”とな
つたとき、ANDゲート１４６の出力を“Ｌ”と
して、アツプダウンカウンタ１４８をダウンカウ
ンタとして、全て“Ｌ”となることを禁止してい
る。 波形合成回路の出力P₀は、通常駆動パルスの最
低パルス幅を決定するためにある。これはパルス
幅が、０ｍ secから開始されると、一定のパル
ス幅で駆動するまで、エネルギーのロスが大きい
ためであり、実施例では最低駆動パルス幅を約
1.9ｍ secに設定してある。 アツプダウンカウンタ１４８は、リセツト信号
が分周回路に入力されると同時にリセツトされ
る。 このため、リセツト解除後は、通常駆動パルス
は、波形合成回路９２の出力P₀のパルス幅で決ま
るパルスで駆動される。ところで、この波形合成
回路９２の出力P₀のパルス幅は、おおむねステツ
プモータ９６が回転し得ない最大の長さに設定し
てあり、リセツト解除後は、必らず補正駆動を行
なうことになる。このため、時計の組立時に補正
回路の良否の判定が容易になり、検査時間の短縮
が可能となる。更に、通常駆動パルス幅が一定に
なる時間も、１〜２回程度の補正駆動を行なつた
だけですむので早い。そのため、ステツプモータ
の消費電流測定がすみやかに行なうことができ
る。 ステツプモータの駆動パルスが、ステツプモー
タが回転できない程短かいパルス幅であるとき
は、通常駆動パルス幅では駆動できない。従つ
て、検出回路からの出力信号T₄は“Ｌ”の信号
であるため、SR−Ｆ／Ｆ１４０出力は“Ｈ”
となつており、補正駆動パルスとして、波形合成
回路９２の出力信号P₂が、ステツプモータ９６に
印加される。このパルス幅は、モータの最大トル
クを保証できる幅に設定される。実施例では、こ
の幅は7.8ｍ secである。そして波形合成回路９
２の出力P₃が入力されると、アツプダウンカウン
タ１４８はアツプカウンタになつているため、カ
ウンタ内容は＋１となる。従つて１秒目の駆動パ
ルス幅が1.9ｍ secであつた場合、２秒目の通常
駆動パルスは、波形合成回路の出力T₁＝1.9ｍ
secと0.5ｍ secの長さ、つまり、2.4ｍ secの
長さの駆動パルスとなる。 更に、このパルス幅で回転しきれないときは、
7.8ｍ secの補正駆動を行ない、その後、波形合
成回路９２の出力T₃でアツプダウンカウンタの
カウンタを２に設定する。３秒目では、通常駆動
パルスの長さは2.9ｍ secとなる。もし、このパ
ルス幅で回転できないときは、同じ動作をくり返
し、通常駆動パルス幅はロータが回転できる限界
に近いパルス幅で駆動を行なえる。ところが、バ
イナリカウンタ１４３のカウンタ内容が16となつ
たとき、ANDゲート１４４の出力が“Ｈ”とな
り、アツプダウンカウンタ１４８の内容は−１と
なる。このため、例えば3.4ｍ secで通常駆動を
行なつていた場合、次の通常駆動パルス2.9ｍ
secとなる。従つて、2.9ｍ secで回転できる場
合は、このまま2.9ｍ secで駆動を続けるが、
2.9ｍ secでは回転しきれない場合には、2.9ｍ
secで駆動し、非駆動であることを検出し、補
正駆動パルスでロータを回転させ、アツプダウン
カウンタの内容を＋１、次の通常駆動パルスの長
さは、再び3.4ｍ secとなる。 又、カレンダー付の腕時計の場合、１日のうち
約６時間カレンダ送りのために、負荷が大きくな
る。この場合も、通常3.4ｍ secで駆動していた
ものが、カレンダ送り時のみ、3.9ｍ sec、4.4
ｍ secというパルスで駆動できる様になり、一
度長くなつたパルスは、16秒後に0.5ｍ secずつ
短かくして駆動し、常にロータが回転できるギリ
ギリの駆動パルス幅で駆動できることになり、モ
ータの消費電力は、最低の状態で、時計を駆動で
きる様になる。 実施例では、バイナリカウンタ１４３はフリツ
プフロツプ４段のバイナリカウンタであるため、
16秒に１回は、駆動パルスと補正駆動パルスが同
時に出ることになる。このため、更に低電力化を
ねらう場合、バイナリカウンタ１４３の段数を更
に増すことにより、通常駆動パルスと補正駆動パ
ルスが、秒内に両方発生する率を少なくできる。 ところが、あまりカウンタの段数を増しすぎる
と、負荷が大きくなり、駆動パルス幅が長くなつ
てしまつた後、負荷が小さくなつたときにもとの
パルス幅にもどるために時間がかかつてしまう。 このため、このバイナリカウンタの段数は、あ
まり多すぎても無意味になる。 以上の説明の様に、本発明によれば、前述のよ
うな非常に効果的なモータの低消費電力駆動回路
を有する電子時計の機能検査、性能検査が容易に
なり、効果多大である。 なお、本実施例では、一体ステータ型モータで
説明を行なつたが、従来から時計用として用いら
れている二体ステータ型モータでも、この効果は
何ら変わるごとがなく、同様に大きな効果があ
る。

【図面の簡単な説明】

第１図は、一般的なアナログ表示式電子腕時計
の表示機構の一例、第２図は、従来の電子腕時計
の回路構成例、第３図は、ステツプモータの駆動
電流波形の一例、第４図は本発明による駆動パル
ス列の一例、第５図、第６図、第７図は、ロータ
の動作検出の一原理の説明図、第８図はステツプ
モータの駆動電流波形の一例、第９図と第１０図
は、ロータの動作検出回路の一例と検出電圧波形
の一例、第１１図と第１３図は、ロータ駆動後の
ロータの回転角と誘起電圧の関係、第１２図は、
他の原理によるロータの動作検出回路の一例、第
１４図は、駆動パルス幅を種々変化させた時の電
流波形と誘起電圧波形、第１５図は、駆動パルス
幅とその後のピーク電位の関係を示すグラフ、第
１６図はロータの動作検出誘起電圧波形の一例、
第１７図は本発明の一実施例のブロツク図、第１
８図は本実施例に必要なパルスのタイムチヤー
ト、第１９図は駆動回路と検出回路の構成図、第
２０図ａ，ｂは、コンパレータの詳細構成図及び
ブロツク図、第２１図ａ，ｂは、コンパレータの
動作説明図、第２２図は本発明による制御回路の
構成例である。 １……ステータ、６……ロータ、７……コイ
ル、１０……水晶発振回路、１１……分周回路、
１２……パルス合成回路、１３ａ，１３ｂ……駆
動用インバータ、９０……発振回路、９１……分
周回路、９２……波形合成回路、９３……制御回
路、９４……駆動回路、９５……動作検出回路、
９６……ステツプモータ、９７……リセツト入力
端子。

Claims (1)

【特許請求の範囲】
1. １ 時計針を運針するステツプモータと、時間信
   号を作る基準信号発生手段と、該基準信号発生手
   段の出力を合成して異なつた実効電力を有する駆
   動パルス群及び充分大きな実効電力を有する補正
   パルスを作る波形合成回路と、該駆動パルス群の
   うちのいずれか一つを時間信号に同期してステツ
   プモータに供給する駆動回路と、駆動パルスが供
   給された直後ステツプモータの回転・非回転を検
   出する検出回路と、非回転が検出された時に該非
   回転を補うため補正パルスを駆動回路に供給する
   制御回路よりなる電子時計において、該制御回路
   は非回転が検出されたとき非回転時の駆動パルス
   より一つ上の大きさの実効電力を有する駆動パル
   スを駆動回路に供給し、所定期間非回転が検出さ
   れないときはそれまでの駆動パルスより一つ下の
   大きさの実効電力を有する駆動パルスを供給する
   とともに、ステツプモータが停止状態から回転を
   再開するときは、最小の実効電力を有する駆動パ
   ルスを前記波形合成回路から前記駆動回路へ供給
   することを特徴とする電子時計。