JPS61144930A - 信号形成回路 - Google Patents
信号形成回路Info
- Publication number
- JPS61144930A JPS61144930A JP26617384A JP26617384A JPS61144930A JP S61144930 A JPS61144930 A JP S61144930A JP 26617384 A JP26617384 A JP 26617384A JP 26617384 A JP26617384 A JP 26617384A JP S61144930 A JPS61144930 A JP S61144930A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- frequency division
- shift register
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
この発明は、信号形成技術さらには正弦波のような交流
信号の形成に適用して特に有効な技術に関し1例えばブ
ツシュホン型電話器におけるブツシュ音発生のための正
弦波信号の形成に利用して有効な技術に関する。
信号の形成に適用して特に有効な技術に関し1例えばブ
ツシュホン型電話器におけるブツシュ音発生のための正
弦波信号の形成に利用して有効な技術に関する。
[背景技術]
電話回線網における加入者線端末のブツシュホン型電話
器は、内部にトーンジェネレータを有し、ブツシュボタ
ンが押されると、それぞれ対応した周波数のブツシュ音
が発生されるようになっている。
器は、内部にトーンジェネレータを有し、ブツシュボタ
ンが押されると、それぞれ対応した周波数のブツシュ音
が発生されるようになっている。
従来、電話器内のトーンジェネレータとしては、第3図
に示すように、発振器1と分周器2a、2b、キーデコ
ーダ3およびリング状に接続されたジョンソン・カウン
タと呼ばれるシフトレジスタ4a、4bとD/A変換器
5at5bとからなるDTMF (デュアル・トーン・
マルチ・フリークエンシ)発振器が用いられていた。
に示すように、発振器1と分周器2a、2b、キーデコ
ーダ3およびリング状に接続されたジョンソン・カウン
タと呼ばれるシフトレジスタ4a、4bとD/A変換器
5at5bとからなるDTMF (デュアル・トーン・
マルチ・フリークエンシ)発振器が用いられていた。
ところが、上記DTMF発振器においては、シフトレジ
スタ4a、4bに一定のパルス幅のクロックを入れてシ
フト動作させるようになっていた。
スタ4a、4bに一定のパルス幅のクロックを入れてシ
フト動作させるようになっていた。
また、D/A変換器5a、5bは1例えば抵抗値の異な
る複数個の重み抵抗を有し、この重み抵抗のτ゛方の端
子にそれぞれ上記シフトレジスタ4a(もしくは4b)
の各ビットの出力端子もしくは各ビットの出力を受ける
インバータの出力端子が接続されて重み抵抗型のD/A
変換器に構成されていた。
る複数個の重み抵抗を有し、この重み抵抗のτ゛方の端
子にそれぞれ上記シフトレジスタ4a(もしくは4b)
の各ビットの出力端子もしくは各ビットの出力を受ける
インバータの出力端子が接続されて重み抵抗型のD/A
変換器に構成されていた。
つまり、従来のDTMF発振器は、第4図(A)に示す
ように、発生される正弦波を時間軸で等分した各点での
レベルを、D/A変換器5a、5bを構成する重み抵抗
やMOSトランジスタのサイズ等を適当に設定して作っ
ていた。
ように、発生される正弦波を時間軸で等分した各点での
レベルを、D/A変換器5a、5bを構成する重み抵抗
やMOSトランジスタのサイズ等を適当に設定して作っ
ていた。
しかしながら、このような方式では、D/A変換器5a
、5bのビット数が少ないほど時間軸の各点でのレベル
の誤差が大きくなる。しかも、抵抗やMOSトランジス
タのサイズが各ビットごとに異なると、プロセスのバラ
ツキによる各抵抗やMOSトランジスタのアナログ量へ
の影響が各素子ごとに異なってしまう、そのため、プロ
セスのバラツキによる各素子のアナログ量の変動のバラ
ツキが一様でなでなくなる。その結果1発生される正弦
波信号のひずみが大きいという欠点があった。また、各
素子のアナログ量を補正してレベルを微調整するような
ことも非常に難しいという不都合があった。
、5bのビット数が少ないほど時間軸の各点でのレベル
の誤差が大きくなる。しかも、抵抗やMOSトランジス
タのサイズが各ビットごとに異なると、プロセスのバラ
ツキによる各抵抗やMOSトランジスタのアナログ量へ
の影響が各素子ごとに異なってしまう、そのため、プロ
セスのバラツキによる各素子のアナログ量の変動のバラ
ツキが一様でなでなくなる。その結果1発生される正弦
波信号のひずみが大きいという欠点があった。また、各
素子のアナログ量を補正してレベルを微調整するような
ことも非常に難しいという不都合があった。
[発明の目的]
この発明の目的は、プロセスのバラツキに拘らず出力さ
れる交流信号の波形のひずみを小さくできるような信号
形成技術を提供することを目的とする。
れる交流信号の波形のひずみを小さくできるような信号
形成技術を提供することを目的とする。
この発明の他の目的は、プロセスのバラツキによる素子
のアナログ量の変動に伴なうレベルの誤差を容易に補正
できるような信号形成技術を提供することにある。
のアナログ量の変動に伴なうレベルの誤差を容易に補正
できるような信号形成技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
[発明の概要コ
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、ジョンソン・カウンタを構成するようなシフ
トレジスタの並列出力をD/A変換して交流信号を形成
する方式において、上記シフトレジスタに供給され、こ
れをシフト動作させるクロックのパルス幅を変更できる
ような補助手段を設け、交流信号の波形を時間軸で等分
するのではなくレベル方向に等分するようにして、各点
でのレベルの誤差を小さくするとともに、D/A変換器
を構成する抵抗やMOSトランジスタとしてサイズの同
じものを使用できるようにして、プロセスのバラツキに
よる各素子のアナログ量の変動を一様にし、これによっ
て発生される交流信号の波形のひずみを減少させる。ま
た、シフトレジスタに供給されるクロックパルス幅の補
正量を簡単に変更できるようにして、プロセスのバラツ
キに伴なうレベル誤差を容易に補正できるようにするも
のである。
トレジスタの並列出力をD/A変換して交流信号を形成
する方式において、上記シフトレジスタに供給され、こ
れをシフト動作させるクロックのパルス幅を変更できる
ような補助手段を設け、交流信号の波形を時間軸で等分
するのではなくレベル方向に等分するようにして、各点
でのレベルの誤差を小さくするとともに、D/A変換器
を構成する抵抗やMOSトランジスタとしてサイズの同
じものを使用できるようにして、プロセスのバラツキに
よる各素子のアナログ量の変動を一様にし、これによっ
て発生される交流信号の波形のひずみを減少させる。ま
た、シフトレジスタに供給されるクロックパルス幅の補
正量を簡単に変更できるようにして、プロセスのバラツ
キに伴なうレベル誤差を容易に補正できるようにするも
のである。
[実施例コ
第1図は1本発明に係る交流信号形成回路を。
ブツシュホン型電話器用ICのDTMF発振器に適用し
た場合の一実施例を示す。図面には説明を簡単にするた
め、第3図における一対の分周器2a、2bとそれに接
続される回路のうち片側の回路のみが示されている。実
際のDTM発振器では、図中の発振器1を除く他の回路
がもう一組設けられる。
た場合の一実施例を示す。図面には説明を簡単にするた
め、第3図における一対の分周器2a、2bとそれに接
続される回路のうち片側の回路のみが示されている。実
際のDTM発振器では、図中の発振器1を除く他の回路
がもう一組設けられる。
第1図の実施例においては、分局カウンタ21とリセッ
ト回路22とによってプログラマブルな分周器が構成さ
れている0分局カウンタ21は、例えばアップカウンタ
からなり1発振器1から供給される原発振信号φ0をカ
ウントアツプして行く。リセット回路22は、上記分周
カウンタ21の計数値を監視し、キーデコーダ3等から
供給されるキー人力のデコード信号に基づいて分周カウ
ンタ21の計数値が所定値(m)に達したときにリセッ
ト信号R81を出力して分周カウンタ21をリセットし
、再び「0」からカウントアツプを開始させる。
ト回路22とによってプログラマブルな分周器が構成さ
れている0分局カウンタ21は、例えばアップカウンタ
からなり1発振器1から供給される原発振信号φ0をカ
ウントアツプして行く。リセット回路22は、上記分周
カウンタ21の計数値を監視し、キーデコーダ3等から
供給されるキー人力のデコード信号に基づいて分周カウ
ンタ21の計数値が所定値(m)に達したときにリセッ
ト信号R81を出力して分周カウンタ21をリセットし
、再び「0」からカウントアツプを開始させる。
これによって、リセット回路22からは、原発振信号φ
0を分周比m (mは整数)で分周した周波数のリセッ
ト信号R8,が出力される。リセット回路22は、シフ
トレジスタ4のビット数をnとすると、例えば4Xn種
類の計数値を保持し、キー人力KEYに応じて分周カウ
ンタ21による分周率を4段階に変え、かつ各段階での
分周の際に計数値をダイナミックに変えるようにされて
いる。
0を分周比m (mは整数)で分周した周波数のリセッ
ト信号R8,が出力される。リセット回路22は、シフ
トレジスタ4のビット数をnとすると、例えば4Xn種
類の計数値を保持し、キー人力KEYに応じて分周カウ
ンタ21による分周率を4段階に変え、かつ各段階での
分周の際に計数値をダイナミックに変えるようにされて
いる。
上記のように、各段階での分周の際に分周カウンタ21
による計数値をダイナミックに変更して行くため、この
実施例ではリセット信号RS1を計数する補助カウンタ
11が設けられている。リセット回路22に設定される
計数値は、この補助カウンタ11の内容に応じて、リセ
ット信号R8、を出力する度ごとにml 、 m2 、
・・・・mn(7)ように順番に変化される。しかも、
リセット回路22は、例えば補助カウンタ11の最上位
ビットの参照によって一度計数値m1 、 m2 、・
・・・mnの順番で比較を行なったならば、次には上記
とは逆にmn、・・・・m2.mlの順番で比較を行な
うようになっている。
による計数値をダイナミックに変更して行くため、この
実施例ではリセット信号RS1を計数する補助カウンタ
11が設けられている。リセット回路22に設定される
計数値は、この補助カウンタ11の内容に応じて、リセ
ット信号R8、を出力する度ごとにml 、 m2 、
・・・・mn(7)ように順番に変化される。しかも、
リセット回路22は、例えば補助カウンタ11の最上位
ビットの参照によって一度計数値m1 、 m2 、・
・・・mnの順番で比較を行なったならば、次には上記
とは逆にmn、・・・・m2.mlの順番で比較を行な
うようになっている。
最終的に得るべき信号が正弦波である場合は分周率が異
なっても波形は相似であるため各点の分割比すなわちク
ロック(リセット信号R5,)のパルス幅も規則性を有
している。そこで、リセット回路22には4種類の計数
値と、8種類のパルス幅の比率を保持させて、合わせて
32種類の計数値を設定できるようにしてもよい。
なっても波形は相似であるため各点の分割比すなわちク
ロック(リセット信号R5,)のパルス幅も規則性を有
している。そこで、リセット回路22には4種類の計数
値と、8種類のパルス幅の比率を保持させて、合わせて
32種類の計数値を設定できるようにしてもよい。
上記リセット回路22から出力されるリセット信号R8
1がジョンソン・カウンタを構成するシフトレジスタ4
に供給され、これをシフト動作させる。ジョンソン・カ
ウンタは、シフトレジスタの最終ビットの出力信号がイ
ンバータを介して初段に帰還されるように構成されてい
る。このシフトレジスタ4が上記リセット信号R81に
よってシフト動作されると、最初は初段のビットから最
終ビットに向かって順番にrlJがセットされて行く。
1がジョンソン・カウンタを構成するシフトレジスタ4
に供給され、これをシフト動作させる。ジョンソン・カ
ウンタは、シフトレジスタの最終ビットの出力信号がイ
ンバータを介して初段に帰還されるように構成されてい
る。このシフトレジスタ4が上記リセット信号R81に
よってシフト動作されると、最初は初段のビットから最
終ビットに向かって順番にrlJがセットされて行く。
全ビットが「1」にセットされると、インバータの出力
が反転して今度は最初のビットから最終ビットに向かっ
て「0」がセットされて行く。
が反転して今度は最初のビットから最終ビットに向かっ
て「0」がセットされて行く。
このような順序で変化するシフトレジスタ4のビットパ
ターン(シフトレジスタ4のビット数を8ビツトとする
とビットパターンはその倍の16種類)をD/A変換器
5でD/A変換することにより、正弦波信号V o u
tが出力される。
ターン(シフトレジスタ4のビット数を8ビツトとする
とビットパターンはその倍の16種類)をD/A変換器
5でD/A変換することにより、正弦波信号V o u
tが出力される。
このとき、シフトレジスタ4に供給されるクロックとし
てのリセット信号R5,のパルス幅が。
てのリセット信号R5,のパルス幅が。
予め所定の比率でダイナミックに変わって行く。
そのため、D/A変換器5の出力レベルが等間隔で変化
しても、所望の周波数の正弦波が形成される。つまり、
この実施例によると、第4図(B)に示すように、D/
A変換器5の出力V o u tのレベルが等分割され
、各点のレベルのホールド時間がリセット信号RS1の
パルス幅に応じてダイナミックに変化することによって
所望の正弦波信号が得られる。
しても、所望の周波数の正弦波が形成される。つまり、
この実施例によると、第4図(B)に示すように、D/
A変換器5の出力V o u tのレベルが等分割され
、各点のレベルのホールド時間がリセット信号RS1の
パルス幅に応じてダイナミックに変化することによって
所望の正弦波信号が得られる。
これによって、従来(第4図A参照)のように時間軸を
等分して、各点のレベルを抵抗やMOSトランジスタの
サイズで設定した場合には、各素子のアナログ量のコン
トロールが難しいためレベル誤差が大きかったものが、
この実施例では分局カウンタ21の計数値を変えること
でパルス幅をダイナミックに変えてやれば、各点のホー
ルド時間を細かい単位で設定できるのでレベル誤差が小
さくなり、正弦波のひずみが小さくなる。
等分して、各点のレベルを抵抗やMOSトランジスタの
サイズで設定した場合には、各素子のアナログ量のコン
トロールが難しいためレベル誤差が大きかったものが、
この実施例では分局カウンタ21の計数値を変えること
でパルス幅をダイナミックに変えてやれば、各点のホー
ルド時間を細かい単位で設定できるのでレベル誤差が小
さくなり、正弦波のひずみが小さくなる。
また、この実施例によると、各点のレベルを電圧の等分
割によって設定しているので、D/A変換器5内の抵抗
やMoSトランジスタのサイズをビットごとに変える必
要はなく、すべて同一サイズに形成してやることができ
る。そのため、プロセスのバラツキに伴なう各素子のア
ナログ量への影響が均一になる。その結果、プロセスの
バラツキによって各素子のアナログ量がバラついても。
割によって設定しているので、D/A変換器5内の抵抗
やMoSトランジスタのサイズをビットごとに変える必
要はなく、すべて同一サイズに形成してやることができ
る。そのため、プロセスのバラツキに伴なう各素子のア
ナログ量への影響が均一になる。その結果、プロセスの
バラツキによって各素子のアナログ量がバラついても。
これによって正弦波信号の波形がひずむようなことがな
い。
い。
[実施例2]
次に本発明の第2の実施例を説明する。
この実施例では、分周カウンタ21とリセット回路22
とからなる分周器と、ジョンソン・カウンタ4との間に
分周比補正回路10が設けられている。リセット回路2
2は4種類の計数値を保持するようにされる。また、上
記補正回路10は、特に制限されないが、上記リセット
回路22から出力されるリセット信号R3,を計数する
カウンタ11と、このカウンタ11の計数値を監視して
、所定値(n)に達したときカウンタ11をリセットさ
せるリセット回路12とから構成されている。
とからなる分周器と、ジョンソン・カウンタ4との間に
分周比補正回路10が設けられている。リセット回路2
2は4種類の計数値を保持するようにされる。また、上
記補正回路10は、特に制限されないが、上記リセット
回路22から出力されるリセット信号R3,を計数する
カウンタ11と、このカウンタ11の計数値を監視して
、所定値(n)に達したときカウンタ11をリセットさ
せるリセット回路12とから構成されている。
そして、このリセット回路12から出力されるリセット
信号R32を前記分周カウンタ21に供給して、原発振
信号φ0の数クロック分だけ遅れてリセットさせるよう
になっている。
信号R32を前記分周カウンタ21に供給して、原発振
信号φ0の数クロック分だけ遅れてリセットさせるよう
になっている。
上記リセット回路12は、シフトレジスタ4のビット数
に応じた分周比補正用の計数値を保持し、分局カウンタ
12の計数値mを例えば5段階に変えるようにされてい
る。
に応じた分周比補正用の計数値を保持し、分局カウンタ
12の計数値mを例えば5段階に変えるようにされてい
る。
この実施例では、分周カウンタ21から出力される原発
振信号φ0の周波数をm分の1に分周した周波数のリセ
ット信号R3,が、補正回路10内のカウンタ11八入
って来るたびにカウンタ11が更新されるとともに、上
記リセット回路12によってこのカウンタ11の内容に
応じてリセット信号RS、よりも数クロック遅れたリセ
ット信号R52が出力されて分周カウンタ21に供給さ
れる。そのため1分周カウンタ21は数クロックだけ遅
れて計数を開始することになる。遅延されるクロックの
数iは、カウンタ11の内容によって変更される。その
結果、ジョンソン・カウンタ(4)へ供給されるリセッ
ト回路22の出力信号(リセット信号)RS、は、第5
図に示すように、最小のパルス幅が原発振信号φ0のm
倍であったものが、m+i倍にそれぞれ引き延ばされる
。
振信号φ0の周波数をm分の1に分周した周波数のリセ
ット信号R3,が、補正回路10内のカウンタ11八入
って来るたびにカウンタ11が更新されるとともに、上
記リセット回路12によってこのカウンタ11の内容に
応じてリセット信号RS、よりも数クロック遅れたリセ
ット信号R52が出力されて分周カウンタ21に供給さ
れる。そのため1分周カウンタ21は数クロックだけ遅
れて計数を開始することになる。遅延されるクロックの
数iは、カウンタ11の内容によって変更される。その
結果、ジョンソン・カウンタ(4)へ供給されるリセッ
ト回路22の出力信号(リセット信号)RS、は、第5
図に示すように、最小のパルス幅が原発振信号φ0のm
倍であったものが、m+i倍にそれぞれ引き延ばされる
。
その結果、第1の実施例の回路と同じように、各点のレ
ベルのホールド時間をダイナミックに変えることができ
、ひずみの少ない正弦波を形成することができる。
ベルのホールド時間をダイナミックに変えることができ
、ひずみの少ない正弦波を形成することができる。
なお、上記実施例では、分周比補正回路10内のリセッ
ト回路12の出力信号R32を数クロック遅らせて分周
カウンタ21に入れて1分周カウンタ21の実質的な計
数値を変更させることでリセット信号R5Iすなわちシ
フトレジスタ1のクロックのパルス幅を変えるようにし
ているが、分局カウンタ21の前段に適当なディレィ回
路を設け、補正回路内のリセット回路12の出力信号R
82をこのディレィ回路に入れて原発振信号φ0を数ク
ロック分ずつ引き延ばして分周カウンタ21に入れてや
るようにしてもよい。また、カウンタ21をR82によ
り進めることでm+iではなく、m−iとすることもで
きる。
ト回路12の出力信号R32を数クロック遅らせて分周
カウンタ21に入れて1分周カウンタ21の実質的な計
数値を変更させることでリセット信号R5Iすなわちシ
フトレジスタ1のクロックのパルス幅を変えるようにし
ているが、分局カウンタ21の前段に適当なディレィ回
路を設け、補正回路内のリセット回路12の出力信号R
82をこのディレィ回路に入れて原発振信号φ0を数ク
ロック分ずつ引き延ばして分周カウンタ21に入れてや
るようにしてもよい。また、カウンタ21をR82によ
り進めることでm+iではなく、m−iとすることもで
きる。
また、上記実施例では1分周カウンタ21としてアップ
カウンタを用いてゼロからカウンタアップさせているが
、これをダウンカウンタで構成し。
カウンタを用いてゼロからカウンタアップさせているが
、これをダウンカウンタで構成し。
リセット回路12に代わるような設定回路でキー人力に
対応した計数値を分周カウンタ21に設定して、これを
原発振信号でカウントダウンさせ、オール「0」になっ
た時点でリセット信号R51を発生させるようにしても
よい。あるいは、アップカウンタを所定値からカウント
アツプさせ、オール「1」になった時点でリセット信号
R81を発生させるようにしてもよい、D/A変換器は
、リセット回路の計数指示値をD/A変換するように構
成されても良い。この場合、シフトレジスタは必要とさ
れない。
対応した計数値を分周カウンタ21に設定して、これを
原発振信号でカウントダウンさせ、オール「0」になっ
た時点でリセット信号R51を発生させるようにしても
よい。あるいは、アップカウンタを所定値からカウント
アツプさせ、オール「1」になった時点でリセット信号
R81を発生させるようにしてもよい、D/A変換器は
、リセット回路の計数指示値をD/A変換するように構
成されても良い。この場合、シフトレジスタは必要とさ
れない。
[効果]
(1)シフトレジスタの並列出力をD/A変換して交流
信号を形成する方式において、上記シフトレジスタに供
給され、これをシフト動作させるクロックのパルス幅を
変更するような補助手段を設け、交流信号の波形を時間
軸で等分するのではなくレベル方向に等分して形成する
ようにしたので、各点でのレベルの誤差が小さくなると
ともに、D/A変換器を構成する抵抗やMOSトランジ
スタとしてサイズの同じものが使用できるようになって
、プロセスのバラツキによる各素子のアナログ量の変動
が一様にされるという作用により、発生される交流信号
のひずみが減少されるという効果がある。
信号を形成する方式において、上記シフトレジスタに供
給され、これをシフト動作させるクロックのパルス幅を
変更するような補助手段を設け、交流信号の波形を時間
軸で等分するのではなくレベル方向に等分して形成する
ようにしたので、各点でのレベルの誤差が小さくなると
ともに、D/A変換器を構成する抵抗やMOSトランジ
スタとしてサイズの同じものが使用できるようになって
、プロセスのバラツキによる各素子のアナログ量の変動
が一様にされるという作用により、発生される交流信号
のひずみが減少されるという効果がある。
(2)シフトレジスタの並列出力をD/A変換して交流
信号を形成する方式において、上記シフトレジスタに供
給され、これをシフト動作させるクロックのパルス幅を
変更できるような補助手段を設け、交流信号の波形を時
間軸で等分するのではなくレベル方向に等分して形成す
るようにしたので、分周カウンタの計数値を調整するこ
とで、シフトレジスタの供給されるクロックパルス幅の
補正量を簡単に変更できるという作用により、プロセス
のバラツキに伴なうレベル誤差を容易に補正できるとい
う効果がある。
信号を形成する方式において、上記シフトレジスタに供
給され、これをシフト動作させるクロックのパルス幅を
変更できるような補助手段を設け、交流信号の波形を時
間軸で等分するのではなくレベル方向に等分して形成す
るようにしたので、分周カウンタの計数値を調整するこ
とで、シフトレジスタの供給されるクロックパルス幅の
補正量を簡単に変更できるという作用により、プロセス
のバラツキに伴なうレベル誤差を容易に補正できるとい
う効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、シフトレジスタの一例としてジョンソン・カウンタが
示されているが、それ以外にもリング・カウンタその他
の形式のシフトレジスタを用いることが可能である。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、シフトレジスタの一例としてジョンソン・カウンタが
示されているが、それ以外にもリング・カウンタその他
の形式のシフトレジスタを用いることが可能である。
[利用分野]
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるブツシュホン型電話
器用ICにおけるDTMF発振器に適用したものについ
て説明したが、それに限定されず、交流信号(正弦波)
の発生を行なうアナログ集積回路一般に利用することが
できる。
をその背景となった利用分野であるブツシュホン型電話
器用ICにおけるDTMF発振器に適用したものについ
て説明したが、それに限定されず、交流信号(正弦波)
の発生を行なうアナログ集積回路一般に利用することが
できる。
第1図は5本発明をブツシュホン型電話器用ICにおけ
るDTMF発振器に適用した場合の要部の一実施例を示
す回路構成図、 第2図は1本発明の第2の実施例を示す回路構成図。 第3図は、従来のブツシュホン型電話器用ICにおける
DTMF発振器の構成例を示す回路図、第4図(A)、
(B)は、従来方式と本発明方式による出力信号の波形
をそれぞれ示す説明図、第5図は、本発明におけるシフ
トレジスタへのクロックの波形を示す説明図である。 1・・・・発振器、4・・・・シフトレジスタ(ジョン
ソン・カウンタ)、5・・・・D/A変換器、10・・
・・分周比補正回路、11・・・・補助カウンタ、12
.22・・・・リセット回路、2工・・・・分周カウン
タ。
るDTMF発振器に適用した場合の要部の一実施例を示
す回路構成図、 第2図は1本発明の第2の実施例を示す回路構成図。 第3図は、従来のブツシュホン型電話器用ICにおける
DTMF発振器の構成例を示す回路図、第4図(A)、
(B)は、従来方式と本発明方式による出力信号の波形
をそれぞれ示す説明図、第5図は、本発明におけるシフ
トレジスタへのクロックの波形を示す説明図である。 1・・・・発振器、4・・・・シフトレジスタ(ジョン
ソン・カウンタ)、5・・・・D/A変換器、10・・
・・分周比補正回路、11・・・・補助カウンタ、12
.22・・・・リセット回路、2工・・・・分周カウン
タ。
Claims (1)
- 【特許請求の範囲】 1、原発振信号を適当な比率で分周する分周器と、上記
分周器の分周比を次々に変化させる補助手段と、上記補
助手段の出力にもとづいてアナログ信号を形成するD/
A変換器とからなることを特徴とする信号形成回路。 2、上記分周器は原発振信号を計数する分周カウンタと
、その計数値を設定する計数値設定回路とからなり、上
記計数値設定回路は内部に複数の設定値を保持し、所定
の順番で分周カウンタの内容と比較し、もしくは分周カ
ウンタに与えるようにされてなることを特徴とする特許
請求の範囲第1項記載の信号形成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26617384A JPS61144930A (ja) | 1984-12-19 | 1984-12-19 | 信号形成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26617384A JPS61144930A (ja) | 1984-12-19 | 1984-12-19 | 信号形成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61144930A true JPS61144930A (ja) | 1986-07-02 |
Family
ID=17427274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26617384A Pending JPS61144930A (ja) | 1984-12-19 | 1984-12-19 | 信号形成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61144930A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004019496A1 (ja) * | 2002-08-26 | 2004-03-04 | Mitsubishi Denki Kabushiki Kaisha | 波形発生方法、波形発生プログラム、波形発生回路、及びレーダ装置 |
WO2005081407A1 (ja) | 2004-02-25 | 2005-09-01 | Mitsubishi Denki Kabushiki Kaisha | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
JP2007127664A (ja) * | 2002-08-26 | 2007-05-24 | Mitsubishi Electric Corp | Fm−cwレーダ装置 |
JP2013197985A (ja) * | 2012-03-21 | 2013-09-30 | Advantest Corp | 信号発生装置および信号発生方法 |
-
1984
- 1984-12-19 JP JP26617384A patent/JPS61144930A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004019496A1 (ja) * | 2002-08-26 | 2004-03-04 | Mitsubishi Denki Kabushiki Kaisha | 波形発生方法、波形発生プログラム、波形発生回路、及びレーダ装置 |
EP1533906A1 (en) * | 2002-08-26 | 2005-05-25 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, waveform generation program, waveform generation circuit, and radar device |
EP1533906A4 (en) * | 2002-08-26 | 2005-10-26 | Mitsubishi Electric Corp | WAVEFORM GENERATION PROCESS, WAVEFORM GENERATION PROGRAM, WAVEFORM GENERATION CIRCUIT AND RADAR EQUIPMENT |
US7196658B2 (en) | 2002-08-26 | 2007-03-27 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, waveform generation program, waveform generation circuit and radar device |
JP2007127664A (ja) * | 2002-08-26 | 2007-05-24 | Mitsubishi Electric Corp | Fm−cwレーダ装置 |
JP4539648B2 (ja) * | 2002-08-26 | 2010-09-08 | 三菱電機株式会社 | Fm−cwレーダ装置 |
WO2005081407A1 (ja) | 2004-02-25 | 2005-09-01 | Mitsubishi Denki Kabushiki Kaisha | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
JPWO2005081407A1 (ja) * | 2004-02-25 | 2007-10-25 | 三菱電機株式会社 | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
US7548195B2 (en) | 2004-02-25 | 2009-06-16 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, radar device, and oscillator for radar device |
US7679549B2 (en) | 2004-02-25 | 2010-03-16 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, radar device, and oscillator for radar device |
JP4605157B2 (ja) * | 2004-02-25 | 2011-01-05 | 三菱電機株式会社 | 波形生成方法、レーダ装置及びレーダ装置用発振装置 |
JP2013197985A (ja) * | 2012-03-21 | 2013-09-30 | Advantest Corp | 信号発生装置および信号発生方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3691310B2 (ja) | 周波数測定回路 | |
US5287296A (en) | Clock generators having programmable fractional frequency division | |
EP0208141A2 (en) | Waveform generators | |
JPH0345008A (ja) | 同調システム用デジタル制御回路 | |
US4296380A (en) | Programmable digital frequency divider for synthesizing signals at desired frequency | |
JPS61144930A (ja) | 信号形成回路 | |
JPH04258023A (ja) | 高速カウンタ/ 除算器及び当該カウンタ/ 除算器をスワローワーカウンタに使用する方法 | |
US5794021A (en) | Variable frequency clock generation circuit using aperiodic patterns | |
JP2000059183A (ja) | 同期逓倍クロック信号生成回路 | |
JP2723052B2 (ja) | 自動調整回路 | |
US7117384B2 (en) | Timing method and apparatus for digital logic circuits | |
JPS5831418A (ja) | デイジタル移相回路 | |
JP2666682B2 (ja) | Pll回路 | |
US4805508A (en) | Sound synthesizing circuit | |
JPS6220455A (ja) | デイジタルト−ン発生回路 | |
KR890000588B1 (ko) | 가변주파수 체배기 | |
JPH06120829A (ja) | 逐次比較型adコンバータ | |
JPS60134628A (ja) | A/d変換器 | |
KR0183747B1 (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
JPH11220384A (ja) | 周波数発生装置 | |
JPS61144902A (ja) | 信号形成回路 | |
JPH0563783A (ja) | Dtmf信号発生回路 | |
JPH04291823A (ja) | A/d変換器 | |
JPS62266914A (ja) | 位相比較器 | |
JP2004056256A (ja) | デジタルアナログ変換器及びデジタルアナログ変換方法 |