JPS61144930A - 信号形成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、信号形成技術さらには正弦波のような交流
信号の形成に適用して特に有効な技術に関し１例えばブ
ツシュホン型電話器におけるブツシュ音発生のための正
弦波信号の形成に利用して有効な技術に関する。

［背景技術］ 電話回線網における加入者線端末のブツシュホン型電話
器は、内部にトーンジェネレータを有し、ブツシュボタ
ンが押されると、それぞれ対応した周波数のブツシュ音
が発生されるようになっている。

従来、電話器内のトーンジェネレータとしては、第３図
に示すように、発振器１と分周器２ａ、２ｂ、キーデコ
ーダ３およびリング状に接続されたジョンソン・カウン
タと呼ばれるシフトレジスタ４ａ、４ｂとＤ／Ａ変換器
５ａｔ５ｂとからなるＤＴＭＦ　（デュアル・トーン・
マルチ・フリークエンシ）発振器が用いられていた。

ところが、上記ＤＴＭＦ発振器においては、シフトレジ
スタ４ａ、４ｂに一定のパルス幅のクロックを入れてシ
フト動作させるようになっていた。

また、Ｄ／Ａ変換器５ａ、５ｂは１例えば抵抗値の異な
る複数個の重み抵抗を有し、この重み抵抗のτ゛方の端
子にそれぞれ上記シフトレジスタ４ａ（もしくは４ｂ）
の各ビットの出力端子もしくは各ビットの出力を受ける
インバータの出力端子が接続されて重み抵抗型のＤ／Ａ
変換器に構成されていた。

つまり、従来のＤＴＭＦ発振器は、第４図（Ａ）に示す
ように、発生される正弦波を時間軸で等分した各点での
レベルを、Ｄ／Ａ変換器５ａ、５ｂを構成する重み抵抗
やＭＯＳトランジスタのサイズ等を適当に設定して作っ
ていた。

しかしながら、このような方式では、Ｄ／Ａ変換器５ａ
、５ｂのビット数が少ないほど時間軸の各点でのレベル
の誤差が大きくなる。しかも、抵抗やＭＯＳトランジス
タのサイズが各ビットごとに異なると、プロセスのバラ
ツキによる各抵抗やＭＯＳトランジスタのアナログ量へ
の影響が各素子ごとに異なってしまう、そのため、プロ
セスのバラツキによる各素子のアナログ量の変動のバラ
ツキが一様でなでなくなる。その結果１発生される正弦
波信号のひずみが大きいという欠点があった。また、各
素子のアナログ量を補正してレベルを微調整するような
ことも非常に難しいという不都合があった。

［発明の目的］ この発明の目的は、プロセスのバラツキに拘らず出力さ
れる交流信号の波形のひずみを小さくできるような信号
形成技術を提供することを目的とする。

この発明の他の目的は、プロセスのバラツキによる素子
のアナログ量の変動に伴なうレベルの誤差を容易に補正
できるような信号形成技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ジョンソン・カウンタを構成するようなシフ
トレジスタの並列出力をＤ／Ａ変換して交流信号を形成
する方式において、上記シフトレジスタに供給され、こ
れをシフト動作させるクロックのパルス幅を変更できる
ような補助手段を設け、交流信号の波形を時間軸で等分
するのではなくレベル方向に等分するようにして、各点
でのレベルの誤差を小さくするとともに、Ｄ／Ａ変換器
を構成する抵抗やＭＯＳトランジスタとしてサイズの同
じものを使用できるようにして、プロセスのバラツキに
よる各素子のアナログ量の変動を一様にし、これによっ
て発生される交流信号の波形のひずみを減少させる。ま
た、シフトレジスタに供給されるクロックパルス幅の補
正量を簡単に変更できるようにして、プロセスのバラツ
キに伴なうレベル誤差を容易に補正できるようにするも
のである。

［実施例コ 第１図は１本発明に係る交流信号形成回路を。

ブツシュホン型電話器用ＩＣのＤＴＭＦ発振器に適用し
た場合の一実施例を示す。図面には説明を簡単にするた
め、第３図における一対の分周器２ａ、２ｂとそれに接
続される回路のうち片側の回路のみが示されている。実
際のＤＴＭ発振器では、図中の発振器１を除く他の回路
がもう一組設けられる。

第１図の実施例においては、分局カウンタ２１とリセッ
ト回路２２とによってプログラマブルな分周器が構成さ
れている０分局カウンタ２１は、例えばアップカウンタ
からなり１発振器１から供給される原発振信号φ０をカ
ウントアツプして行く。リセット回路２２は、上記分周
カウンタ２１の計数値を監視し、キーデコーダ３等から
供給されるキー人力のデコード信号に基づいて分周カウ
ンタ２１の計数値が所定値（ｍ）に達したときにリセッ
ト信号Ｒ８１を出力して分周カウンタ２１をリセットし
、再び「０」からカウントアツプを開始させる。

これによって、リセット回路２２からは、原発振信号φ
０を分周比ｍ　（ｍは整数）で分周した周波数のリセッ
ト信号Ｒ８，が出力される。リセット回路２２は、シフ
トレジスタ４のビット数をｎとすると、例えば４Ｘｎ種
類の計数値を保持し、キー人力ＫＥＹに応じて分周カウ
ンタ２１による分周率を４段階に変え、かつ各段階での
分周の際に計数値をダイナミックに変えるようにされて
いる。

上記のように、各段階での分周の際に分周カウンタ２１
による計数値をダイナミックに変更して行くため、この
実施例ではリセット信号ＲＳ１を計数する補助カウンタ
１１が設けられている。リセット回路２２に設定される
計数値は、この補助カウンタ１１の内容に応じて、リセ
ット信号Ｒ８、を出力する度ごとにｍｌ　、　ｍ２　、
・・・・ｍｎ（７）ように順番に変化される。しかも、
リセット回路２２は、例えば補助カウンタ１１の最上位
ビットの参照によって一度計数値ｍ１　、　ｍ２　、・
・・・ｍｎの順番で比較を行なったならば、次には上記
とは逆にｍｎ、・・・・ｍ２．ｍｌの順番で比較を行な
うようになっている。

最終的に得るべき信号が正弦波である場合は分周率が異
なっても波形は相似であるため各点の分割比すなわちク
ロック（リセット信号Ｒ５，）のパルス幅も規則性を有
している。そこで、リセット回路２２には４種類の計数
値と、８種類のパルス幅の比率を保持させて、合わせて
３２種類の計数値を設定できるようにしてもよい。

上記リセット回路２２から出力されるリセット信号Ｒ８
１がジョンソン・カウンタを構成するシフトレジスタ４
に供給され、これをシフト動作させる。ジョンソン・カ
ウンタは、シフトレジスタの最終ビットの出力信号がイ
ンバータを介して初段に帰還されるように構成されてい
る。このシフトレジスタ４が上記リセット信号Ｒ８１に
よってシフト動作されると、最初は初段のビットから最
終ビットに向かって順番にｒｌＪがセットされて行く。

全ビットが「１」にセットされると、インバータの出力
が反転して今度は最初のビットから最終ビットに向かっ
て「０」がセットされて行く。

このような順序で変化するシフトレジスタ４のビットパ
ターン（シフトレジスタ４のビット数を８ビツトとする
とビットパターンはその倍の１６種類）をＤ／Ａ変換器
５でＤ／Ａ変換することにより、正弦波信号Ｖ　ｏ　ｕ
　ｔが出力される。

このとき、シフトレジスタ４に供給されるクロックとし
てのリセット信号Ｒ５，のパルス幅が。

予め所定の比率でダイナミックに変わって行く。

そのため、Ｄ／Ａ変換器５の出力レベルが等間隔で変化
しても、所望の周波数の正弦波が形成される。つまり、
この実施例によると、第４図（Ｂ）に示すように、Ｄ／
Ａ変換器５の出力Ｖ　ｏ　ｕ　ｔのレベルが等分割され
、各点のレベルのホールド時間がリセット信号ＲＳ１の
パルス幅に応じてダイナミックに変化することによって
所望の正弦波信号が得られる。

これによって、従来（第４図Ａ参照）のように時間軸を
等分して、各点のレベルを抵抗やＭＯＳトランジスタの
サイズで設定した場合には、各素子のアナログ量のコン
トロールが難しいためレベル誤差が大きかったものが、
この実施例では分局カウンタ２１の計数値を変えること
でパルス幅をダイナミックに変えてやれば、各点のホー
ルド時間を細かい単位で設定できるのでレベル誤差が小
さくなり、正弦波のひずみが小さくなる。

また、この実施例によると、各点のレベルを電圧の等分
割によって設定しているので、Ｄ／Ａ変換器５内の抵抗
やＭｏＳトランジスタのサイズをビットごとに変える必
要はなく、すべて同一サイズに形成してやることができ
る。そのため、プロセスのバラツキに伴なう各素子のア
ナログ量への影響が均一になる。その結果、プロセスの
バラツキによって各素子のアナログ量がバラついても。

これによって正弦波信号の波形がひずむようなことがな
い。

［実施例２］ 次に本発明の第２の実施例を説明する。

この実施例では、分周カウンタ２１とリセット回路２２
とからなる分周器と、ジョンソン・カウンタ４との間に
分周比補正回路１０が設けられている。リセット回路２
２は４種類の計数値を保持するようにされる。また、上
記補正回路１０は、特に制限されないが、上記リセット
回路２２から出力されるリセット信号Ｒ３，を計数する
カウンタ１１と、このカウンタ１１の計数値を監視して
、所定値（ｎ）に達したときカウンタ１１をリセットさ
せるリセット回路１２とから構成されている。

そして、このリセット回路１２から出力されるリセット
信号Ｒ３２を前記分周カウンタ２１に供給して、原発振
信号φ０の数クロック分だけ遅れてリセットさせるよう
になっている。

上記リセット回路１２は、シフトレジスタ４のビット数
に応じた分周比補正用の計数値を保持し、分局カウンタ
１２の計数値ｍを例えば５段階に変えるようにされてい
る。

この実施例では、分周カウンタ２１から出力される原発
振信号φ０の周波数をｍ分の１に分周した周波数のリセ
ット信号Ｒ３，が、補正回路１０内のカウンタ１１八入
って来るたびにカウンタ１１が更新されるとともに、上
記リセット回路１２によってこのカウンタ１１の内容に
応じてリセット信号ＲＳ、よりも数クロック遅れたリセ
ット信号Ｒ５２が出力されて分周カウンタ２１に供給さ
れる。そのため１分周カウンタ２１は数クロックだけ遅
れて計数を開始することになる。遅延されるクロックの
数ｉは、カウンタ１１の内容によって変更される。その
結果、ジョンソン・カウンタ（４）へ供給されるリセッ
ト回路２２の出力信号（リセット信号）ＲＳ、は、第５
図に示すように、最小のパルス幅が原発振信号φ０のｍ
倍であったものが、ｍ＋ｉ倍にそれぞれ引き延ばされる
。

その結果、第１の実施例の回路と同じように、各点のレ
ベルのホールド時間をダイナミックに変えることができ
、ひずみの少ない正弦波を形成することができる。

なお、上記実施例では、分周比補正回路１０内のリセッ
ト回路１２の出力信号Ｒ３２を数クロック遅らせて分周
カウンタ２１に入れて１分周カウンタ２１の実質的な計
数値を変更させることでリセット信号Ｒ５Ｉすなわちシ
フトレジスタ１のクロックのパルス幅を変えるようにし
ているが、分局カウンタ２１の前段に適当なディレィ回
路を設け、補正回路内のリセット回路１２の出力信号Ｒ
８２をこのディレィ回路に入れて原発振信号φ０を数ク
ロック分ずつ引き延ばして分周カウンタ２１に入れてや
るようにしてもよい。また、カウンタ２１をＲ８２によ
り進めることでｍ＋ｉではなく、ｍ−ｉとすることもで
きる。

また、上記実施例では１分周カウンタ２１としてアップ
カウンタを用いてゼロからカウンタアップさせているが
、これをダウンカウンタで構成し。

リセット回路１２に代わるような設定回路でキー人力に
対応した計数値を分周カウンタ２１に設定して、これを
原発振信号でカウントダウンさせ、オール「０」になっ
た時点でリセット信号Ｒ５１を発生させるようにしても
よい。あるいは、アップカウンタを所定値からカウント
アツプさせ、オール「１」になった時点でリセット信号
Ｒ８１を発生させるようにしてもよい、Ｄ／Ａ変換器は
、リセット回路の計数指示値をＤ／Ａ変換するように構
成されても良い。この場合、シフトレジスタは必要とさ
れない。

［効果］ （１）シフトレジスタの並列出力をＤ／Ａ変換して交流
信号を形成する方式において、上記シフトレジスタに供
給され、これをシフト動作させるクロックのパルス幅を
変更するような補助手段を設け、交流信号の波形を時間
軸で等分するのではなくレベル方向に等分して形成する
ようにしたので、各点でのレベルの誤差が小さくなると
ともに、Ｄ／Ａ変換器を構成する抵抗やＭＯＳトランジ
スタとしてサイズの同じものが使用できるようになって
、プロセスのバラツキによる各素子のアナログ量の変動
が一様にされるという作用により、発生される交流信号
のひずみが減少されるという効果がある。

（２）シフトレジスタの並列出力をＤ／Ａ変換して交流
信号を形成する方式において、上記シフトレジスタに供
給され、これをシフト動作させるクロックのパルス幅を
変更できるような補助手段を設け、交流信号の波形を時
間軸で等分するのではなくレベル方向に等分して形成す
るようにしたので、分周カウンタの計数値を調整するこ
とで、シフトレジスタの供給されるクロックパルス幅の
補正量を簡単に変更できるという作用により、プロセス
のバラツキに伴なうレベル誤差を容易に補正できるとい
う効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、シフトレジスタの一例としてジョンソン・カウンタが
示されているが、それ以外にもリング・カウンタその他
の形式のシフトレジスタを用いることが可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるブツシュホン型電話
器用ＩＣにおけるＤＴＭＦ発振器に適用したものについ
て説明したが、それに限定されず、交流信号（正弦波）
の発生を行なうアナログ集積回路一般に利用することが
できる。

【図面の簡単な説明】

第１図は５本発明をブツシュホン型電話器用ＩＣにおけ
るＤＴＭＦ発振器に適用した場合の要部の一実施例を示
す回路構成図、 第２図は１本発明の第２の実施例を示す回路構成図。 第３図は、従来のブツシュホン型電話器用ＩＣにおける
ＤＴＭＦ発振器の構成例を示す回路図、第４図（Ａ）、
（Ｂ）は、従来方式と本発明方式による出力信号の波形
をそれぞれ示す説明図、第５図は、本発明におけるシフ
トレジスタへのクロックの波形を示す説明図である。 １・・・・発振器、４・・・・シフトレジスタ（ジョン
ソン・カウンタ）、５・・・・Ｄ／Ａ変換器、１０・・
・・分周比補正回路、１１・・・・補助カウンタ、１２
．２２・・・・リセット回路、２工・・・・分周カウン
タ。

Claims (1)

1. 【特許請求の範囲】 １、原発振信号を適当な比率で分周する分周器と、上記
   分周器の分周比を次々に変化させる補助手段と、上記補
   助手段の出力にもとづいてアナログ信号を形成するＤ／
   Ａ変換器とからなることを特徴とする信号形成回路。 ２、上記分周器は原発振信号を計数する分周カウンタと
   、その計数値を設定する計数値設定回路とからなり、上
   記計数値設定回路は内部に複数の設定値を保持し、所定
   の順番で分周カウンタの内容と比較し、もしくは分周カ
   ウンタに与えるようにされてなることを特徴とする特許
   請求の範囲第１項記載の信号形成回路。