JPS6114201Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、スイツチングレギユレータに係
り、特に、直流入力の断続に用いるスイツチング
トランジスタのスイツチング時間の改善に関す
る。DETAILED DESCRIPTION OF THE INVENTION This invention relates to a switching regulator, and in particular, to improving the switching time of a switching transistor used to connect and disconnect DC input.

一般に、スイツチングレギユレータは、スイツ
チングトランジスタの導通、遮断の繰り返しによ
り直流入力を断続してトランスに加え、このトラ
ンスから得られた交流出力を直流出力に変換して
負荷に加えるとともに、その直流出力の変動に応
じて制御手段が発生する制御パルスによつて前記
スイツチングトランジスタの導通、遮断時間を制
御することにより直流出力を安定化するものであ
る。 Generally, a switching regulator applies DC input intermittently to a transformer by repeatedly turning on and off the switching transistor, converts the AC output obtained from this transformer into DC output, applies it to the load, and The DC output is stabilized by controlling the conduction and cut-off times of the switching transistor using control pulses generated by the control means in response to fluctuations in the DC output.

このようなスイツチングレギユレータにおい
て、直流入力の断続に用いられるスイツチングト
ランジスタのベース入力の立上りまたはその立下
りに対するコレクタ電圧の立上りまたは立下り
は、ベースに対して一定の遅延時間を持つてい
る。そこで、このようなスイツチングトランジス
タを用いて直流入力を断続させた場合、その遅延
時間が電気エネルギの変換効率に影響を与え、と
りわけ、スイツチングトランジスタが導通から遮
断状態に移行する時間（コレクタ電圧の立上り時
間）がエネルギ損失を生じさせる。 In such a switching regulator, the rise or fall of the collector voltage with respect to the rise or fall of the base input of the switching transistor used to switch on and off the DC input has a certain delay time with respect to the base. There is. Therefore, when DC input is intermittent using such a switching transistor, the delay time affects the electrical energy conversion efficiency. rise time) causes energy loss.

このため、スイツチングレギユレータのトラン
スに蓄積される電気エネルギの一部をコンデンサ
に保持させ、その蓄積エネルギをスイツチングト
ランジスタのベース・エミツタ間の逆バイアスと
して与え、スイツチング時間を改善したスイツチ
ングレギユレータが提案されている。したがつ
て、このスイツチングレギユレータでは、簡単な
構成によつて、スイツチングトランジスタのスイ
ツチング時間を効果的に早めることができるとと
もに、伝送される電気エネルギの一部を利用する
ため他回路からの特別のエネルギ供給を要しない
ので、変換効率を高めることができるなどの利点
がある。 Therefore, a part of the electrical energy stored in the transformer of the switching regulator is stored in a capacitor, and this stored energy is applied as a reverse bias between the base and emitter of the switching transistor, thereby improving the switching time. A regulator is proposed. Therefore, with this switching regulator, with a simple configuration, it is possible to effectively speed up the switching time of the switching transistor, and in order to utilize a portion of the transmitted electrical energy, it is possible to effectively speed up the switching time of the switching transistor. Since it does not require a special energy supply, it has the advantage of increasing conversion efficiency.

そこで、この考案は、このようなスイツチング
レギユレータにおいて、簡単な構成によつて、ス
イツチングトランジスタを逆バイアスする時期お
よび時間を最適化してスイツチング時間を短縮
し、変換効率を高めたスイツチングレギユレータ
を提供しようとするものである。 Therefore, this invention aims to improve the conversion efficiency by optimizing the timing and time of reverse biasing the switching transistor in such a switching regulator with a simple configuration. It is intended to provide a regulator.

この考案のスイツチングレギユレータは、スイ
ツチングトランジスタの導通、遮断の繰り返しに
より直流入力を断続してトランスに加え、このト
ランスから得られた交流出力を直流出力に変換し
て負荷に加えるとともに、その直流出力の変動に
応じて制御手段が発生した制御パルスによつて前
記スイツチングトランジスタの導通、遮断時間を
制御することにより直流出力を安定化するスイツ
チングレギユレータにおいて、前記トランスの一
次コイルにダイオードを介して並列に接続され、
前記スイツチングトランジスタの遮断時、前記ス
イツチングトランジスタの導通時に前記トランス
に蓄積された電気エネルギの一部を蓄積させる第
１のコンデンサと、第１のコンデンサと前記ダイ
オードとの接続点と、前記スイツチングトランジ
スタのエミツタとの間にダイオードを介して接続
され、前記スイツチングトランジスタの導通時、
前記ダイオードおよびトランジスタのエミツタ・
コレクタ間を順方向に介して転送される第１のコ
ンデンサの蓄積電荷を蓄積する第２のコンデンサ
と、第２のコンデンサに前記スイツチングトラン
ジスタのベース・エミツタを逆方向に含むととも
に抵抗を介して直列に接続され、前記制御手段が
発生した制御パルスの反転パルスに応動して導通
し、第２のコンデンサの蓄積電荷を前記抵抗およ
び前記スイツチングトランジスタのベース・エミ
ツタ間を逆方向に介して放電させ、その放電によ
つて前記スイツチングトランジスタのベース・エ
ミツタ間を逆バイアス状態にする放電用トランジ
スタとから構成したものである。 The switching regulator of this invention applies DC input intermittently to a transformer by repeatedly turning on and off the switching transistor, converts the AC output obtained from this transformer into DC output, and applies it to the load. In the switching regulator, the DC output is stabilized by controlling the conduction and cut-off times of the switching transistor using control pulses generated by a control means in response to fluctuations in the DC output. are connected in parallel through a diode,
a first capacitor that stores a part of the electrical energy stored in the transformer when the switching transistor is turned off and the switching transistor is turned on; a connection point between the first capacitor and the diode; is connected to the emitter of the switching transistor via a diode, and when the switching transistor is conductive,
The emitter of the diode and transistor
a second capacitor that stores the accumulated charge of the first capacitor that is transferred between the collectors in the forward direction; connected in series, conductive in response to an inverted pulse of the control pulse generated by the control means, and discharge the accumulated charge in the second capacitor through the resistor and the base-emitter of the switching transistor in the opposite direction. and a discharging transistor whose discharge brings the base and emitter of the switching transistor into a reverse bias state.

したがつて、この考案のスイツチングレギユレ
ータでは、スイツチングトランジスタの遮断時、
スイツチングトランジスタ導通時にトランスに蓄
積された電気エネルギの一部を第１のコンデンサ
に蓄積し、スイツチングトランジスタの導通時、
第１のコンデンサの蓄積電荷を第２のコンデンサ
に転送して蓄積し、スイツチングトランジスタ導
通状態から遮断状態への移行時、スイツチングト
ランジスタのベースに加えられる制御パルスの反
転パルスによつて放電用トランジスタを導通さ
せ、この放電用トランジスタの導通によつて、第
２のコンデンサの蓄積電荷を抵抗および放電用ト
ランジスタを介してスイツチングトランジスタの
ベース・エミツタを逆方向に含む放電経路によつ
て放電させ、この放電によつて、スイツチングト
ランジスタを逆バイアス状態にし、スイツチング
トランジスタの導通から遮断状態への移行時間を
短縮している。 Therefore, in the switching regulator of this invention, when the switching transistor is cut off,
A part of the electrical energy stored in the transformer when the switching transistor is conductive is stored in the first capacitor, and when the switching transistor is conductive,
The accumulated charge of the first capacitor is transferred to the second capacitor and stored therein, and when the switching transistor transitions from the conducting state to the cut-off state, it is discharged by an inverted pulse of the control pulse applied to the base of the switching transistor. The transistor is made conductive, and by the conduction of the discharging transistor, the accumulated charge in the second capacitor is discharged through a discharging path including the base and emitter of the switching transistor in opposite directions via the resistor and the discharging transistor. This discharge puts the switching transistor in a reverse bias state, thereby shortening the transition time of the switching transistor from a conductive state to a cut-off state.

以下、この考案を図面に示した実施例に基づき
詳細に説明する。 This invention will be described in detail below based on embodiments shown in the drawings.

第１図は、この考案のスイツチングレギユレー
タの実施例を示し、この実施例は、シングルエン
デツドフライバツク方式のスイツチングレギユレ
ータを示す。 FIG. 1 shows an embodiment of the switching regulator of this invention, and this embodiment shows a single-ended flyback type switching regulator.

第１図において、入力端子２ａ，２Ｂには直流
入力電圧Ｖ_INが加えられ、この直流入力電圧Ｖ_IN
に含まれているリツプル成分は、リツプルフイル
タとしてのコンデンサ４で除去された後、スイツ
チングトランジスタ６を介してエネルギ蓄積素子
としてのトランス８の一次コイル８Ｐに加えられ
る。 In FIG. 1, a DC input voltage V _IN is applied to input terminals 2a and 2B, and this DC input voltage V _IN
After the ripple component contained in is removed by the capacitor 4 as a ripple filter, it is applied to the primary coil 8P of the transformer 8 as an energy storage element via the switching transistor 6.

トランジスタ６のベースには、抵抗１０を介し
てスイツチング制御用のトランジスタ１２が接続
され、このトランジスタ１２のベースには、直流
出力電圧Ｖ_OUTの変動に応動してトランジスタ６
の導通、遮断時間を制御する制御手段としてのパ
ルス幅制御回路１４から制御パルスが加えられて
いる。したがつて、トランジスタ１２の導通、遮
断に応動してトランジスタ６が導通、遮断を繰り
返し、そのスイツチングによつて直流入力電圧Ｖ
_INが断続されてトランス８の一次コイル８Ｐに加
えられる。 A switching control transistor 12 is connected to the base of the transistor 6 via a resistor 10, and the transistor 6 is connected to the base of the transistor 12 in response to fluctuations in the DC output voltage V _OUT .
A control pulse is applied from a pulse width control circuit 14 as a control means for controlling the conduction and cut-off times of the circuit. Therefore, in response to the conduction and cutoff of the transistor 12, the transistor 6 repeats conduction and cutoff, and due to this switching, the DC input voltage V
_IN is applied to the primary coil 8P of the transformer 8 intermittently.

トランス８の一次コイル８Ｐ，８Ｓは図示の極
性に設定されており、この実施例のシングルエン
デツドフライバツク方式のスイツチングレギユレ
ータでは、トランジスタ６の導通状態で蓄積され
た一次コイル８Ｐの電気エネルギが、トランジス
タ６が遮断状態に移行したとき、二次コイル８Ｓ
より出力される。 The primary coils 8P and 8S of the transformer 8 are set to the polarities shown in the figure, and in the single-ended flyback type switching regulator of this embodiment, the electricity accumulated in the primary coil 8P when the transistor 6 is in a conductive state is When the energy is transferred to the secondary coil 8S when the transistor 6 transitions to the cut-off state,
It is output from

二次コイル８Ｓには、整流用ダイオード１６を
介して平滑用コンデンサ１８が接続され、コンデ
ンサ１８の両端に発生する直流出力としての出力
直流電圧Ｖ_OUTは、出力端子２０Ａ，２０Ｂより
負荷２２に供給されるとともに、コンデンサ１８
に並列に接続された抵抗２４，２６の直列回路の
中点からその出力直流電圧Ｖ_OUTの分圧されて取
り出され、その分圧出力がパルス幅制御回路１４
の制御入力として加えられている。 A smoothing capacitor 18 is connected to the secondary coil 8S via a rectifying diode 16, and the output DC voltage V _OUT as a DC output generated across the capacitor 18 is supplied to the load 22 from output terminals 20A and 20B. At the same time, the capacitor 18
The output DC voltage _VOUT is divided and taken out from the midpoint of the series circuit of resistors 24 and 26 connected in parallel to the pulse width control circuit 14.
is added as a control input.

パルス幅制御回路１４は、基準電源で設定され
た基準電圧と出力電圧との比較により誤差電圧を
検出して増幅する誤差増幅器、その誤差出力をそ
の出力パルスに応じたパルス幅のパルスに変換す
るパルス幅変換回路などを含んで構成され、前記
出力電圧と基準電圧との誤差電圧に基づいて制御
パルス幅を変更し、トランジスタ１２の導通、遮
断を介してトランジスタ６の導通、遮断時間を制
御し、出力を安定化する。 The pulse width control circuit 14 is an error amplifier that detects and amplifies an error voltage by comparing a reference voltage set by a reference power source and an output voltage, and converts the error output into a pulse with a pulse width corresponding to the output pulse. It is configured to include a pulse width conversion circuit, etc., and changes the control pulse width based on the error voltage between the output voltage and the reference voltage, and controls the conduction and cutoff time of the transistor 6 through the conduction and cutoff of the transistor 12. , stabilize the output.

そして、トランジスタ６のベース・エミツタ間
には、トランス８の一次コイル８Ｐに蓄積された
電気エネルギの一部を保持し、トランジスタ６の
ベース・エミツタ間に逆バイアス電圧として与え
ることにより、トランジスタ６のスイツチング時
間を短縮するスイツチング用補助電源回路２８が
設置されている。 A part of the electric energy stored in the primary coil 8P of the transformer 8 is held between the base and emitter of the transistor 6, and is applied as a reverse bias voltage between the base and emitter of the transistor 6. A switching auxiliary power supply circuit 28 is installed to shorten switching time.

このスイツチング用補助電源回路２８におい
て、トランジスタ６の出力側にあるトランス８の
一次コイル８Ｐには、第１のコンデンサ３０、電
流制御用の抵抗３２およびダイオード３４の直列
回路が並列に接続されている。したがつて、トラ
ンジスタ６の導通時にトランス８に蓄積された電
気エネルギの一部が、トランジスタ６の遮断時、
コンデンサ３０に蓄積される。 In this switching auxiliary power supply circuit 28, a series circuit of a first capacitor 30, a current control resistor 32, and a diode 34 is connected in parallel to the primary coil 8P of the transformer 8 on the output side of the transistor 6. . Therefore, part of the electrical energy stored in the transformer 8 when the transistor 6 is turned on is used when the transistor 6 is turned off.
It is stored in capacitor 30.

また、コンデンサ３０と抵抗３２の接続点と、
トランジスタ６のエミツタとの間には、スイツチ
ングダイオード３６を介して第２のコンデンサ３
８が接続されている。したがつて、コンデンサ３
０の蓄積電荷は、トランジスタ６の導通時、ダイ
オード３６を介してコンデンサ３８に転送されて
保持される。 In addition, the connection point between the capacitor 30 and the resistor 32,
A second capacitor 3 is connected between the emitter of the transistor 6 and the switching diode 36.
8 are connected. Therefore, capacitor 3
The accumulated charge of 0 is transferred to the capacitor 38 via the diode 36 and held there when the transistor 6 is conductive.

そして、コンデンサ３８は、抵抗４０および放
電用トランジスタ４２を介してトランジスタ６の
ベース・エミツタ間に接続されており、トランジ
スタ４２のベースには、抵抗４４を介してコンデ
ンサ３８からバイアスが与えられるとともに、パ
ルス幅制御回路１４の制御パルスをインバータ４
６で反転し、インバータ４６で得られた反転パル
スがトランジスタ４２のベースに抵抗４７を介し
て加えられている。したがつて、トランジスタ４
２の導通時、コンデンサ３８の放電経路が、抵抗
４０、放電用トランジスタ４２のコレクタ・エミ
ツタおよびトランジスタ６のベース・エミツタ間
を逆方向に含んで構成され、トランジスタ４２は
トランジスタ６の導通時に遮断状態、トランジス
タ６の遮断時に導通状態となる。 The capacitor 38 is connected between the base and emitter of the transistor 6 via a resistor 40 and a discharging transistor 42, and a bias is applied to the base of the transistor 42 from the capacitor 38 via a resistor 44. The control pulse of the pulse width control circuit 14 is transferred to the inverter 4.
6, and the inverted pulse obtained by an inverter 46 is applied to the base of the transistor 42 via a resistor 47. Therefore, transistor 4
When transistor 2 is conductive, the discharge path of capacitor 38 includes a resistor 40, the collector-emitter of discharge transistor 42, and the base-emitter of transistor 6 in the opposite direction, and transistor 42 is in a cut-off state when transistor 6 is conductive. , becomes conductive when transistor 6 is cut off.

このスイツチングレギユレータの動作を第２図
の動作波形を参照して説明すると、第２図のＡは
パルス幅制御回路１４からトランジスタ１２のベ
ース（Ａ点）に加えられる制御パルスを示し、ト
ランジスタ１２はその制御パルスの高電位区間で
導通状態、その低電位区間で遮断状態となる。こ
のトランジスタ１２の導通、遮断を通じかつその
スイツチングに同期してトランジスタ６も導通、
遮断状態となり、このスイツチングによつてトラ
ンジスタ６のコレクタ（Ｂ点）には、第２図のＢ
に示す電圧が発生する。 The operation of this switching regulator will be explained with reference to the operating waveforms in FIG. 2. A in FIG. 2 indicates a control pulse applied from the pulse width control circuit 14 to the base (point A) of the transistor 12; The transistor 12 is conductive during the high potential section of the control pulse, and is turned off during the low potential section. Through the conduction and cutoff of the transistor 12, and in synchronization with the switching, the transistor 6 also becomes conductive.
The circuit is cut off, and as a result of this switching, the collector (point B) of the transistor 6 is connected to the circuit B shown in FIG.
The voltage shown is generated.

したがつて、このスイツチングレギユレータで
は、入力端子２Ａ，２Ｂに加えられた直流入力を
トランジスタ６の導通、遮断の繰り返しによつて
断続してトランス８の一次コイル８Ｐに加え、こ
のトランス８の二次コイル８Ｓから得られた交流
出力を、ダイオード１６の整流、コンデンサ１８
の平滑によつて直流出力に変換して出力端子２０
Ａ，２０Ｂから負荷２２に加えるとともに、その
直流出力電圧Ｖ_OUTを抵抗２４，２６の中点から
分圧して検出し、その出力電圧Ｖ_OUTの変動に応
じてトランジスタ６の導通、遮断時間を制御する
ことにより直流出力の安定化が図られる。なお、
直流出力電圧Ｖ_OUTは、トランス８の変圧比を調
整することにより所望の値を得ることができる。 Therefore, in this switching regulator, the DC input applied to the input terminals 2A and 2B is applied intermittently to the primary coil 8P of the transformer 8 by repeating conduction and disconnection of the transistor 6, and the DC input is applied to the primary coil 8P of the transformer 8. The AC output obtained from the secondary coil 8S is rectified by the diode 16, and the capacitor 18
is converted into a DC output by smoothing the output terminal 20.
A and 20B are applied to the load 22, and the DC output voltage V _OUT is divided from the midpoint of the resistors 24 and 26 and detected, and the conduction and cut-off times of the transistor 6 are controlled according to fluctuations in the output voltage V _OUT . By doing so, the DC output can be stabilized. In addition,
A desired value of the DC output voltage V _OUT can be obtained by adjusting the transformation ratio of the transformer 8.

このような安定化動作において、第２図のＣは
コンデンサ３０と抵抗３２の接続点（Ｃ点）に発
生する電圧を示し、Ｃにおいて、破線で示す電圧
V₁は第２図のＢに示す電圧に対応し、電圧V₂
は、電圧V₁にコンデンサ３０の充電電圧Ｖ_c1を加
算した電圧である。すなわち、トランジスタ６の
導通時にトランス８に蓄積された電気エネルギの
一部が、トランジスタ６の遮断時、その一次コイ
ル８Ｐからダイオード３４および抵抗３２を介し
てコンデンサ３０に加えられて蓄積される。この
とき、コンデンサ３０は、Ｃ点側が（＋）、トラ
ンジスタ６のコレクタ側が（−）の極性で充電さ
れる。第２図のＤは、このときのダイオード３４
のカソード側（Ｄ点）に現れる電圧を示す。 In such a stabilizing operation, C in FIG. 2 indicates the voltage generated at the connection point (point C) between the capacitor 30 and the resistor 32, and at C, the voltage indicated by the broken line
V ₁ corresponds to the voltage shown in FIG. 2B, and the voltage V ₂
is the voltage obtained by adding the charging voltage V _c1 of the capacitor 30 to the voltage V ₁ . That is, a part of the electrical energy stored in the transformer 8 when the transistor 6 is turned on is applied to the capacitor 30 from the primary coil 8P via the diode 34 and the resistor 32 and stored therein when the transistor 6 is turned off. At this time, the capacitor 30 is charged with the polarity (+) on the point C side and (-) on the collector side of the transistor 6. D in FIG. 2 is the diode 34 at this time.
shows the voltage appearing on the cathode side (point D) of

コンデンサ３０の充電電荷は、トランジスタ６
の導通開始とともに、スイツチングダイオード３
６により整流された形でコンデンサ３８に転送さ
れ、コンデンサ３８には、ダイオード３６のカソ
ード側（Ｅ点）が正の第２図のＥに示す直流電圧
が保持される。第２図のＥに示す一点鎖線は、第
２図のＣに示す電圧に対応する。 The charge in the capacitor 30 is transferred to the transistor 6
With the start of conduction, switching diode 3
6 and transferred to the capacitor 38 in a rectified form, and the capacitor 38 holds the DC voltage shown at E in FIG. 2, where the cathode side (point E) of the diode 36 is positive. The dashed line shown at E in FIG. 2 corresponds to the voltage shown at C in FIG.

そして、第２図のＦは、インバータ４６の出力
パルスを示し、この反転パルスは、パルス幅制御
回路１４が発生した第２図のＡに示す制御パルス
の反転パルスである。このパルスは、抵抗４７を
介してトランジスタ４２のベースに与えられ、放
電用トランジスタ４２は、そのＨ区間で導通状
態、また、そのＬ区間で遮断状態となるので、ト
ランジスタ６の導通、遮断状態とは逆の関係でス
イツチングする。したがつて、トランジスタ４２
が導通すると、抵抗４０、トランジスタ４２のコ
レクタ・エミツタおよびトランジスタ６のベー
ス・エミツタ間を逆方向とするコンデンサ３８の
放電経路が形成され、コンデンサ３８の蓄積電荷
の放電によつて、トランジスタ６のベース・エミ
ツタ間の逆バイアス状態となる。第２図のＧは、
トランジスタ６のベース・エミツタ間に印加され
る逆バイアス電圧を示す。すなわち、第２図のＡ
と第２図のＧとの関係から明らかなように、トラ
ンジスタ６のベース・エミツタ間に加えられる逆
バイアス電圧は、トランジスタ６の導通、遮断に
対応して変化しており、トランジスタ４２の遮断
時に高レベルとなつている。 Further, F in FIG. 2 indicates an output pulse of the inverter 46, and this inverted pulse is an inverted pulse of the control pulse shown in A in FIG. 2 generated by the pulse width control circuit 14. This pulse is applied to the base of the transistor 42 via the resistor 47, and the discharging transistor 42 is in a conductive state in its H section and in a cut-off state in its L section, so that the transistor 6 is in a conductive and cut-off state. is switched in the opposite relationship. Therefore, transistor 42
When conductive, a discharge path of the capacitor 38 is formed in the opposite direction between the resistor 40, the collector-emitter of the transistor 42, and the base-emitter of the transistor 6, and by discharging the accumulated charge of the capacitor 38, the base of the transistor 6・A reverse bias state is created between the emitters. G in Figure 2 is
It shows the reverse bias voltage applied between the base and emitter of transistor 6. In other words, A in Figure 2
As is clear from the relationship between G and G in FIG. It is at a high level.

したがつて、このスイツチングレギユレータで
は、トランジスタ６のベース・エミツタ間に与え
られる逆バイアス電圧は、トランジスタ６の遮断
時期及びその時間においてのみ印加され、その印
加時期および時間がトランジスタ６のスイツチン
グとの関係で最適化されることになる。この結
果、トランジスタ６の導通から遮断への移行時間
が短縮され、トランジスタ６の遮断時間の遅延に
よる電力損失が削減される。しかも、このような
トランジスタ６のスイツチング制御は、パルス幅
制御回路１４が発生した制御パルスを用いて行う
ので、特別な回路手段が不要であり、簡単な回路
構成によつて実現される。 Therefore, in this switching regulator, the reverse bias voltage applied between the base and emitter of the transistor 6 is applied only when and when the transistor 6 is cut off, and the application timing and time are different from when the transistor 6 is switched. It will be optimized in relation to As a result, the transition time from conduction to cutoff of the transistor 6 is shortened, and power loss due to a delay in the cutoff time of the transistor 6 is reduced. Moreover, since such switching control of the transistor 6 is performed using the control pulse generated by the pulse width control circuit 14, no special circuit means is required, and it can be realized by a simple circuit configuration.

なお、実施例では、トランジスタ６をPNP型ト
ランジスタで構成したが、NPN型トランジスタ
で構成してもよく、この場合、補助電源回路は負
電圧を発生するように構成する。 In the embodiment, the transistor 6 is configured with a PNP type transistor, but it may also be configured with an NPN type transistor. In this case, the auxiliary power supply circuit is configured to generate a negative voltage.

以上説明したように、この考案によれば、スイ
ツチングトランジスタの遮断時、スイツチングト
ランジスタの導通時にトランスに蓄積された電気
エネルギの一部を第１のコンデンサに蓄積し、ス
イツチングトランジスタの導通時、第１のコンデ
ンサの蓄積電荷を第２のコンデンサに転送して蓄
積し、スイツチングトランジスタが遮断状態への
移行時、スイツチングトランジスタのベースに加
えられる制御パルスの反転パルスによつて放電用
トランジスタを導通させ、この放電用トランジス
タの導通によつて、第２のコンデンサの蓄積電荷
を抵抗および放電用トランジスタを介してスイツ
チングトランジスタのベース・エミツタを逆方向
に含む放電経路によつて放電させ、この放電によ
つて、スイツチングトランジスタを逆バイアス状
態にするので、簡単な構成によつて、スイツチン
グトランジスタに逆バイアスとして与える電気エ
ネルギの供給時期及び時間を最適化して、スイツ
チングトランジスタの導通から遮断状態への移行
時間を短縮でき、変換効率を高めることができ
る。 As explained above, according to this invention, when the switching transistor is turned off, a part of the electric energy stored in the transformer when the switching transistor is turned on is stored in the first capacitor, and when the switching transistor is turned on, the electric energy is stored in the first capacitor. , the accumulated charge of the first capacitor is transferred to the second capacitor for accumulation, and when the switching transistor transitions to the cut-off state, the discharge transistor is activated by an inverted pulse of the control pulse applied to the base of the switching transistor. conducts, and by the conduction of the discharging transistor, the accumulated charge of the second capacitor is discharged through a discharging path including the base and emitter of the switching transistor in opposite directions through the resistor and the discharging transistor, This discharge puts the switching transistor in a reverse bias state, so by optimizing the timing and duration of supplying electrical energy to the switching transistor as a reverse bias, it is possible to prevent the switching transistor from being conductive. The transition time to the cut-off state can be shortened, and the conversion efficiency can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの考案のスイツチングレギユレータ
の実施例を示す回路図、第２図はその動作波形を
示す説明図である。 ６……スイツチングトランジスタ、８……トラ
ンス、１４……制御手段としてのパルス幅制御回
路、３０……第１のコンデンサ、３６……スイツ
チングダイオード、３８……第２のコンデンサ、
４２……放電用トランジスタ、４６……インバー
タ。 FIG. 1 is a circuit diagram showing an embodiment of the switching regulator of this invention, and FIG. 2 is an explanatory diagram showing its operating waveforms. 6... Switching transistor, 8... Transformer, 14... Pulse width control circuit as control means, 30... First capacitor, 36... Switching diode, 38... Second capacitor,
42...discharge transistor, 46...inverter.

Claims (1)

【実用新案登録請求の範囲】 スイツチングトランジスタの導通、遮断の繰り
返しにより直流入力を断続してトランスに加え、
このトランスから得られた交流出力を直流出力に
変換して負荷に加えるとともに、その直流出力の
変動に応じて制御手段が発生した制御パルスによ
つて前記スイツチングトランジスタの導通、遮断
時間を制御することにより直流出力を安定化する
スイツチングレギユレータにおいて、 前記トランスの一次コイルにダイオードを介し
て並列に接続され、前記スイツチングトランジス
タの遮断時、前記スイツチングトランジスタの導
通時に前記トランスに蓄積された電気エネルギの
一部を蓄積させる第１のコンデンサと、 第１のコンデンサと前記ダイオードとの接続点
と、前記スイツチングトランジスタのエミツタと
の間にダイオードを介して接続され、前記スイツ
チングトランジスタの導通時、前記ダイオードお
よびトランジスタのエミツタ・コレクタ間を順方
向に介して転送される第１のコンデンサの蓄積電
荷を蓄積する第２のコンデンサと、 第２のコンデンサに前記スイツチングトランジ
スタのベース・エミツタを逆方向に含むとともに
抵抗を介して直列に接続され、前記制御手段が発
生した制御パルスの反転パルスに応動して導通
し、第２のコンデンサの蓄積電荷を前記抵抗およ
び前記スイツチングトランジスタのベース・エミ
ツタ間を逆方向に介して放電させ、その放電によ
つて前記スイツチングトランジスタのベース・エ
ミツタ間を逆バイアス状態にする放電用トランジ
スタとから構成したことを特徴とするスイツチン
グレギユレータ。[Claims for Utility Model Registration] DC input is applied to the transformer intermittently by repeatedly turning on and off the switching transistor,
The alternating current output obtained from this transformer is converted into a direct current output and applied to the load, and the control means generates a control pulse in response to fluctuations in the direct current output to control the conduction and cutoff times of the switching transistor. In a switching regulator that stabilizes DC output by this, the switching regulator is connected in parallel to the primary coil of the transformer via a diode, and when the switching transistor is cut off and the switching transistor is turned on, the switching regulator a first capacitor that stores a portion of the electrical energy; and a first capacitor that is connected via a diode between a connection point between the first capacitor and the diode and the emitter of the switching transistor; a second capacitor that stores the accumulated charge of the first capacitor that is transferred between the diode and the emitter-collector of the transistor in the forward direction when conductive; and a base-emitter of the switching transistor in the second capacitor; are connected in series through a resistor, conductive in response to an inverted pulse of the control pulse generated by the control means, and transfer the accumulated charge of the second capacitor to the resistor and the base of the switching transistor. - A switching regulator comprising a discharging transistor that causes a discharge to flow between the emitters in a reverse direction, and thereby puts the base and emitter of the switching transistor in a reverse bias state.