JPH06327149A - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JPH06327149A JPH06327149A JP5132798A JP13279893A JPH06327149A JP H06327149 A JPH06327149 A JP H06327149A JP 5132798 A JP5132798 A JP 5132798A JP 13279893 A JP13279893 A JP 13279893A JP H06327149 A JPH06327149 A JP H06327149A
- Authority
- JP
- Japan
- Prior art keywords
- control transistor
- power supply
- voltage
- supply circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、制御トランジスタで
の発熱を抑制することで効率を向上させたリニア・レギ
ュレータ方式の電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear regulator type power supply circuit in which efficiency is improved by suppressing heat generation in a control transistor.
【０００２】[0002]
【従来の技術】図３は、ツェナーダイオードを基準電圧
とするいわゆるリニア・レギュレータ方式の従来の電源
回路の構成を示す回路図である。図において、１は交流
電源接続端子、２はスイッチ、３は交流電源接続端子１
から供給される交流電圧を整流するダイオードブリッジ
回路、４はダイオードブリッジ回路３で整流された電圧
を平滑化する平滑用コンデンサ、５は制御トランジスタ
Ｑ１のコレクタ端子とエミッタ端子との間に接続された
抵抗、６は制御トランジスタＱ１を介して流れる充電電
流を制限するための電流制限用抵抗、７は制御トランジ
スタＱ１のコレクタ側とベース端子間に接続された抵
抗、８は制御トランジスタＱ１のベース端子とトランジ
スタＱ３のコレクタ端子に接続された抵抗である。2. Description of the Related Art FIG. 3 is a circuit diagram showing a structure of a conventional power supply circuit of a so-called linear regulator system using a Zener diode as a reference voltage. In the figure, 1 is an AC power supply connection terminal, 2 is a switch, 3 is an AC power supply connection terminal 1
A diode bridge circuit for rectifying the AC voltage supplied from 4 is a smoothing capacitor for smoothing the voltage rectified by the diode bridge circuit 3, and 5 is connected between the collector terminal and the emitter terminal of the control transistor Q1. A resistor, 6 is a current limiting resistor for limiting the charging current flowing through the control transistor Q1, 7 is a resistor connected between the collector side and the base terminal of the control transistor Q1, and 8 is a base terminal of the control transistor Q1. A resistor connected to the collector terminal of the transistor Q3.
【０００３】９はトランジスタＱ３のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１はツェナーダイオード９のツェ
ナー電圧以上の出力電圧を得るための出力電圧調整用抵
抗であり、出力電圧調整用抵抗１１はその抵抗値を可変
することができる。１２は出力電圧に含まれるリップル
を除去するためのコンデンサ、１３はツェナーダイオー
ド９のカソード端子と出力側との間に接続された抵抗、
１４は＋Ｂ電源供給回路である。Reference numeral 9 is a Zener diode which is connected between the emitter terminal of the transistor Q3 and the ground and generates a reference voltage. Reference numerals 10 and 11 are output voltage adjusting resistors for obtaining an output voltage higher than the Zener voltage of the Zener diode 9. Therefore, the resistance value of the output voltage adjusting resistor 11 can be changed. 12 is a capacitor for removing ripples contained in the output voltage, 13 is a resistor connected between the cathode terminal of the Zener diode 9 and the output side,
Reference numeral 14 is a + B power supply circuit.
【０００４】次に動作について説明する。この電源回路
では、ダイオードブリッジ回路３の出力には平滑用コン
デンサ４が接続されているため、制御トランジスタＱ１
のコレクタ電圧Ｖｃの波形は、図４に示すような波形と
なる。この制御トランジスタＱ１の出力電圧、すなわち
エミッタ電圧Ｖｅの波形は図４に示すような安定化され
た直流電圧波形となり、制御トランジスタＱ１内で熱と
して消費される電力損失は、図４に示すコレクタ電圧Ｖ
ｃの波形からエミッタ電圧Ｖｅの波形を差し引いた斜線
部分により表される。Next, the operation will be described. In this power supply circuit, since the smoothing capacitor 4 is connected to the output of the diode bridge circuit 3, the control transistor Q1
The collector voltage Vc has a waveform as shown in FIG. The output voltage of the control transistor Q1, that is, the waveform of the emitter voltage Ve has a stabilized DC voltage waveform as shown in FIG. 4, and the power loss consumed as heat in the control transistor Q1 is the collector voltage shown in FIG. V
It is represented by a shaded portion obtained by subtracting the waveform of the emitter voltage Ve from the waveform of c.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来の電源回
路は、以上のように構成されているので、制御トランジ
スタＱ１での電力損失が大きく、発熱量が大きくなる問
題点があった。この発明は、上記した課題を除去するた
めになされたものであり、この発明の目的はトランジス
タにおける電力損失を抑制し、少ない発熱量で出力電圧
の制御を行なうことの出来る電源回路を提供することに
ある。Since the conventional power supply circuit described above is configured as described above, there is a problem that the power loss in the control transistor Q1 is large and the amount of heat generation is large. The present invention has been made to solve the above problems, and an object of the present invention is to provide a power supply circuit capable of suppressing power loss in a transistor and controlling an output voltage with a small amount of heat generation. It is in.
【０００６】[0006]
【課題を解決するための手段】この発明に係る電源回路
は、整流回路と平滑用コンデンサとの間に制御用のトラ
ンジスタを設け、且つ、前記平滑コンデンサの電圧値に
基づき前記トランジスタのベースを制御して、前記トラ
ンジスタを間欠的にオフ状態にせしめる手段を設けたこ
とを特徴とするものである。In a power supply circuit according to the present invention, a control transistor is provided between a rectifier circuit and a smoothing capacitor, and the base of the transistor is controlled based on the voltage value of the smoothing capacitor. Then, means for intermittently turning off the transistor is provided.
【０００７】[0007]
【作用】この発明の電源回路では、制御トランジスタを
間欠的にオフ状態に制御されるようにし、制御トランジ
スタのコレクタ側の電圧波形とエミッタ側の電圧波形と
の差を小さくし、さらに出力側に設けられたリップルフ
ィルタによりリップルを除去することで低損失で発熱量
の少ない電源回路を実現する。In the power supply circuit of the present invention, the control transistor is intermittently controlled to the off state, the difference between the voltage waveform on the collector side and the voltage waveform on the emitter side of the control transistor is reduced, and the output transistor By removing the ripple by the provided ripple filter, a power supply circuit with low loss and low heat generation is realized.
【０００８】[0008]
【実施例】以下、この発明の一実施例を図面を参照して
説明する。図１はこの実施例における電源回路の構成を
示す電気回路図である。図において、１は交流電源接続
端子、２はスイッチ、３は交流電源接続端子１から供給
される交流電力を整流するダイオードブリッジ回路、５
は制御トランジスタＱ１のコレクタ端子とエミッタ端子
との間に接続された抵抗、６は制御トランジスタＱ１を
流れる充電電流を制限するための電流制限用抵抗、７は
制御トランジスタＱ１のコレクタ側とベース端子間に接
続された抵抗、８は制御トランジスタＱ１のベース端子
とトランジスタＱ３のコレクタ端子に接続された抵抗で
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an electric circuit diagram showing the configuration of the power supply circuit in this embodiment. In the figure, 1 is an AC power supply connection terminal, 2 is a switch, 3 is a diode bridge circuit for rectifying the AC power supplied from the AC power supply connection terminal 1, 5
Is a resistor connected between the collector terminal and the emitter terminal of the control transistor Q1, 6 is a current limiting resistor for limiting the charging current flowing through the control transistor Q1, and 7 is between the collector side and the base terminal of the control transistor Q1. And 8 is a resistor connected to the base terminal of the control transistor Q1 and the collector terminal of the transistor Q3.
【０００９】９はトランジスタＱ３のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１と１１ａはツェナーダイオード
９の電圧を調整するための出力電圧調整用抵抗であり、
出力電圧調整用抵抗１１はその抵抗値を可変することが
できる。１３はツェナーダイオード９のカソード端子と
出力側との間に接続された抵抗、１４は＋Ｂ電源供給回
路である。Reference numeral 9 is a Zener diode connected between the emitter terminal of the transistor Q3 and the ground and generating a reference voltage. Reference numerals 10, 11 and 11a are output voltage adjusting resistors for adjusting the voltage of the Zener diode 9. ,
The resistance value of the output voltage adjusting resistor 11 can be changed. Reference numeral 13 is a resistor connected between the cathode terminal of the Zener diode 9 and the output side, and 14 is a + B power supply circuit.
【００１０】２１はトランジスタＱ２を使用したリップ
ルフィルタであり、コンデンサＣ１，Ｃ２，Ｃ３とトラ
ンジスタＱ２のベースバイアス抵抗２２などから構成さ
れている。図２は、制御トランジスタＱ１のエミッタ電
圧波形とコレクタ電圧波形を示す波形図である。Reference numeral 21 is a ripple filter using a transistor Q2, which is composed of capacitors C1, C2, C3 and a base bias resistor 22 of the transistor Q2. FIG. 2 is a waveform diagram showing an emitter voltage waveform and a collector voltage waveform of the control transistor Q1.
【００１１】次に動作について説明する。図２に示す時
刻ｔ０までは制御トランジスタＱ１はオンとなる。時刻
ｔ０とｔ１間ではトランジスタＱ３が導通することによ
り、制御トランジスタＱ１のベース電圧はグランド側に
引かれると共に制御トランジスタＱ１のベース電流が減
少し制御トランジスタＱ１はオフとなり、制御トランジ
スタＱ１のエミッタ側の電圧Ｖｅの上昇が抑制される。
従って、この間の発熱はなくなる。Next, the operation will be described. The control transistor Q1 is turned on until time t0 shown in FIG. Between time t0 and time t1, the transistor Q3 conducts, the base voltage of the control transistor Q1 is pulled to the ground side, the base current of the control transistor Q1 decreases, and the control transistor Q1 is turned off. The rise of the voltage Ve is suppressed.
Therefore, no heat is generated during this period.
【００１２】時刻ｔ１と時刻ｔ２の間では、トランジス
タＱ３はオフとなり、制御トランジスタＱ１がオンとな
って出力電圧の安定化が行なわれるのであるが、制御ト
ランジスタＱ１のコレクタ電圧波形とエミッタ電圧波形
は図２に示すようにほぼ等しい波形となる。従って、制
御トランジスタＱ１において熱として消費される電力損
失は、図２に示す時刻ｔ１〜ｔ２までのエミッタ側の電
圧Ｖｅの波形とコレクタ側の電圧Ｖｃの波形との差とな
る。このため、時刻ｔ０からｔ２までのトランジスタＱ
１の発熱は、従来の電力損失量に比べ著しく抑制された
ものとなる。そして、制御トランジスタＱ１の出力は、
リップルフィルタ２１により平滑化され安定化されて＋
Ｂ電源供給回路に供給される。Between time t1 and time t2, the transistor Q3 is turned off and the control transistor Q1 is turned on to stabilize the output voltage. The collector voltage waveform and the emitter voltage waveform of the control transistor Q1 are The waveforms are almost equal as shown in FIG. Therefore, the power loss consumed as heat in the control transistor Q1 is the difference between the waveform of the voltage Ve on the emitter side and the waveform of the voltage Vc on the collector side between times t1 and t2 shown in FIG. Therefore, the transistor Q from time t0 to t2
The heat generation of No. 1 is significantly suppressed as compared with the conventional power loss amount. The output of the control transistor Q1 is
+ Is smoothed and stabilized by the ripple filter 21
It is supplied to the B power supply circuit.
【００１３】整流回路３の出力電圧が上昇すると、図２
に示すように制御トランジスタＱ１のコレクタ電圧波形
の振幅も大きくなることになるが、それに応じて制御ト
ランジスタＱ１のオフ期間が長くなると共にオン期間は
短くなり、出力電圧の調整が行なわれる。When the output voltage of the rectifier circuit 3 rises, as shown in FIG.
As shown in (3), the amplitude of the collector voltage waveform of the control transistor Q1 also becomes large, but the off period of the control transistor Q1 becomes longer and the on period becomes shorter accordingly, and the output voltage is adjusted.
【００１４】[0014]
【発明の効果】以上説明したようにこの発明によれば、
平滑化することなく整流回路により整流された直流電圧
を入力し、出力側に設けられたリップルフィルタにより
リップルを除去するように構成したので、制御トランジ
スタにおける電力損失量が少ない電源回路が得られる効
果がある。As described above, according to the present invention,
The DC voltage rectified by the rectifier circuit is input without smoothing, and the ripple filter provided on the output side is used to remove the ripples, so a power supply circuit with less power loss in the control transistor can be obtained. There is.
【図１】この発明の一実施例による電源回路の構成を示
す電気回路図である。FIG. 1 is an electric circuit diagram showing a configuration of a power supply circuit according to an embodiment of the present invention.
【図２】この発明の一実施例による電源回路の制御トラ
ンジスタのコレクタ電圧波形とエミッタ電圧波形を示す
波形図である。FIG. 2 is a waveform diagram showing a collector voltage waveform and an emitter voltage waveform of a control transistor of a power supply circuit according to an embodiment of the present invention.
【図３】従来の電源回路の構成を示す電気回路図であ
る。FIG. 3 is an electric circuit diagram showing a configuration of a conventional power supply circuit.
【図４】従来の電源回路の制御トランジスタのコレクタ
電圧波形とエミッタ電圧波形を示す波形図である。FIG. 4 is a waveform diagram showing a collector voltage waveform and an emitter voltage waveform of a control transistor of a conventional power supply circuit.
３ 整流回路 ５ バイパス抵抗 ９ ツェナーダイオード ２１ リップルフィルタ Ｑ１ 制御トランジスタ 3 Rectifier circuit 5 Bypass resistance 9 Zener diode 21 Ripple filter Q1 Control transistor
Claims (1)
御用のトランジスタを設け、且つ、前記平滑コンデンサ
の電圧値に基づき前記トランジスタのベースを制御し
て、前記トランジスタを間欠的にオフ状態にせしめる手
段を設けたことを特徴とする電源回路。1. A control transistor is provided between a rectifier circuit and a smoothing capacitor, and the base of the transistor is controlled based on the voltage value of the smoothing capacitor to intermittently turn off the transistor. A power supply circuit characterized by being provided with a biasing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13279893A JP3287062B2 (en) | 1993-05-11 | 1993-05-11 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13279893A JP3287062B2 (en) | 1993-05-11 | 1993-05-11 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327149A true JPH06327149A (en) | 1994-11-25 |
| JP3287062B2 JP3287062B2 (en) | 2002-05-27 |
Family
ID=15089819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13279893A Expired - Lifetime JP3287062B2 (en) | 1993-05-11 | 1993-05-11 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3287062B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034411A (en) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ac/dc power device |
| CN102810993A (en) * | 2011-09-28 | 2012-12-05 | 成都芯源***有限公司 | Power converter and method thereof |
| CN108153368A (en) * | 2017-11-22 | 2018-06-12 | 珠海格力电器股份有限公司 | Closed loop feedback regulator circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7473130B2 (en) | 2020-09-23 | 2024-04-23 | 国立研究開発法人物質・材料研究機構 | Alkali metal ion detection sensor and radioactive cesium ion detection sensor |
-
1993
- 1993-05-11 JP JP13279893A patent/JP3287062B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011034411A (en) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ac/dc power device |
| CN102810993A (en) * | 2011-09-28 | 2012-12-05 | 成都芯源***有限公司 | Power converter and method thereof |
| TWI497888B (en) * | 2011-09-28 | 2015-08-21 | Monolithic Power Systems Inc | Power converter and the method thereof |
| CN108153368A (en) * | 2017-11-22 | 2018-06-12 | 珠海格力电器股份有限公司 | Closed loop feedback regulator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3287062B2 (en) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391631B2 (en) | Switching power source device | |
| KR100431782B1 (en) | Power factor correction circuit | |
| EP0779700A2 (en) | DC power supply with enhanced input power factor | |
| JPH09205766A (en) | Power factor compensating circuit | |
| JP4339129B2 (en) | Switch mode power supply | |
| JPH11122926A (en) | Self-oscillating switching power supply | |
| EP1580639B1 (en) | Transition mode power factor correction device in switching power supplies | |
| JP4494763B2 (en) | Switching signal modulation circuit | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| JPH06327149A (en) | Power supply circuit | |
| JPH0570193U (en) | Switching power supply | |
| JP3472517B2 (en) | DC stabilized power supply | |
| JPH028550Y2 (en) | ||
| JP3227637B2 (en) | Power supply circuit | |
| JP3571959B2 (en) | Switching power supply | |
| JP3101696B2 (en) | Switching regulator | |
| JPH0698542A (en) | Power-factor improvement circuit | |
| JPH06233541A (en) | Switching regulator | |
| JPH1056738A (en) | Power factor improving rectifier circuit | |
| JPH0336222Y2 (en) | ||
| JP3409320B2 (en) | Power circuit | |
| JPH08280172A (en) | Dummy load circuit for switching power unit | |
| JP2563607Y2 (en) | Power supply | |
| JPH047668Y2 (en) | ||
| JPH062472Y2 (en) | Magnetic amplifier control type switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |