JPS61139052A - 半導体集積回路部品 - Google Patents
半導体集積回路部品Info
- Publication number
- JPS61139052A JPS61139052A JP59261139A JP26113984A JPS61139052A JP S61139052 A JPS61139052 A JP S61139052A JP 59261139 A JP59261139 A JP 59261139A JP 26113984 A JP26113984 A JP 26113984A JP S61139052 A JPS61139052 A JP S61139052A
- Authority
- JP
- Japan
- Prior art keywords
- terminal leads
- integrated circuit
- semiconductor integrated
- corners
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子機器に用いることができる半導体集積回路
部品に関するものである。
部品に関するものである。
従来の技術
近年、半導体集積回路部品は電子機器に幅広く使用され
ている。
ている。
以下図面を参照しながら、従来の半導体集積回路部品に
ついて説明する。
ついて説明する。
第５図は従来の半導体集積回路部品の斜視図を示すもの
である。第６図において、１は半導体集積回路部品の樹
脂モールドされた本体部、２はその本体部の四辺より突
出した端子リードである。
である。第６図において、１は半導体集積回路部品の樹
脂モールドされた本体部、２はその本体部の四辺より突
出した端子リードである。
以上のように構成された半導体集積回路部品は、ごく一
般にはプリント基板に面実装されて使用される。その場
合、プリント基板への装着は機械装着、治工具による装
着或いは手装着によるものである。
般にはプリント基板に面実装されて使用される。その場
合、プリント基板への装着は機械装着、治工具による装
着或いは手装着によるものである。
発明が解決しようとする問題点
しかしながら上記のような構成では、プリント基板の銅
箔に半導体集積回路部品を装着する機械装着の方法の場
合は専用機械が必要であり、設備投資が必要であると共
に機械効率をあげるためには同じような面実装部品を数
多く装着しなければならないため高効率を得にくかった
。また、治工具装着及び手装着の方法の場合はプリント
基板の銅箔に対して端子リード２の装着位置を合わせる
ことが非常にむつかしく現実的でないと共に取り付は不
良、位置ずれ等の製造不良を多発するという問題点を有
していた。
箔に半導体集積回路部品を装着する機械装着の方法の場
合は専用機械が必要であり、設備投資が必要であると共
に機械効率をあげるためには同じような面実装部品を数
多く装着しなければならないため高効率を得にくかった
。また、治工具装着及び手装着の方法の場合はプリント
基板の銅箔に対して端子リード２の装着位置を合わせる
ことが非常にむつかしく現実的でないと共に取り付は不
良、位置ずれ等の製造不良を多発するという問題点を有
していた。
一方、電気的には第６図の半導体集積回路部品は端子リ
ード２の内１本或いは２本捏度のアース電位の端子を有
するが、特に高周波増幅回路などの場合には半導体集積
回路部品の下部にアース電位箔を設けることが電気的特
性の安定性を得る手段であった。しかしながら、半導体
集積回路部品の下部にアース箔を必要としたためプリン
ト基板の銅箔結線が困難になり、その結果、充分な電気
的安定度を得られないという問題点を有していた。
ード２の内１本或いは２本捏度のアース電位の端子を有
するが、特に高周波増幅回路などの場合には半導体集積
回路部品の下部にアース電位箔を設けることが電気的特
性の安定性を得る手段であった。しかしながら、半導体
集積回路部品の下部にアース箔を必要としたためプリン
ト基板の銅箔結線が困難になり、その結果、充分な電気
的安定度を得られないという問題点を有していた。
本発明は上記問題点に鑑み、簡単な構造で非常に電気的
安定度が高く、機械装着、治工具装着、手装着いずれも
高精度に装着することができる半導体集積回路部品を提
供するものである。
安定度が高く、機械装着、治工具装着、手装着いずれも
高精度に装着することができる半導体集積回路部品を提
供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の半導体集積回路部
品は、樹脂モールドされた本体部の四辺に端子リードを
有する半導体集積回路部品において、樹脂モールドされ
た本体部の四隅の内、少なくとも２力所以上に内部のＩ
Ｃチップを搭載するグイボンドランドフレームと同一の
端子リードを設けたものである。
品は、樹脂モールドされた本体部の四辺に端子リードを
有する半導体集積回路部品において、樹脂モールドされ
た本体部の四隅の内、少なくとも２力所以上に内部のＩ
Ｃチップを搭載するグイボンドランドフレームと同一の
端子リードを設けたものである。
作用
本発明は上記した構成によって、半導体集積回路部品の
基板への装着の際、四隅の端子リードに対応する基板位
置に孔をあけ、その孔に四隅の端子リードを挿入するこ
とにより、上記四隅の端子リードが挿入される孔をガイ
ドにして半導体集積回路部品の基板への装着をすること
ができ、機械装着、治工具装着、手装着を問わず高精度
に装着できると共に、四隅の端子リードを半導体集積回
路部品内部のＩＣチップを搭載するグイボンドランドと
同一にすることによシ、四隅の端子リードをアース端子
として使用でき、前記半導体集積回路部品の下部にアー
ス電位の銅箔を設ける必要がなくなり、回路結線が容易
になると同時に特に高周波増幅回路において高い安定度
を確保できるものである。
基板への装着の際、四隅の端子リードに対応する基板位
置に孔をあけ、その孔に四隅の端子リードを挿入するこ
とにより、上記四隅の端子リードが挿入される孔をガイ
ドにして半導体集積回路部品の基板への装着をすること
ができ、機械装着、治工具装着、手装着を問わず高精度
に装着できると共に、四隅の端子リードを半導体集積回
路部品内部のＩＣチップを搭載するグイボンドランドと
同一にすることによシ、四隅の端子リードをアース端子
として使用でき、前記半導体集積回路部品の下部にアー
ス電位の銅箔を設ける必要がなくなり、回路結線が容易
になると同時に特に高周波増幅回路において高い安定度
を確保できるものである。
実施例
以下本発明の半導体集積回路部品について、実施例の図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の一実施例における半導体集積回路部品
の斜視図、第２図は基板装着時の側面図、第３図は同半
導体集積回路部品の平面図を示すものである。第１図〜
第３図において、１は半導体集積回路部品の樹脂モール
ドされた本体部、２は四辺に設けられた端子リード、３
は四隅に設けられた端子リードである。５はプリント基
板、６は銅箔、７は端子リード３を挿入する孔である。
の斜視図、第２図は基板装着時の側面図、第３図は同半
導体集積回路部品の平面図を示すものである。第１図〜
第３図において、１は半導体集積回路部品の樹脂モール
ドされた本体部、２は四辺に設けられた端子リード、３
は四隅に設けられた端子リードである。５はプリント基
板、６は銅箔、７は端子リード３を挿入する孔である。
４はＩＣチップの搭載するグイボンドランドであり、端
子リード３が一体に設けられている。
子リード３が一体に設けられている。
以上のように構成された半導体集積回路部品について、
以下第１図、第２図及び第３図を用いてその動作を説明
する。本体部１の四辺より突出した端子リード２は面装
着形状をもち、更に四隅より突出した端子リード３は挿
入形状をもっており、この半導体集積回路部品をプリン
ト基板６に装着したとき、第２図に示すように端子リー
ド３はプリント基板６の挿入孔７に挿入されると共に各
々銅箔６に接続され、端子リード２も各々銅箔６に接続
される。一方、端子リード３は第３図に示すようにＩＣ
チップのグイボンドランド４と同一であるため共通のア
ースとして使用できる。また、このグイボンドランド４
と端子リード３は半導体集積回路部品を製造する際、フ
レームの金型或いはエツチング版を所望の形状にするだ
けで実現でき、何等コスト上昇に結びつかないものであ
る。
以下第１図、第２図及び第３図を用いてその動作を説明
する。本体部１の四辺より突出した端子リード２は面装
着形状をもち、更に四隅より突出した端子リード３は挿
入形状をもっており、この半導体集積回路部品をプリン
ト基板６に装着したとき、第２図に示すように端子リー
ド３はプリント基板６の挿入孔７に挿入されると共に各
々銅箔６に接続され、端子リード２も各々銅箔６に接続
される。一方、端子リード３は第３図に示すようにＩＣ
チップのグイボンドランド４と同一であるため共通のア
ースとして使用できる。また、このグイボンドランド４
と端子リード３は半導体集積回路部品を製造する際、フ
レームの金型或いはエツチング版を所望の形状にするだ
けで実現でき、何等コスト上昇に結びつかないものであ
る。
以上のように本実施例によれば、樹脂モールドされた本
体部の四辺に端子リードを有する半導体集積回路部品に
おいて、樹脂モールドされた本体部の四隅に端子リード
を設け、且つ四隅の端子リードを基板挿入形状にすると
共に内部のＩＣチップを搭載するグイボンドランドと同
一にすることにより、基板装着の際、四隅の端子リード
をプリント基板の孔へのガイドにして装着でき、機械装
着、治工具装着、手装着を問わず高精度に装着できる。
体部の四辺に端子リードを有する半導体集積回路部品に
おいて、樹脂モールドされた本体部の四隅に端子リード
を設け、且つ四隅の端子リードを基板挿入形状にすると
共に内部のＩＣチップを搭載するグイボンドランドと同
一にすることにより、基板装着の際、四隅の端子リード
をプリント基板の孔へのガイドにして装着でき、機械装
着、治工具装着、手装着を問わず高精度に装着できる。
しかも、四隅の端子リードをアース端子として使用でき
、半導体集積回路部品の下部にアース電位の銅箔を設け
なくても高周波増幅回路において非常に高い安定度を確
保できる。また、半導体集積回路部品の下部の銅箔が比
較的自由に結線できるため、設計が容易になる。
、半導体集積回路部品の下部にアース電位の銅箔を設け
なくても高周波増幅回路において非常に高い安定度を確
保できる。また、半導体集積回路部品の下部の銅箔が比
較的自由に結線できるため、設計が容易になる。
尚、前記実施例では端子リード３の形状を基板挿入形状
としたが、第４図に示すように端子リード３の先端部を
二分割し、基板挿入と同時に面装着できるように約９０
度開くようにフォーミングしても同様の結果を得られる
ことは明らかである。
としたが、第４図に示すように端子リード３の先端部を
二分割し、基板挿入と同時に面装着できるように約９０
度開くようにフォーミングしても同様の結果を得られる
ことは明らかである。
発明の効果
以上のように本発明は、樹脂モールドされた本体部の四
辺に端子リードを有する半導体集積回路部品において、
樹脂モールドされた本体部の四隅に端子リードを設け、
且つ四隅の端子リードを基板挿入形状にすると共に内部
のＩＣチップを搭載するダイボンドランドと同一にする
ことにより、基板への装着の際、四隅の端子リードをプ
リント基板の孔をガイドにして装着できるため、機械装
着、治工具装着、手装着を問わず高精度に装着できると
共に四隅のリードをアース端子として使用でき、半導体
集積回路部品の下部にアース電位の銅箔を設けなくても
特に高周波増幅回路において高い電気的安定度を確保で
きる。また、半導体集積回路部品の下部の銅箔が比較的
自由に結線できるため、設計を容易にすることができる
。
辺に端子リードを有する半導体集積回路部品において、
樹脂モールドされた本体部の四隅に端子リードを設け、
且つ四隅の端子リードを基板挿入形状にすると共に内部
のＩＣチップを搭載するダイボンドランドと同一にする
ことにより、基板への装着の際、四隅の端子リードをプ
リント基板の孔をガイドにして装着できるため、機械装
着、治工具装着、手装着を問わず高精度に装着できると
共に四隅のリードをアース端子として使用でき、半導体
集積回路部品の下部にアース電位の銅箔を設けなくても
特に高周波増幅回路において高い電気的安定度を確保で
きる。また、半導体集積回路部品の下部の銅箔が比較的
自由に結線できるため、設計を容易にすることができる
。
第１図は本発明の一実施例における半導体集積回路部品
の斜視図、第２図は同半導体集積回路部品の基板への装
着時の側面図、第３図は同半導体集積回路部品の平面図
、第４図は本発明の他の実施例における端子リードの拡
大図、第５図は従来の半導体集積回路部品の斜視図であ
る。 １・・・・・半導体集積回路部品の樹脂モールドされた
本体部、２・・・・・四辺に設けられた端子リード、３
・・・・・・四隅に設けられた端子リード、４・・・・
・工Ｃチップを搭載するダイボンドランド、６・・・・
・・プリント基板、６・・・・・銅箔、７・・・・・・
端子リード３を挿入する孔。
の斜視図、第２図は同半導体集積回路部品の基板への装
着時の側面図、第３図は同半導体集積回路部品の平面図
、第４図は本発明の他の実施例における端子リードの拡
大図、第５図は従来の半導体集積回路部品の斜視図であ
る。 １・・・・・半導体集積回路部品の樹脂モールドされた
本体部、２・・・・・四辺に設けられた端子リード、３
・・・・・・四隅に設けられた端子リード、４・・・・
・工Ｃチップを搭載するダイボンドランド、６・・・・
・・プリント基板、６・・・・・銅箔、７・・・・・・
端子リード３を挿入する孔。
Claims (3)
- （１）樹脂モールドされた本体部の四辺に端子リードを
有し、且つ上記本体部の四隅の内少なくとも２カ所以上
に内部のＩＣチップを搭載するダイボンドランドと同一
の端子リードを設けたことを特徴とする半導体集積回路
部品。 - （２）四辺の端子リードが基板への面装着形状であり、
且つ四隅の端子リードが基板への挿入形状を有すること
を特徴とする特許請求の範囲第１項記載の半導体集積回
路部品。 - （３）四隅の端子リードの先端部のみ二分割し、一方が
基板への挿入形状、他方が基板への面装着形状を有する
ように約９０度拡開したことを特徴とする特許請求範囲
第１項記載の半導体集積回路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59261139A JPS61139052A (ja) | 1984-12-11 | 1984-12-11 | 半導体集積回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59261139A JPS61139052A (ja) | 1984-12-11 | 1984-12-11 | 半導体集積回路部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61139052A true JPS61139052A (ja) | 1986-06-26 |
Family
ID=17357631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59261139A Pending JPS61139052A (ja) | 1984-12-11 | 1984-12-11 | 半導体集積回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2633485A1 (fr) * | 1988-06-24 | 1989-12-29 | Toshiba Kk | Procede et appareil utilisant des pistes fictives pour connecter des composants electroniques |
| JP2011029664A (ja) * | 1999-06-30 | 2011-02-10 | Renesas Electronics Corp | 半導体装置 |
| US9425165B2 (en) | 2003-11-27 | 2016-08-23 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
-
1984
- 1984-12-11 JP JP59261139A patent/JPS61139052A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2633485A1 (fr) * | 1988-06-24 | 1989-12-29 | Toshiba Kk | Procede et appareil utilisant des pistes fictives pour connecter des composants electroniques |
| JP2011029664A (ja) * | 1999-06-30 | 2011-02-10 | Renesas Electronics Corp | 半導体装置 |
| US8637965B2 (en) | 1999-06-30 | 2014-01-28 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| US8969138B2 (en) | 1999-06-30 | 2015-03-03 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| US9484288B2 (en) | 1999-06-30 | 2016-11-01 | Renesas Technology Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| US9425165B2 (en) | 2003-11-27 | 2016-08-23 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US9806035B2 (en) | 2003-11-27 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device |
| US10249595B2 (en) | 2003-11-27 | 2019-04-02 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US10998288B2 (en) | 2003-11-27 | 2021-05-04 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6080602A (en) | Method of producing a semiconductor device using a reduced mounting area | |
| JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| US11910519B2 (en) | Integrated circuit / printed circuit board assembly and method of manufacture | |
| US20030042582A1 (en) | Semiconductor package | |
| JPS61139052A (ja) | 半導体集積回路部品 | |
| US7076870B2 (en) | Manufacturing process for a surface-mount metal-cavity package for an oscillator crystal blank | |
| US6948239B2 (en) | Method for fabricating semiconductor apparatus using board frame | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| US20240128170A1 (en) | Hybrid chip carrier package | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| US20230063343A1 (en) | Multilevel package substrate device with bga pin out and coaxial signal connections | |
| KR20020028473A (ko) | 적층 패키지 | |
| JPH0271551A (ja) | 半導体装置 | |
| JPH01310587A (ja) | 平面アンテナ付き電子回路ユニット | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JP2001203293A (ja) | 半導体装置の製造方法 | |
| JP3237212B2 (ja) | 段付き基板の製造方法 | |
| KR19990086218A (ko) | 리드없는 반도체 칩 패키지의 생산방법 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JP3170033B2 (ja) | 電子回路装置 | |
| KR20240047555A (ko) | 주석도금홈으로 반도체 패키지와 기판간에 솔더층을 높게 형성하여 전기적 특성을 향상시키는 반도체 리드프레임의 리드 구조 및 가공 방법 | |
| KR20210123752A (ko) | 반도체 패키지용 리드프레임의 리드 구조 및 그 리드 가공 방법 | |
| JP2004055834A (ja) | 混成集積回路装置 |