JPS61134020A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS61134020A
JPS61134020A JP25665484A JP25665484A JPS61134020A JP S61134020 A JPS61134020 A JP S61134020A JP 25665484 A JP25665484 A JP 25665484A JP 25665484 A JP25665484 A JP 25665484A JP S61134020 A JPS61134020 A JP S61134020A
Authority
JP
Japan
Prior art keywords
substrate
electron beam
deposited
wcl6
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25665484A
Other languages
English (en)
Other versions
JPH0680629B2 (ja
Inventor
Shinji Matsui
真二 松井
Katsumi Mori
克己 森
Susumu Asata
麻多 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59256654A priority Critical patent/JPH0680629B2/ja
Publication of JPS61134020A publication Critical patent/JPS61134020A/ja
Publication of JPH0680629B2 publication Critical patent/JPH0680629B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子ビームを用いたパターン形成方法に関する
ものである。
〔従来の技術〕
超LSIレベルの高密度集積回路の製造に伴い、パター
ンの微細化が要求され、1prn以下の寸法を十分制御
してパターン形成することが必要となりてきておシ、こ
のためリング、7フイ一手段として、光学的方法から電
子ビームの直接描画方法へと移行してきている。第3図
(a)〜(C)に従来技術である電子ビームリソグラフ
ィー技術を示す。第3図(a)において、基板32上に
、電子ビームに感応する、例えばPMMA (ポリメチ
ルメタクリレート)や、P GMA (ポリグリ7キル
メタクリレート)等の電子ビームレジスト31をスピン
塗布し、プリベイクする0次に第3図(b)として、集
束した電子ビームをレジスト31上に照射する。レジス
ト31内部には、その照射部に蓄積エネルギーの潜像が
形成される。
最後に第3図(C)として、現像プロセスを経て、潜儂
部が除去される。
〔発明が屏決しようとする問題点〕
ところで、これらの電子ビーム用レジストを用いて実際
に集積回路等で使われるパターンを形成する場合に、近
接効果と現像時にウェットプロセスが必要であることが
大きな問題となっていた。
すなわち、電子ビームが照射されると、主に基板32の
表面に発生した2次電子によりレジスト中で散乱された
領域のレジスト感度が変化するという近接効果と呼ばれ
る現象が生じ、この効果がパターンの微細化と共に顕著
となシ、制御性や解像度に支障をきたしていた。又、現
像がウェットプロセスであるため、歩留υの点でドライ
プロセス化が望まれている。以上述べた様に従来の電子
ビームリソグラフィー技術では、近接効果によ)パター
ン精度に問題があり、又、ウェットプロセスによる歩留
シの低下の問題があった。
本発明は、電子ビームデボジシラン効果を微細加工技術
に適用し、電子ビームによる直接微細加工を行うパター
ン形成方法を提供するものである。
〔問題点を確決するための手段〕
本発明は、被加工材を表面(備えた基板上に有機高分子
膜を形成し、少なくとも堆積させるべき材料を構成元素
として含んだガスを被堆積基板上に流し、基板の所望の
部分に電子ビームを照射して前記材料を基板上に堆積し
てバターニングし、次いでこのパターンをマスクとして
前記高分子膜を酸素ドライエツチングすることを特徴と
するパターン形成方法である。
〔実施例〕
以下、本発明について、実施例を示す図面を参照して説
明する。
第1図(a)〜(C)は一実施例を工程屓に示す図であ
る。第1図において、基板13上にAZレジストやポリ
イミドの様な有機高分子膜12を0.5〜2μmの厚さ
に塗布し、250℃、60分程度にベイクする0次に第
1図伽)のように大塩化タングステン(WCl6)ガス
を有機膜12上に流し、且つ有機膜12上の所望の部分
に電子ビームを照射し、タングステン(W)のパターン
11を形成する。次に、第1図(c)において、バター
ニングされたタングステンパターンをマスクとして酸素
リアクティブスパッターエツチングによ)有機膜12を
エツチングする。
第2図は第1図(b)の工程に用いる電子ビームデポジ
ション装置の構成図である。本装置は電子ビーム照射系
210と、試料室208と、副試料室206と雰囲気ガ
ス材料収納室201とから構成されている。本実施例に
おいてはタングステンWを構成元素として含む大塩化タ
ングステンWeb、を雰囲気ガスとして用い、集束され
た電子ビーム照射により基板上にWをデポジションさせ
た。WCl6202を雰囲気ガス材料収納室201に入
れ、Wをデポジションさせる基板205を試料台204
にセットする。
電子ビーム照射系210と試料室208を10−’To
rr程度以上の高真空に排気する。副試料室206に設
けたピンホール207は副試料皇206内部と外部との
差圧を保つためと、電子ビーム212をデポジションさ
せる基板205上に照射するための通路である。
副試料室206と雰囲気ガス材料収納室201とは配管
203によって接続されておシ、試料室208を真空排
気することによシ、ピンホール207を通して、副試料
室208の内部および雰囲気ガス材料収納室201内部
が真空排気される。雰囲気ガス材料であるWCI 6は
大気中では固体であるが真空にひくことによシ、容易に
昇華し、配管203を通し、副試料塞206内に流入し
てその内部が雰囲気ガスであるWCl、で充満される。
圧力は5mTorr程度である。この様にして、基板2
05の雰囲気がWCI 、となシ、電子ビーム212を
ピンホール207を通して基板205の所望の部分に照
射することにより基板205表面上に吸着されたWC1
,を分解する。その分解の結果WC1,はWと塩素分子
CI2とに分かれる。Wは基板205上に析出する。一
方CI2は揮発性ガスであるので排出される。この様に
してWが基板205表面の所望の部分にデポクシ1ンさ
れる。
以上実施例では、タングステンのデポジションソースと
してWCl、を用いたが、WCl5、WF、、W(CO
)。
を用いても良い。又、デポジション材としては酸素ドラ
イエツチング耐性があるクロム(Cr)等の他の金属や
シリコン(Sl)等を用いても良い。Crのデボジシy
 7ソースとしてはCr (Co Hs ) 2やCr
 (Co)6等がある。又、Slのデポジションソース
としては5ICI4.5IH2CI2やS [4等がち
る。
〔発明の効果〕
以上のように本発明によれば、従来の電子ビームリソグ
ラフィーの問題点であった近接効果がな低下の問題を解
消できる効果を有するものである。
【図面の簡単な説明】
第1図(a)〜(C)は、本発明の電子ビームデボジシ
iノによシ形成されたパターンをマスクにして、有機膜
を酸素リアクティブスパッタによりエツチングする工程
のプロセスを示す断面図、第2図は電子ビームデボジン
1ン装置の構成図、第3図は従来の電子ビームリソグラ
フィープロセスを示す断面図である。 11・・・・・・パターン、 n・・・・・・有機高分
子膜、13・・・・・・基板、212・・・・・・電子
ビーム第1図 (cL) (b) (C)

Claims (1)

    【特許請求の範囲】
  1. (1)被加工材を表面に備えた基板上に有機高分子膜を
    形成し、少なくとも堆積させるべき材料を構成元素とし
    て含んだガスを被堆積基板上に流し、基板の所望の部分
    に電子ビームを照射して前記材料を基板上に堆積してパ
    ターニングし、次いでこのパターンをマスクとして前記
    高分子膜を酸素ドライエッチングすることを特徴とする
    パターン形成方法。
JP59256654A 1984-12-05 1984-12-05 パタ−ン形成方法 Expired - Lifetime JPH0680629B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59256654A JPH0680629B2 (ja) 1984-12-05 1984-12-05 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59256654A JPH0680629B2 (ja) 1984-12-05 1984-12-05 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS61134020A true JPS61134020A (ja) 1986-06-21
JPH0680629B2 JPH0680629B2 (ja) 1994-10-12

Family

ID=17295612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59256654A Expired - Lifetime JPH0680629B2 (ja) 1984-12-05 1984-12-05 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH0680629B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140729A (ja) * 1987-11-27 1989-06-01 Sony Corp 微細パターンの形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745234A (en) * 1980-08-29 1982-03-15 Mitsubishi Electric Corp Method for formation of microscopic pattern
JPS57202740A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5892216A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPS59132132A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 微細パタ−ンの形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745234A (en) * 1980-08-29 1982-03-15 Mitsubishi Electric Corp Method for formation of microscopic pattern
JPS57202740A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5892216A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPS59132132A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 微細パタ−ンの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140729A (ja) * 1987-11-27 1989-06-01 Sony Corp 微細パターンの形成方法

Also Published As

Publication number Publication date
JPH0680629B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
US5948570A (en) Process for dry lithographic etching
JPS61134019A (ja) パタ−ン形成方法
Goodyear et al. High resolution inductively coupled plasma etching of 30 nm lines and spaces in tungsten and silicon
JPH0458178B2 (ja)
US4661426A (en) Process for manufacturing metal silicide photomask
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPS61134020A (ja) パタ−ン形成方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
EP0518545A1 (en) Dry lithographic etching with gaseous mixtures of oxygen and chlorine
US5757879A (en) Tungsten absorber for x-ray mask
JP2909317B2 (ja) フォトマスク
JPS6065534A (ja) パタ−ン形成方法
WO2005015308A2 (en) Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal
JPH03192717A (ja) X線露光用マスクおよびその製造方法
JPS6358446A (ja) パタ−ン形成方法
JP2830007B2 (ja) パターン形成方法
Herbert et al. Dry development lithography by a novel ion-beam process
JPS6339893B2 (ja)
JPH0518906B2 (ja)
EP0268595B1 (en) Pattern transfer process for fabricating integrated-circuit devices
JPH0542810B2 (ja)
JP2783973B2 (ja) X線リソグラフィ用マスクの製造方法
JPH06295889A (ja) 微細パターン形成方法
JPH0246719A (ja) パターン形成方法
JPH02976A (ja) 微細パターン形成方法