JPS61119071A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61119071A JPS61119071A JP59241000A JP24100084A JPS61119071A JP S61119071 A JPS61119071 A JP S61119071A JP 59241000 A JP59241000 A JP 59241000A JP 24100084 A JP24100084 A JP 24100084A JP S61119071 A JPS61119071 A JP S61119071A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- large current
- reference potential
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は半導体集積回路に関するもので、特に、大規模
の集積回路に使用されるしのである。
の集積回路に使用されるしのである。
半導体集積回路においては電源の供給が重要な問題とな
る。すなわち、半導体素子を駆動づるには外部電源から
電荷を供給しなければならず、所定の電源電位および基
準電位を与えるための端子および配線が設けられる。
る。すなわち、半導体素子を駆動づるには外部電源から
電荷を供給しなければならず、所定の電源電位および基
準電位を与えるための端子および配線が設けられる。
第５図はこのような電源供給の様子を示すもので、ゲー
ト回路１３に対し電源線１４を介して電源電位■。０を
供給する電源端子１１および接地線１５を介して基準電
位である接地電位■６を与える接地端子ＧＮＤ１２が設
けられ、これらの端子間に一系統の電源装置く図示せず
）が接続される。
ト回路１３に対し電源線１４を介して電源電位■。０を
供給する電源端子１１および接地線１５を介して基準電
位である接地電位■６を与える接地端子ＧＮＤ１２が設
けられ、これらの端子間に一系統の電源装置く図示せず
）が接続される。
ところで、最近の半導体集積回路にあっては集積度が向
上して一系統の電源だけでは容量不足になることがあり
、このため第６図に示すように電源端子１１と共通電源
線１４′により共通接続されだ油助電’＆端子１１′お
よび接地端子１２と共通接地線１５′により共通接続さ
れた補助接地端子１２′が設けられ、複数の電源により
駆動が行われる。
上して一系統の電源だけでは容量不足になることがあり
、このため第６図に示すように電源端子１１と共通電源
線１４′により共通接続されだ油助電’＆端子１１′お
よび接地端子１２と共通接地線１５′により共通接続さ
れた補助接地端子１２′が設けられ、複数の電源により
駆動が行われる。
（背景技術の問題点）
しかしながら、このように多くの回路を共通の電源で駆
動覆ることによりノイズによる誤動作を招くことがある
。
動覆ることによりノイズによる誤動作を招くことがある
。
すなわち、第７図示す回路では電源端子１１と接地端子
１２との間に回路１６およびゲート回路１７が接続され
、このゲート回路１７には外部回路１８がさらに接続さ
れており、回路１６に電源端子１１から接地端子１２に
向って大きな貫通電流Ｉが流れた場合、接地電位ｖＧが
上昇１、ノイズが発生ずる。このノイズは共通電源配線
１４′１５′を伝わって他のゲート回路１７に入力され
る。このゲート回路１７は外部回路１８への出力回路に
なっており、ゲート回路１７の出力が“０″レベルにあ
るとすれば上述のノイズがぞのままのレベルで外部回路
１８に出力されることになる。
１２との間に回路１６およびゲート回路１７が接続され
、このゲート回路１７には外部回路１８がさらに接続さ
れており、回路１６に電源端子１１から接地端子１２に
向って大きな貫通電流Ｉが流れた場合、接地電位ｖＧが
上昇１、ノイズが発生ずる。このノイズは共通電源配線
１４′１５′を伝わって他のゲート回路１７に入力され
る。このゲート回路１７は外部回路１８への出力回路に
なっており、ゲート回路１７の出力が“０″レベルにあ
るとすれば上述のノイズがぞのままのレベルで外部回路
１８に出力されることになる。
このようなノイズが外部回路１８に伝わっＩＣとき、外
部回路がパルスで動作するフリップフロップ回路などで
ある場合には誤動作を生じるという問題がある。
部回路がパルスで動作するフリップフロップ回路などで
ある場合には誤動作を生じるという問題がある。
本発明は上述の問題点を解決しようとしてなされたちの
で、大電流の流れる特定回路から発生づるノイズにより
他の回路で誤動作が発生しにくい半導体集積回路を提供
することを目的とする。
で、大電流の流れる特定回路から発生づるノイズにより
他の回路で誤動作が発生しにくい半導体集積回路を提供
することを目的とする。
上記目的達成のだや、本発明においては、大電流の流れ
る特定の回路の電源電位および／又は基準電位を与える
配線と他のゲート回路のそれらを電気的に絶縁するよう
にしており、大電流によって発生したノイズが電源配線
および／又は基準電位配線を介して他のゲート回路に伝
達されず、誤動作を生じにくいものである。
る特定の回路の電源電位および／又は基準電位を与える
配線と他のゲート回路のそれらを電気的に絶縁するよう
にしており、大電流によって発生したノイズが電源配線
および／又は基準電位配線を介して他のゲート回路に伝
達されず、誤動作を生じにくいものである。
（発明の実施例）
以下、図面を参照しながら本発明の実施例のい（つかを
詳細に説明する。
詳細に説明する。
第１図は本発明の一実施例を示す回路図であって、大電
流の流れる回路２３に対して電力を供給するために電源
電位（Ｖｏ。）を与える端子２１および基準電位（■６
）を与える端子２２が設けられて回路２３にそれぞれ配
線２４および２５により接続されている。一方、外部回
路１８に接続されたゲート回路１７には従来通りそれぞ
れ電源線１４′および接地線１５′を介して電源端子１
１および接地端子１２が接続されている。すなわち、大
電流の流れる回路の電源系統は他のゲート回路の電源系
統から完全に分離され、絶縁されている。
流の流れる回路２３に対して電力を供給するために電源
電位（Ｖｏ。）を与える端子２１および基準電位（■６
）を与える端子２２が設けられて回路２３にそれぞれ配
線２４および２５により接続されている。一方、外部回
路１８に接続されたゲート回路１７には従来通りそれぞ
れ電源線１４′および接地線１５′を介して電源端子１
１および接地端子１２が接続されている。すなわち、大
電流の流れる回路の電源系統は他のゲート回路の電源系
統から完全に分離され、絶縁されている。
このような回路構成では回路２３に大電流が流れ、接地
線２５の基準電位が上昇したとしても他のゲート回路１
７の電源系統から分離されているため、発生したノイズ
はゲート回路１７へは伝わらない。
線２５の基準電位が上昇したとしても他のゲート回路１
７の電源系統から分離されているため、発生したノイズ
はゲート回路１７へは伝わらない。
第４図は第１図の実施例を具体的に説明する回路図であ
って、クロック信号を発生する水晶発振回路４１、この
回路から出力されたクロック信号を受は取って作動する
内部回路４２、水晶発振回路４１の出力を受は取り増幅
を行って外部に対し出力する出力ゲート回路４４を有す
る出力バッフ７回路４３より成っている。この回路にお
ける電源系統は水晶発振回路４１および内部回路４２を
駆動する電源の２系統であり、眞者は第１の電源端子（
■Ｃｏ）１１と第１の接地端子（ＧＮＤ）１２間に接続
され、後者はこれらの端子１１および１２と完全に分離
絶縁された第２の電源端子（Ｖ’）２１．！：第２の接
地端子（ＧＮＤ’ ）Ｃ ２２間に接続される。このため、出力ゲート回路４４の
立上りの際に流れる大きな貫通電流によって生じたノイ
ズは水晶発振回路４１や内部回路４２は伝わらず、Ｚｔ
！ｌ）１作を生じることはない。
って、クロック信号を発生する水晶発振回路４１、この
回路から出力されたクロック信号を受は取って作動する
内部回路４２、水晶発振回路４１の出力を受は取り増幅
を行って外部に対し出力する出力ゲート回路４４を有す
る出力バッフ７回路４３より成っている。この回路にお
ける電源系統は水晶発振回路４１および内部回路４２を
駆動する電源の２系統であり、眞者は第１の電源端子（
■Ｃｏ）１１と第１の接地端子（ＧＮＤ）１２間に接続
され、後者はこれらの端子１１および１２と完全に分離
絶縁された第２の電源端子（Ｖ’）２１．！：第２の接
地端子（ＧＮＤ’ ）Ｃ ２２間に接続される。このため、出力ゲート回路４４の
立上りの際に流れる大きな貫通電流によって生じたノイ
ズは水晶発振回路４１や内部回路４２は伝わらず、Ｚｔ
！ｌ）１作を生じることはない。
第２図および第３図は本発明の他の実施例を示ケ回路図
であって、いずれも第１図と類似するが、第２図では大
電流の流れる回路２３と他の回路１８のゲート回路１７
が異なる電源端子２１および１１にそれぞれ接続された
上で共通の接地線１５″を介して共通の接地端子１２に
接続され、第３図では両回路が異なる接地端子２２およ
び１２にそれぞれ接続された一Ｌｒ共通の電源線１４″
を介して共通の電源端子１１に接続されている点が異な
る。寸なわら、電源側および接地側のいずれか一方で分
離絶縁が行われている。
であって、いずれも第１図と類似するが、第２図では大
電流の流れる回路２３と他の回路１８のゲート回路１７
が異なる電源端子２１および１１にそれぞれ接続された
上で共通の接地線１５″を介して共通の接地端子１２に
接続され、第３図では両回路が異なる接地端子２２およ
び１２にそれぞれ接続された一Ｌｒ共通の電源線１４″
を介して共通の電源端子１１に接続されている点が異な
る。寸なわら、電源側および接地側のいずれか一方で分
離絶縁が行われている。
このような構成でも大電流によって生じたパルスはその
ままゲート回路には伝達されないため誤動作のおそれは
少ない。
ままゲート回路には伝達されないため誤動作のおそれは
少ない。
以上の実施例においては電源装置を電１Ｎ２（Ｖｏ。）
端子と接地端子間に接続するようにしているが、回路の
特性によって各種の電位を選択することができ、特に下
側の電位は大地電位以外の電位を選択することができる
。
端子と接地端子間に接続するようにしているが、回路の
特性によって各種の電位を選択することができ、特に下
側の電位は大地電位以外の電位を選択することができる
。
また、分離絶縁する回路部分は実施例のように２つに限
ることなく３つ以上に分けてそれぞれを別電源系統で駆
動することができ、特定回路部分のみ主電源と異った電
位とすることにより、その回路のみを動作あるいは不動
作とすることが可能となり回路特性測定等を容易に行う
ことが可能となる。
ることなく３つ以上に分けてそれぞれを別電源系統で駆
動することができ、特定回路部分のみ主電源と異った電
位とすることにより、その回路のみを動作あるいは不動
作とすることが可能となり回路特性測定等を容易に行う
ことが可能となる。
さらに、もともと複数端子に共通電源系を入力するよう
にしている場合には、本発明のような分離絶縁を行って
も端子数は増加せず電源線を分離するだけの変更で済む
ため、コストアップを招くことがない。
にしている場合には、本発明のような分離絶縁を行って
も端子数は増加せず電源線を分離するだけの変更で済む
ため、コストアップを招くことがない。
また、実施例では電源供給を分離すべき回路を出力バッ
フ１回路として説明しているが、大電流が流れることに
よりパルスノイズを発生するものであればいかなる回路
にも適用することができる。
フ１回路として説明しているが、大電流が流れることに
よりパルスノイズを発生するものであればいかなる回路
にも適用することができる。
以上のように本発明においては大電流が流れることによ
りノイズパルスを発生する特定回路の電源および基準電
位の配線の少なくとも一方が同一チップ上に形成された
他の回路のそれらと電気的に分離かつ絶縁されているの
で、特定回路に大電流が流れることにより発生するノイ
ズパルスが他の回路には伝達されず、このノイズによる
回路の誤動作を招くことがなく、半導体集積回路として
の特性、信頼性を向上させることができる。
りノイズパルスを発生する特定回路の電源および基準電
位の配線の少なくとも一方が同一チップ上に形成された
他の回路のそれらと電気的に分離かつ絶縁されているの
で、特定回路に大電流が流れることにより発生するノイ
ズパルスが他の回路には伝達されず、このノイズによる
回路の誤動作を招くことがなく、半導体集積回路として
の特性、信頼性を向上させることができる。
第１図は本発明にかかる半導体集積回路の一実施例の構
成を示す回路図、第２図および第３図は本発明の他の実
施例の構成を示す回路図、第４図は第１図の実施例を具
体的に示す回路図、第５図ないし第７図は従来の半導体
集積回路およびその問題点を承り回路図である。 １１．１１’ 、２１・・・電源端子、１２．１２’２
２・・・接地端子、１３．１３’ 、１７・・・ゲート
回路、１４．１４’ 、１４“・・・電源線、１５．１
５’ 、１５″・・・接地線、１６．２３・・・大電流
の流れる回路、１８・・・外部回路、４１・・・発振回
路、４２・・・内部回路、４３・・・出力バツフ？回路
、４４・・・出力ゲート回路。 出願人代理人 猪 ｎ９ 清６１ 図 ｔコ ° ５２ 図 ５３ 図 １４″
成を示す回路図、第２図および第３図は本発明の他の実
施例の構成を示す回路図、第４図は第１図の実施例を具
体的に示す回路図、第５図ないし第７図は従来の半導体
集積回路およびその問題点を承り回路図である。 １１．１１’ 、２１・・・電源端子、１２．１２’２
２・・・接地端子、１３．１３’ 、１７・・・ゲート
回路、１４．１４’ 、１４“・・・電源線、１５．１
５’ 、１５″・・・接地線、１６．２３・・・大電流
の流れる回路、１８・・・外部回路、４１・・・発振回
路、４２・・・内部回路、４３・・・出力バツフ？回路
、４４・・・出力ゲート回路。 出願人代理人 猪 ｎ９ 清６１ 図 ｔコ ° ５２ 図 ５３ 図 １４″
Claims (1)
- 【特許請求の範囲】 １、大電流が流れることによりノイズパルスを発生する
少くとも１つの特定の回路の電源および基準電位の配線
の少なくとも一方が、前記特定の回路と同一チップ上に
形成された他の回路の電源および／又は基準電位の配線
と電気的に分離かつ絶縁されていることを特徴とする半
導体集積回路。 ２、基準電位が大地電位（ＧＮＤ）であることを特徴と
する特許請求の範囲第１項記載の半導体集積回路。 ３、分離された２以上の基準電位配線がそれぞれ異なる
電位を有した特許請求の範囲第１項記載の半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241000A JPS61119071A (ja) | 1984-11-15 | 1984-11-15 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241000A JPS61119071A (ja) | 1984-11-15 | 1984-11-15 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61119071A true JPS61119071A (ja) | 1986-06-06 |
Family
ID=17067833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241000A Pending JPS61119071A (ja) | 1984-11-15 | 1984-11-15 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61119071A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193475A (ja) * | 2002-12-13 | 2004-07-08 | Ricoh Co Ltd | 電源用ｉｃ及びその電源用ｉｃを使用した通信装置 |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
-
1984
- 1984-11-15 JP JP59241000A patent/JPS61119071A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193475A (ja) * | 2002-12-13 | 2004-07-08 | Ricoh Co Ltd | 電源用ｉｃ及びその電源用ｉｃを使用した通信装置 |
| JP4499985B2 (ja) * | 2002-12-13 | 2010-07-14 | 株式会社リコー | 電源用ｉｃ及びその電源用ｉｃを使用した通信装置 |
| US7856253B2 (en) | 2002-12-13 | 2010-12-21 | Ricoh Company, Ltd. | Power supply IC having switching regulator and series regulator |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646451A (en) | Multifunctional chip wire bonds | |
| US5581109A (en) | Semiconductor device | |
| US5751051A (en) | Semiconductor device equipped with electrostatic breakdown protection circuit | |
| JP2921463B2 (ja) | 半導体集積回路チップ | |
| JPS61119071A (ja) | 半導体集積回路 | |
| JPH0212027B2 (ja) | ||
| JP2876963B2 (ja) | 半導体装置 | |
| JPS60154553A (ja) | 相補型ｍｏｓ集積回路の駆動方法 | |
| JPH0377666B2 (ja) | ||
| JPH0629395A (ja) | 半導体集積回路装置 | |
| JPS58124262A (ja) | 集積回路装置 | |
| JPH048949B2 (ja) | ||
| JPH0247851A (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| JP2771233B2 (ja) | 半導体集積回路装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JPS60154644A (ja) | 半導体装置 | |
| JPH05343525A (ja) | 半導体集積回路 | |
| US5233235A (en) | On-chip intermediate driver for discrete WSI systems | |
| JPS6231132A (ja) | 半導体装置 | |
| JP3031040B2 (ja) | 集積回路の製造方法 | |
| JPH09115945A (ja) | 半導体装置 | |
| JP2919265B2 (ja) | 半導体装置 | |
| JPS61284953A (ja) | 半導体集積回路装置 | |
| JPH01111342A (ja) | 集積回路用パッケージ |