JPS61116848A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPS61116848A JPS61116848A JP14233884A JP14233884A JPS61116848A JP S61116848 A JPS61116848 A JP S61116848A JP 14233884 A JP14233884 A JP 14233884A JP 14233884 A JP14233884 A JP 14233884A JP S61116848 A JPS61116848 A JP S61116848A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- resist
- semiconductor device
- electrode
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/85951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置およびその製造技術、特に高周波用
の半導体装置に用い１有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor device and its manufacturing technology, particularly to a technology effective for use in high frequency semiconductor devices.
高周波用ショットキダイオードの如く、マイクロ波帯や
ミリ波帯等の高周波または超高周波帯で用いられる半導
体装置はたとえばいわゆるビル型のパッケージを用いて
製造、組立することが考えられる。Semiconductor devices, such as high-frequency Schottky diodes, used in high-frequency or ultrahigh-frequency bands such as microwave bands and millimeter wave bands may be manufactured and assembled using, for example, a so-called building-shaped package.
その場合、スタッドにセラミックの枠体をろう付けした
後に、内部にペレット付けを行い、さらにペレットのボ
ンディングパッドにワイヤをウェッジ等でＶ字状にボン
ディングして封止することが考えられる。In that case, it is conceivable to braze a ceramic frame to the stud, attach a pellet to the inside, and then bond a wire to the bonding pad of the pellet in a V-shape using a wedge or the like for sealing.
ところが、このような半導体装置は一般に極めて小形で
あり、ペレットを封入するセラミックの枠体も非常に小
さい内径よりなるものであるので。However, such semiconductor devices are generally extremely small, and the ceramic frame that encloses the pellets also has an extremely small inner diameter.
その枠体内のペレット表面の小さいボンディングパッド
にウェッジでＶ字状にワイヤボンディングすることは極
めて困難である。しかも、ボンディングパッドの電極か
らはみ出したワイヤは浮遊容量として素子の高周波特性
に大きな悪影響を及ばすことか本発明者によって見い出
された。It is extremely difficult to perform wire bonding in a V-shape using a wedge to a small bonding pad on the surface of the pellet within the frame. Furthermore, the inventors have discovered that the wires protruding from the electrodes of the bonding pads have a large adverse effect on the high frequency characteristics of the device as stray capacitance.
本発明の目的は、ペレット上のボンディング部へのワイ
ヤボンディングを容易に行うことのできる技術を提供す
ることにある。An object of the present invention is to provide a technique that can easily perform wire bonding to a bonding portion on a pellet.
本発明の他の目的は、高周波特性を改善することのでき
る技術を提供することにある。Another object of the present invention is to provide a technique that can improve high frequency characteristics.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述Ｓよび添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、ペレットのボンディング部上にペレット表面
から離れる方向に延びるボンディング電極を突設するこ
とにより、ワイヤをこのボンディング電極にボンディン
グすることができ、前記目的を達成できるものである。That is, by protruding a bonding electrode extending in a direction away from the pellet surface on the bonding portion of the pellet, the wire can be bonded to the bonding electrode, and the above object can be achieved.
〔実施例１〕
第１図は本発明の一実施例である半導体装置の断面図、
第２図１ａｌ〜ｌｄｌ ＆’！その製造工程を示す断面
図である。[Example 1] FIG. 1 is a cross-sectional view of a semiconductor device which is an example of the present invention.
Figure 2 1al~ldl &'! It is a sectional view showing the manufacturing process.
本実施例において、コバール等で作られろカソードとし
てのスタッド１の上には、セラミック等よりなる枠体２
が気密式に取り付けられる。In this embodiment, a frame 2 made of ceramic or the like is placed on the stud 1 which is made of Kovar or the like and serves as a cathode.
is installed in an airtight manner.
スタッド１の中央部上にはベース３を介して、たとえば
ガリウム−ヒ素（ＧａＡｓ）の如き化合物半導体よりな
るペレット４が取り付けられている。A pellet 4 made of a compound semiconductor such as gallium-arsenic (GaAs) is attached to the center of the stud 1 via a base 3.
ペレット４の最上層にはＳ１０．よりなるパッシベーシ
ョン膜５が形成され、その一部にはショットキ電極の如
きボンディングパッド６が設けられている。The top layer of pellet 4 has S10. A passivation film 5 is formed, and a part of the passivation film 5 is provided with a bonding pad 6 such as a Schottky electrode.
また、本実施例では、ボンディングパッド６の上に、ペ
レット４の表面から所定の距離だけ離れる方向に延びた
ワイヤボンディング用のボンディング電極７が突設され
ている。このボンディング電極７は下層側の蒸着［８と
、上層側の金めりぎ９とよりなる。Further, in this embodiment, a bonding electrode 7 for wire bonding is provided on the bonding pad 6 so as to extend in a direction away from the surface of the pellet 4 by a predetermined distance. This bonding electrode 7 consists of a lower layer of vapor deposition [8] and an upper layer of gold plated metal 9.
さらに、前記ボンディング電極７の金めっき９の上には
、金線等よりなるワイヤ１０がたとえばウェッジ法で略
Ｖ字状罠ポンディングされている。Further, on the gold plating 9 of the bonding electrode 7, a wire 10 made of a gold wire or the like is trap-bonded in a substantially V-shape by, for example, a wedge method.
ワイヤ１０の両端は枠体２の上面に接合され、かつたと
えば金−’Ａ（Ａｕ−８ｎ）のろう材１１により、たと
えばコバール等で作られたアノードとしてのキャップ１
２と接合されている。Both ends of the wire 10 are joined to the upper surface of the frame 2, and a cap 1 as an anode made of, for example, Kovar or the like is connected to a brazing material 11 of, for example, gold-'A (Au-8n).
It is joined with 2.
本実施例では、ボンディングパッド６の上にワイヤボン
ディング用のボンディング電極７を設けたことにより、
ワイヤボンディングを小さい・ボンディングパッド６上
に行わなくてもよく、より大きくかつボンディングし易
いボンディング電極７に対して容易かつ確実にワイヤ１
０をボンディングできる。In this embodiment, by providing the bonding electrode 7 for wire bonding on the bonding pad 6,
There is no need to perform wire bonding on the small bonding pad 6, and the wire 1 can be easily and reliably bonded to the bonding electrode 7, which is larger and easier to bond.
0 can be bonded.
しかも、ボンディング電極７がペレット４の表面から離
れているので、浮遊容量およびそれに起因する高周波特
性の低下も回避することができる。Moreover, since the bonding electrode 7 is separated from the surface of the pellet 4, stray capacitance and deterioration in high frequency characteristics caused by it can also be avoided.
次に、本実施例におけるボンディング電極７の製造方法
について説明する。Next, a method for manufacturing the bonding electrode 7 in this example will be explained.
まず、第２図１ａｌＫ示すように、たとえばＧａＡｓの
基体上に、Ｓ凰０＠のパッシベーション膜５およびボン
ディングパッド６を形成したペレット４を用意する。First, as shown in FIG. 2, a pellet 4 is prepared on which a passivation film 5 of S film 0@ and a bonding pad 6 are formed on a substrate of, for example, GaAs.
次ニ、パッシベーション膜５の上にレジスト１３を形成
し、そしてボンディングパッド６の位置にスルーホール
を形成した後、そのスルーホールの中およびレジスト１
３上の所定領域にチタン（Ｔｉ）等の蒸着膜８を形成し
く第２図１ｂ＋参照）、また所望のバターニングを行う
。Next, a resist 13 is formed on the passivation film 5, and a through hole is formed at the position of the bonding pad 6.
A vapor deposited film 8 of titanium (Ti) or the like is formed on a predetermined region on the surface of the wafer 3 (see FIG. 2, 1b+), and desired patterning is performed.
その後、蒸着膜８の上に金めっき９を形成する（第２図
１ｃｌ参照）。Thereafter, gold plating 9 is formed on the deposited film 8 (see FIG. 2, 1cl).
次いで、前記レジスト１３を除去すると、第２図１ｄｌ
に示すような片持ちビーム状のボンディング電極７が形
成される。このボンディング電極７の先Ｑ１４（自由ｆ
１ｍ”）はペレット４のパッジページ璽ン９１５０表面
から前記レジスト１３の厚さ分だけ離間され、浮遊容量
を低減できるようになっている。Next, when the resist 13 is removed, FIG.
A cantilever beam-shaped bonding electrode 7 as shown in FIG. The tip Q14 of this bonding electrode 7 (free f
1 m'') is spaced from the surface of the pad page 9150 of the pellet 4 by the thickness of the resist 13 to reduce stray capacitance.
したがって、ワイヤー０はこのボンディング電極７の上
に容易にボンディングできる。Therefore, the wire 0 can be easily bonded onto this bonding electrode 7.
特に、本実施例では、ワイヤボンディング後にワイヤー
０を引き上げることによりボンディング電極７をペレッ
ト４の表面からさらに大きく離間） させるこ
とができ、浮遊容量をさらに低減できる。In particular, in this embodiment, by pulling up the wire 0 after wire bonding, the bonding electrode 7 can be further spaced apart from the surface of the pellet 4, and the stray capacitance can be further reduced.
・１１
〔実施例２〕
第３図［ａｌ〜［ｄｌは本発明の他の実施例を示す断面
図である。・11 [Embodiment 2] FIG. 3 [al to dl are sectional views showing other embodiments of the present invention.
この実施例では、第３図１ａｌにおけるペレット４のパ
ッシベーション膜５の上にレジスト１３Ａを厚く形成し
、そのボンディングパッド６の上方にスルーホール１４
を形成する（第３図１ｂｌ参照）。In this embodiment, a thick resist 13A is formed on the passivation film 5 of the pellet 4 in FIG. 3 1al, and a through hole 14 is formed above the bonding pad 6.
(see FIG. 3 1bl).
次に、このスルーホール１４に金めっき１５を形成する
（第３図１ｃｌ参照）。Next, gold plating 15 is formed in this through hole 14 (see FIG. 3 1cl).
その後、レジスト１３Ａを除去することにより、ボンデ
ィングパッド６の上に金めつきを突設したボンディング
電極７Ａを得ることができ、この電極７Ａ上にワイヤ１
０を容易にボンディングできる。Thereafter, by removing the resist 13A, it is possible to obtain a bonding electrode 7A with gold plating protruding from the bonding pad 6, and a wire 1 is placed on the electrode 7A.
0 can be easily bonded.
（１１ワイヤボンディング用のボンディング電極をペレ
ット上に突設することにより、ワイヤボンディングを容
易に行うことができる。(11 By protruding a bonding electrode for wire bonding onto the pellet, wire bonding can be easily performed.
（２１前記１１１より、ワイヤボンディングの能率およ
び歩留りが向上する。(21 From 111 above, the efficiency and yield of wire bonding are improved.
（３１ボンディング電極のワイヤボンディング部カペレ
ットの表面から離れているので、浮遊容量が減少し、高
周波％性が改善される。(Since the wire bonding part of the bonding electrode 31 is away from the surface of the capellet, stray capacitance is reduced and high frequency performance is improved.
（４１ワイヤの線径な大きくすることができるので。(Because the wire diameter of 41 wire can be increased.
寄生インダクタンスや抵抗を低減できる。Parasitic inductance and resistance can be reduced.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもないＯ
たとえば、蒸着膜、めっき、レジスト等の材料としては
前記以外の様々なものを使用できる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. For example, various materials other than those mentioned above can be used as materials for the deposited film, plating, resist, etc.
以上の説明では主として本発明者によりてなさ −れた
発明をその背景となった利用分野であるＧａＡｓのシｌ
ットキダイオードに適用した場合について説明したが、
それに限定されるものではなく、たとえば、他の中等体
材料な用いた高周波用ダイオード等にも広く応用できる
。The above explanation will mainly focus on the invention made by the present inventor and its application field, GaAs silicon.
We have explained the case where it is applied to a black diode, but
The invention is not limited thereto, and can be widely applied to, for example, high-frequency diodes using other intermediate materials.
第１図は本発明の一実施例である半導体装置の断面図、
第２図１ａｌ〜ｌｄｌはその製造方法を示す断面図、第
３図１ａｌ〜ｌｄｌは本発明の他の実施例による半導体
装置の製造方法を示す断面図である。
１・・・スタッド、２・・・枠体、３・・・ペース、４
・・・ペレット、５・・・パッシベーション膜、６・・
・ボ／テインクパッド、？、７Ａ・・・ボンディング電
極、８・・・蒸着膜、９・・・金めつぎ（金属めっき）
、１０・・・ワイヤ、１１・・・ろう材、１２・・・キ
ャップ、１３゜１３Ａ・・・レジスト％ １４・・・ス
ルーホール、１５・・・金めつき（金属めっき）。
代理人 弁理士 高 橋 明 夫□−が
第 １ 図
第 ２ 図
６ （Ｌ２．＞FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention, FIG. 2 1al to ldl are sectional views showing a manufacturing method thereof, and FIG. 3 is a semiconductor device according to another embodiment of the present invention. FIG. 2 is a cross-sectional view showing a manufacturing method. 1... Stud, 2... Frame, 3... Pace, 4
... Pellet, 5... Passivation film, 6...
・Bo/Teinkpad, ? , 7A... Bonding electrode, 8... Vapor deposited film, 9... Gold plating (metal plating)
, 10... Wire, 11... Brazing metal, 12... Cap, 13° 13A... Resist % 14... Through hole, 15... Gold plating (metal plating). The agent, patent attorney Akio Takahashi □-, is the representative of Figure 1, Figure 2, Figure 6 (L2.>
Claims (8)
部に、ペレットの表面から離れる方向に延びたボンディ
ング電極が突設され、このボンディング電極にワイヤが
接続されてなることを特徴とする半導体装置。1. A semiconductor device characterized in that a bonding electrode extending in a direction away from the surface of the pellet is protruded from a bonding portion of a pellet sealed in a package, and a wire is connected to the bonding electrode.
特徴とする特許請求の範囲第１項記載の半導体装置。2. 2. The semiconductor device according to claim 1, wherein the semiconductor device is a high frequency Schottky junction diode.
あることを特徴とする特許請求の範囲第１項または第２
項記載の半導体装置。3. Claim 1 or 2, wherein the pellet is a compound semiconductor made of gallium-arsenide.
1. Semiconductor device described in Section 1.
ボンディングパッドおよび前記レジストの所定領域にボ
ンディング電極用の蒸着膜を被着し、この蒸着膜の上に
金属めっきを形成した後、前記レジストを除去すること
を特徴とする半導体装置の製造方法。4. A resist is coated on the pellet, a deposited film for a bonding electrode is deposited on the bonding pad on the pellet and a predetermined area of the resist, a metal plating is formed on the deposited film, and then the resist is removed. A method for manufacturing a semiconductor device, characterized in that:
の範囲第４項記載の半導体装置の製造方法。5. 5. The method of manufacturing a semiconductor device according to claim 4, wherein the vapor deposited film is made of titanium.
許請求の範囲第４項または第５項記載の半導体装置の製
造方法。6. 6. The method of manufacturing a semiconductor device according to claim 4, wherein the metal plating is gold plating.
レット上のボンディングパッドの上に金属めっきを形成
した後、前記レジストを除去することを特徴とする半導
体装置の製造方法。7. 1. A method of manufacturing a semiconductor device, comprising: coating a pellet with a relatively thick resist, forming metal plating on a bonding pad on the pellet, and then removing the resist.
請求の範囲第７項記載の半導体装置の製造方法。8. 8. The method of manufacturing a semiconductor device according to claim 7, wherein the metal plating is gold plating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14233884A JPS61116848A (en) | 1984-07-11 | 1984-07-11 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14233884A JPS61116848A (en) | 1984-07-11 | 1984-07-11 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61116848A true JPS61116848A (en) | 1986-06-04 |
Family
ID=15313030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14233884A Pending JPS61116848A (en) | 1984-07-11 | 1984-07-11 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116848A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11876061B2 (en) | 2019-03-06 | 2024-01-16 | Mitsubishi Electric Corporation | Semiconductor device including bond pad with fixing parts fixed onto insulating film |
-
1984
- 1984-07-11 JP JP14233884A patent/JPS61116848A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11876061B2 (en) | 2019-03-06 | 2024-01-16 | Mitsubishi Electric Corporation | Semiconductor device including bond pad with fixing parts fixed onto insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297562B1 (en) | Semiconductive chip having a bond pad located on an active device | |
| EP0615289A2 (en) | Packaged semiconductor device suitable to be mounted and connected to microstrip line structure board | |
| TW200913182A (en) | Semiconductor component and method of manufacture | |
| US5145809A (en) | Fabrication of gunn diode semiconductor devices | |
| US6369490B1 (en) | Surface acoustic wave device having bump electrodes | |
| EP0090566B1 (en) | Semiconductor device package | |
| JPS61116848A (en) | Semiconductor device and manufacture thereof | |
| JP2574510B2 (en) | High frequency semiconductor device | |
| US8013452B2 (en) | Wire-bonded semiconductor component with reinforced inner connection metallization | |
| JPH04155854A (en) | Semiconductor integrated circuit device and lead frame therefor | |
| JP2918125B2 (en) | Semiconductor device | |
| JPS6125252Y2 (en) | ||
| US3249982A (en) | Semiconductor diode and method of making same | |
| JPS6241433B2 (en) | ||
| JPS5930538Y2 (en) | semiconductor equipment | |
| JP2633128B2 (en) | Semiconductor device | |
| JPS6110980B2 (en) | ||
| JPH09283818A (en) | Semiconductor device manufacturing method | |
| JPS6049639A (en) | Semiconductor device | |
| WO1996026540A1 (en) | Semiconductor device | |
| JPH0131295B2 (en) | ||
| JPS6316646A (en) | Semiconductor package | |
| JPH07142626A (en) | Semiconductor device | |
| JPS6177369A (en) | Manufacture of semiconductor device | |
| JPH11186428A (en) | Hermetic seal cover |