JPS61111569A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS61111569A JPS61111569A JP59233751A JP23375184A JPS61111569A JP S61111569 A JPS61111569 A JP S61111569A JP 59233751 A JP59233751 A JP 59233751A JP 23375184 A JP23375184 A JP 23375184A JP S61111569 A JPS61111569 A JP S61111569A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- sealing
- less
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は樹脂封止半導体装置、！Ｆｆには２５６に−１
Ｍビットダイナミックランダムアクセスメモリーのよう
な超ＬＳＩのソフトエラー８′防止し。
Ｍビットダイナミックランダムアクセスメモリーのよう
な超ＬＳＩのソフトエラー８′防止し。
かつ樹脂応力による半導体素子の特性変動を防止するよ
うにした樹脂封止半導体装置に関するものである。
うにした樹脂封止半導体装置に関するものである。
（従来の技術〕
近年−ランダムアクセスメモリーとされる半導体装置は
封止樹脂中に含まれる放射性物質から放出されるα粒子
によってランダムアクセスメモリーの蓄積した情報が反
転して誤動作が生ずるという問題が生じ、高集積化の実
現と共に大きな問題とされている。
封止樹脂中に含まれる放射性物質から放出されるα粒子
によってランダムアクセスメモリーの蓄積した情報が反
転して誤動作が生ずるという問題が生じ、高集積化の実
現と共に大きな問題とされている。
そのため、この種の半導体装置については第３図に示し
たように半導体素子ＩＩの表面なポリイミド樹脂やシリ
コーン樹脂などのような有機口Ｂ旨１２で被覆するか、
この種の樹脂フィルムで被覆し、ボンディングワイヤー
４．リードフレーム１３と共に封止樹脂１５で封止する
という方法が採られており、封止樹脂１５からのα線を
防止するためには有機樹脂１２の皮膜厚を３０μｍ以上
とすることが必要とされるのであるが、３０μｍ以上の
膜厚で均一に素子表面を被覆することは非常に難しく、
３０μｒＩＬ以上の膜厚でシリコーン樹脂やエポキシ樹
脂で覆った場合にはこれらの樹脂は膨イ 張係数が大きいのでボンディグワイヤー４が切断されや
すいという不利があＩ】−この素子表面にこれらの樹脂
フィルムな粘着剤などで被着させたときには封止樹脂に
よる封止の際にはがれたり、変形してしまうという欠点
があった。
たように半導体素子ＩＩの表面なポリイミド樹脂やシリ
コーン樹脂などのような有機口Ｂ旨１２で被覆するか、
この種の樹脂フィルムで被覆し、ボンディングワイヤー
４．リードフレーム１３と共に封止樹脂１５で封止する
という方法が採られており、封止樹脂１５からのα線を
防止するためには有機樹脂１２の皮膜厚を３０μｍ以上
とすることが必要とされるのであるが、３０μｍ以上の
膜厚で均一に素子表面を被覆することは非常に難しく、
３０μｒＩＬ以上の膜厚でシリコーン樹脂やエポキシ樹
脂で覆った場合にはこれらの樹脂は膨イ 張係数が大きいのでボンディグワイヤー４が切断されや
すいという不利があＩ】−この素子表面にこれらの樹脂
フィルムな粘着剤などで被着させたときには封止樹脂に
よる封止の際にはがれたり、変形してしまうという欠点
があった。
また、このα線放射対策としては、上記した被覆用の樹
脂１２を全く使用せず、第４図に示し定ようにα線発生
源である封止樹脂組成物中の無機質充填剤なウランやト
リウムの含有量の極めて少ない合成ンリカなどとした封
止樹脂１５で半導体素子１ｍボンダイングワイヤ＋４．
リードフレーム１３を封止するという方法も知られてお
り、これには樹脂１２による被覆がないのでボンディン
グワイヤ１４の切断という不利は解決されるけれども、
素子の大型化に伴なう温度サイクルテスト時に素子表面
に加わる内部応力の増大によってパシベーションクラッ
クが発生したり、アルミニウム配線の移動による特性の
劣化など従来は考えられなかった不利が発生するという
欠点がある。
脂１２を全く使用せず、第４図に示し定ようにα線発生
源である封止樹脂組成物中の無機質充填剤なウランやト
リウムの含有量の極めて少ない合成ンリカなどとした封
止樹脂１５で半導体素子１ｍボンダイングワイヤ＋４．
リードフレーム１３を封止するという方法も知られてお
り、これには樹脂１２による被覆がないのでボンディン
グワイヤ１４の切断という不利は解決されるけれども、
素子の大型化に伴なう温度サイクルテスト時に素子表面
に加わる内部応力の増大によってパシベーションクラッ
クが発生したり、アルミニウム配線の移動による特性の
劣化など従来は考えられなかった不利が発生するという
欠点がある。
（発明の構成）
本発明はこのような不利を解決した樹脂封止半導体装置
に関するものであり、これは半導体素子表面な膜厚３０
μｍ以下の有機樹脂で被覆したのち、ウランおよびトリ
ウムの含有量が１ｐｐｂＪ２を下である封止用樹脂で封
止してなることを特徴とするものである。
に関するものであり、これは半導体素子表面な膜厚３０
μｍ以下の有機樹脂で被覆したのち、ウランおよびトリ
ウムの含有量が１ｐｐｂＪ２を下である封止用樹脂で封
止してなることを特徴とするものである。
すなわち１本発明者らは従来法による不利、欠点を除去
することのできる樹脂封止半導体装置について種々検討
した結果−半導体素子を有機樹脂で被覆し、ついでこれ
を封止樹脂で封止する場合に、この封止樹脂をウランお
よびトリウムの含有量が１ｐｐｂ以下のものとすれば半
導体素子を被覆する有機樹脂層は特Ｔｌｃ３０μｍ以上
とする必要はなく−また封止樹脂の封止に伴なう半導体
素子に与えられる内部応力に対してはこの有機樹脂層が
有効に作動することを見出し、この有機樹脂層と封止樹
脂との組合せについての研究を進めて本発明を完成させ
た。
することのできる樹脂封止半導体装置について種々検討
した結果−半導体素子を有機樹脂で被覆し、ついでこれ
を封止樹脂で封止する場合に、この封止樹脂をウランお
よびトリウムの含有量が１ｐｐｂ以下のものとすれば半
導体素子を被覆する有機樹脂層は特Ｔｌｃ３０μｍ以上
とする必要はなく−また封止樹脂の封止に伴なう半導体
素子に与えられる内部応力に対してはこの有機樹脂層が
有効に作動することを見出し、この有機樹脂層と封止樹
脂との組合せについての研究を進めて本発明を完成させ
た。
本発明の半導体装置に使用される有機樹脂としては、シ
リコーン樹脂、ポリイミド樹脂−シリコーン・ポリイミ
ド共重合体、シリコーン・エポキシ共重合体、ポリブタ
ジェン、エポキシ樹脂などが例示されるが、この有機樹
脂層（工α線防御のためではなく封圧樹脂からの応力防
止を主目同とするものであるので、適度の弾性をもつも
のとすることがよく、この観点からはポリイミド樹脂−
シリコーン樹脂、シリコーンポリイミド共重合体を選択
することがよい。また、この有機樹脂はエアロジル、合
成シリカ粉などを充填剤として含有するものであっても
よいが、この充填剤は本発明の目η上からウラン、トリ
ウムの含有量が１ｐｐｂａ下−好ましくはｏ、５ｐｐｂ
以下のものとすることがよい。
リコーン樹脂、ポリイミド樹脂−シリコーン・ポリイミ
ド共重合体、シリコーン・エポキシ共重合体、ポリブタ
ジェン、エポキシ樹脂などが例示されるが、この有機樹
脂層（工α線防御のためではなく封圧樹脂からの応力防
止を主目同とするものであるので、適度の弾性をもつも
のとすることがよく、この観点からはポリイミド樹脂−
シリコーン樹脂、シリコーンポリイミド共重合体を選択
することがよい。また、この有機樹脂はエアロジル、合
成シリカ粉などを充填剤として含有するものであっても
よいが、この充填剤は本発明の目η上からウラン、トリ
ウムの含有量が１ｐｐｂａ下−好ましくはｏ、５ｐｐｂ
以下のものとすることがよい。
この有機樹脂による半導体素子の被覆は封止樹脂からの
応力防止のためのものであるということから従来法のよ
うに３０μｒｒＬ以よとする必要はな（−３０μｍ以下
例えば３〜２０μｍの範囲とすることが好ましく、この
有機樹脂による被覆工程は例えばポリイミドを全面塗布
した後ヒドラジンなどのエツチング液でエツチングする
フォトリソグラフィー法などのように従来法にくらべて
簡易化することができろ。
応力防止のためのものであるということから従来法のよ
うに３０μｒｒＬ以よとする必要はな（−３０μｍ以下
例えば３〜２０μｍの範囲とすることが好ましく、この
有機樹脂による被覆工程は例えばポリイミドを全面塗布
した後ヒドラジンなどのエツチング液でエツチングする
フォトリソグラフィー法などのように従来法にくらべて
簡易化することができろ。
本発明の半導体装置は上記のように厚さ３０μｒＩＬ以
下の有機樹脂で被覆したのち、ついでこれ乞封止用樹脂
で封止するのであるが、この封止用樹脂は公知のもので
よく、これにはエポキシ系樹脂、シリコーン系樹脂、エ
ボキ７変性シリコーン系樹脂が例示される。しかし、こ
の封止用樹脂はつ２ン、トリウムなどの放射性物質含有
量が１ｐｐｂ以下、好ましくは０．５ｐｐｂ以下α）も
のとする必要があるので、この組成物を構成する無機質
充填剤としてはエアロジル、合成石英などのようなもの
とする必要があり、この封止用樹脂としては低応力樹脂
がより好ましいものとされるが。
下の有機樹脂で被覆したのち、ついでこれ乞封止用樹脂
で封止するのであるが、この封止用樹脂は公知のもので
よく、これにはエポキシ系樹脂、シリコーン系樹脂、エ
ボキ７変性シリコーン系樹脂が例示される。しかし、こ
の封止用樹脂はつ２ン、トリウムなどの放射性物質含有
量が１ｐｐｂ以下、好ましくは０．５ｐｐｂ以下α）も
のとする必要があるので、この組成物を構成する無機質
充填剤としてはエアロジル、合成石英などのようなもの
とする必要があり、この封止用樹脂としては低応力樹脂
がより好ましいものとされるが。
この封止は常法によるトランスファー成形などで行えば
よい。
よい。
つぎに本発明の半導体装置を添付の図面にもとづいて説
明する。第１図、第２図はいずれも本発明の半導体装置
の縦断面要因を示したものであり。
明する。第１図、第２図はいずれも本発明の半導体装置
の縦断面要因を示したものであり。
第１図における半導体装置をエポンディングバット部以
外を有機樹脂２で被覆した半導体素子１を銀ペーストあ
るいは共晶でリードフレーム３の上にとイ リつけたのち、ボンデングワイヤ４で半導体素子１とリ
ードフレーム３とを接続し、ついでウラン。
外を有機樹脂２で被覆した半導体素子１を銀ペーストあ
るいは共晶でリードフレーム３の上にとイ リつけたのち、ボンデングワイヤ４で半導体素子１とリ
ードフレーム３とを接続し、ついでウラン。
トリウムの含有量が１ｐｐｂ以下とされた封止用樹脂５
で封止したものであり一第２図の半導体装置は半導体素
子１をリードフレーム３に取りつけたのち、ボンディン
グワイヤ４で半導体素子ｌとリードフレーム３とを接続
し一ついで有機樹脂２で半導体素子ｌの表面を被覆し、
つぎにこれらをウラン−トリウムの含有量が１ ｐｐｂ
以下とされた封止用樹脂５で封止したものであるが、こ
れらはいずれも封止用樹脂がウラン、トリウムなどの放
射線物質含有量が１１）ｐｂ以下とされているのでα線
放射によるソフトエラーが発生するおそれはなく、また
これは有機樹脂で被覆されているので封止樹脂による内
部応力によって素子特性の劣化することもな（、シたが
ってパシベーションクラック、アルミニウム配線の移動
などの事故発生もないという有利性が与えられる。
で封止したものであり一第２図の半導体装置は半導体素
子１をリードフレーム３に取りつけたのち、ボンディン
グワイヤ４で半導体素子ｌとリードフレーム３とを接続
し一ついで有機樹脂２で半導体素子ｌの表面を被覆し、
つぎにこれらをウラン−トリウムの含有量が１ ｐｐｂ
以下とされた封止用樹脂５で封止したものであるが、こ
れらはいずれも封止用樹脂がウラン、トリウムなどの放
射線物質含有量が１１）ｐｂ以下とされているのでα線
放射によるソフトエラーが発生するおそれはなく、また
これは有機樹脂で被覆されているので封止樹脂による内
部応力によって素子特性の劣化することもな（、シたが
ってパシベーションクラック、アルミニウム配線の移動
などの事故発生もないという有利性が与えられる。
つぎに本発明の実施例をあげる。
実施例
２５６Ｗラムの半導体シリコンチップ表面に回転被覆法
でポリイｉ）″樹脂な膜厚５μ扉で被覆したσＪち、こ
れを１６ピンのＩＣフレームに搭載し一金線を用いてリ
ード部とチップを接続した。
でポリイｉ）″樹脂な膜厚５μ扉で被覆したσＪち、こ
れを１６ピンのＩＣフレームに搭載し一金線を用いてリ
ード部とチップを接続した。
ついで−これをウランおよびトリウムの含有量がそれぞ
れｏ、１ｐｐｂ以下である合成石英粉１７０重ｔ％とシ
リコーン系の可撓性付与剤を含有するフェノール硬化型
のエポキシ樹脂を用いて。
れｏ、１ｐｐｂ以下である合成石英粉１７０重ｔ％とシ
リコーン系の可撓性付与剤を含有するフェノール硬化型
のエポキシ樹脂を用いて。
１７５℃−７ＯＫｆ／ｉの条件のトランスファー成′形
で封止したＱ】ち、さらにエポキシ樹脂の反応を確実に
するために１８０℃で４時間ボストキュア１行なった。
で封止したＱ】ち、さらにエポキシ樹脂の反応を確実に
するために１８０℃で４時間ボストキュア１行なった。
つぎにこのようにして得られにプラスチック封止２５６
蔀ラムの特性を評価するために、これを−６０℃７３０
分〜１５０℃／３０分のヒートサイクルを５００サイク
ル行なったのちのリーク電流をチェックしたところ、こ
のヒートサイクル後においても特性不良は全く認められ
なかった。
蔀ラムの特性を評価するために、これを−６０℃７３０
分〜１５０℃／３０分のヒートサイクルを５００サイク
ル行なったのちのリーク電流をチェックしたところ、こ
のヒートサイクル後においても特性不良は全く認められ
なかった。
しかし、比較のためによ起におけるポリイミド樹脂の被
覆を行なわずにこのドラム！直接上記したエポキシ樹脂
で封止して得たものについて上記と同様のヒートサイク
ルテストを行なったところ。
覆を行なわずにこのドラム！直接上記したエポキシ樹脂
で封止して得たものについて上記と同様のヒートサイク
ルテストを行なったところ。
これには特性変動（リーク電流の増加）が認められたの
で、この封止樹脂を除去してチップ表面をしろべたとこ
ろ、このものはチップの周辺部にパッシベーション膜の
クラックが観察されたほか。
で、この封止樹脂を除去してチップ表面をしろべたとこ
ろ、このものはチップの周辺部にパッシベーション膜の
クラックが観察されたほか。
アルミニウム配線の変位も観察された。
なお、これらのドラムのα線によるソフトエラーに関し
てはいずれのものも１，０ＯＯＦＩＴ以下であった。
てはいずれのものも１，０ＯＯＦＩＴ以下であった。
第１図、第２図は本発明の樹脂封止半導体装置の縦断面
要因−第３図、第４図を工従来公知の樹脂封止半導体装
置の縦断面要因を示しにものである。 １．１１・・・半導体素子− ２、Ｉ２・・・亘機樹脂層。 ３．１３・・・リードフレーム− ４，１４・・・ポンディングワイヤ、 ５．１５・・・封止樹脂層。 第１図 第２図
要因−第３図、第４図を工従来公知の樹脂封止半導体装
置の縦断面要因を示しにものである。 １．１１・・・半導体素子− ２、Ｉ２・・・亘機樹脂層。 ３．１３・・・リードフレーム− ４，１４・・・ポンディングワイヤ、 ５．１５・・・封止樹脂層。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、半導体素子表面を膜厚３０μｍ以下の有機樹脂で被
覆したのち、ウランおよびトリウムの含有量が１ｐｐｂ
以下の封止用樹脂で封止したことを特徴とする樹脂封止
半導体装置。 ２、有機樹脂がシリコーン樹脂、ポリイミド樹脂、シリ
コーン・ポリイミド共重合体、ブタジエン、エポキシ樹
脂から選択されたものである特許請求の範囲第１項記載
の樹脂封止半導体装置。 ３、封止用樹脂がエポキシ系樹脂またはシリコーン系樹
脂である特許請求の範囲第１項記載の樹脂封止半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233751A JPS61111569A (ja) | 1984-11-06 | 1984-11-06 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233751A JPS61111569A (ja) | 1984-11-06 | 1984-11-06 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61111569A true JPS61111569A (ja) | 1986-05-29 |
Family
ID=16960003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233751A Pending JPS61111569A (ja) | 1984-11-06 | 1984-11-06 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111569A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206656A (ja) * | 1988-02-15 | 1989-08-18 | Nitto Denko Corp | 半導体装置 |
| JPH04335556A (ja) * | 1991-05-10 | 1992-11-24 | Murata Mfg Co Ltd | 混成集積回路 |
| JP2002337170A (ja) * | 2001-05-21 | 2002-11-27 | Honda Motor Co Ltd | ２液混合吐出方法 |
| JP2010118429A (ja) * | 2008-11-12 | 2010-05-27 | Denso Corp | 電子装置およびその製造方法 |
| JP2013197531A (ja) * | 2012-03-22 | 2013-09-30 | Sharp Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-11-06 JP JP59233751A patent/JPS61111569A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206656A (ja) * | 1988-02-15 | 1989-08-18 | Nitto Denko Corp | 半導体装置 |
| JPH04335556A (ja) * | 1991-05-10 | 1992-11-24 | Murata Mfg Co Ltd | 混成集積回路 |
| JP2002337170A (ja) * | 2001-05-21 | 2002-11-27 | Honda Motor Co Ltd | ２液混合吐出方法 |
| JP2010118429A (ja) * | 2008-11-12 | 2010-05-27 | Denso Corp | 電子装置およびその製造方法 |
| JP2013197531A (ja) * | 2012-03-22 | 2013-09-30 | Sharp Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5850417B2 (ja) | 半導体装置の製造方法 | |
| JP2000195891A (ja) | 半導体素子の製造方法 | |
| JPS6249741B2 (ja) | ||
| US5986335A (en) | Semiconductor device having a tapeless mounting | |
| KR950001366B1 (ko) | 반도체 장치 | |
| EP0124624B1 (en) | Semiconductor device | |
| JPS61111569A (ja) | 樹脂封止半導体装置 | |
| JPS5828860A (ja) | 半導体装置及びその製造方法 | |
| JPS59204259A (ja) | 半導体装置の封止方法 | |
| JP3303162B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60178651A (ja) | 半導体装置 | |
| JPH0783075B2 (ja) | 半導体装置の製造方法 | |
| JPS63216352A (ja) | 半導体装置の製造方法 | |
| JPS61102758A (ja) | 樹脂封止型半導体装置 | |
| JPS5893359A (ja) | 半導体装置 | |
| JPS6211508B2 (ja) | ||
| JPS6219064B2 (ja) | ||
| JP2830067B2 (ja) | 半導体装置の製造方法 | |
| Kodnani et al. | Evaluation of polymeric coatings for MCM applications | |
| JPH0745960Y2 (ja) | 樹脂封止型半導体装置 | |
| JPS6214100B2 (ja) | ||
| JPS6097629A (ja) | 半導体装置 | |
| JPH0318739B2 (ja) | ||
| JPH04163950A (ja) | 樹脂封止型半導体装置 | |
| Gates et al. | Environmental performance of sealed chip-on-board (SCOB) memory circuits |