JPS61107593A - 磁気バブルメモリ装置 - Google Patents
磁気バブルメモリ装置Info
- Publication number
- JPS61107593A JPS61107593A JP59229321A JP22932184A JPS61107593A JP S61107593 A JPS61107593 A JP S61107593A JP 59229321 A JP59229321 A JP 59229321A JP 22932184 A JP22932184 A JP 22932184A JP S61107593 A JPS61107593 A JP S61107593A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- input
- signal
- magnetic bubble
- bubble memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気バブルを制御して情報の記憶や転送を行う
磁気バブルメモリ装置に関する。
磁気バブルメモリ装置に関する。
ホストコンピュータに各種の入出力機器を接続し、そこ
で得られた各種観測データや計算データを、1群の信号
として磁気バブルメモリ装置に書き込むシステムにおい
て、ホストコンピュータは各種の作業を平行して遂行す
ることが要求され、例えば1群の信号を磁気バブルメモ
リ装置に入力している途中で、他の割り込み業務を処理
するために磁気バブルメモリ装置への入力を一時的に中
断し、割り込み業務を処理したあと磁気バブルメモリ装
置への入力を続行する場合がある。
で得られた各種観測データや計算データを、1群の信号
として磁気バブルメモリ装置に書き込むシステムにおい
て、ホストコンピュータは各種の作業を平行して遂行す
ることが要求され、例えば1群の信号を磁気バブルメモ
リ装置に入力している途中で、他の割り込み業務を処理
するために磁気バブルメモリ装置への入力を一時的に中
断し、割り込み業務を処理したあと磁気バブルメモリ装
置への入力を続行する場合がある。
かかる場合においても前に入力された信号が磁気バブル
メモリ装置内に保持されていて、後続の信号が入力され
るのを待って前の信号と合わせて1群の信号となし、磁
気バブルメモリに記憶できることが望まれる。
メモリ装置内に保持されていて、後続の信号が入力され
るのを待って前の信号と合わせて1群の信号となし、磁
気バブルメモリに記憶できることが望まれる。
第2図は磁気バブルメモリの構成を示す模式図、第3図
は磁気バブルメモリに信号を入力する従来の制御回路を
示す図である。
は磁気バブルメモリに信号を入力する従来の制御回路を
示す図である。
第2図に示す如く磁気バブルメモリの記憶エリヤには、
通常バブル発生器GIを備えた書込用メジャーラインM
+ と、バブル検出器Sを備えた続出用メジャーライン
M2と、バブルをマイナーループに入れるためのスワッ
プ或いはトランスファゲートG2と、バブルをマイナー
ループから読出すためのレプリケート或いはトランスフ
ァゲートG3と、約300個または約600個のマイナ
ーループmと呼ばれる記憶ループが形成されている。
通常バブル発生器GIを備えた書込用メジャーラインM
+ と、バブル検出器Sを備えた続出用メジャーライン
M2と、バブルをマイナーループに入れるためのスワッ
プ或いはトランスファゲートG2と、バブルをマイナー
ループから読出すためのレプリケート或いはトランスフ
ァゲートG3と、約300個または約600個のマイナ
ーループmと呼ばれる記憶ループが形成されている。
一つの情報ブロック(1ページ)がバブル発生器からま
ずメジャーラインM+に導入され、これが各ゲートG2
の前にそろったとき各ゲートが一斉に開かれ、情報のブ
ロックはマイナーループmに格納される。
ずメジャーラインM+に導入され、これが各ゲートG2
の前にそろったとき各ゲートが一斉に開かれ、情報のブ
ロックはマイナーループmに格納される。
マイナーループmにある情報を読み出す場合には、その
情報ブロックが各ゲートG3の前に来たとき一斉にゲー
トを開きメジャーラインM2に移す。これがメジャーラ
インM2に設けたバブル検出器Sによって電気信号に変
換される。
情報ブロックが各ゲートG3の前に来たとき一斉にゲー
トを開きメジャーラインM2に移す。これがメジャーラ
インM2に設けたバブル検出器Sによって電気信号に変
換される。
このような磁気バブルメモリに信号を入力する従来の制
御回路は第3図に示す如(、ホストコンピュータ1から
入力された信号を、一時的に記憶しておき先頭の信号か
ら順次出力するFIFO回路2、FIFO回路2の状態
を監視すると共に後述のコントロール回路に信号の転送
指令信号(TDRA信号と称する)を発するTDR^制
御回路3 、TDRA信号を受けてFIFO回路2から
信号を読取り、タイミングジェネレータ4および駆動回
路5を介して、磁気バブルメモリ6に信号を入力するコ
ントロール回路7で構成されている。
御回路は第3図に示す如(、ホストコンピュータ1から
入力された信号を、一時的に記憶しておき先頭の信号か
ら順次出力するFIFO回路2、FIFO回路2の状態
を監視すると共に後述のコントロール回路に信号の転送
指令信号(TDRA信号と称する)を発するTDR^制
御回路3 、TDRA信号を受けてFIFO回路2から
信号を読取り、タイミングジェネレータ4および駆動回
路5を介して、磁気バブルメモリ6に信号を入力するコ
ントロール回路7で構成されている。
TDRA制御回路3は通常の場合FIFO回路2に1バ
イト以上の空きができてTDRA信号を発すると、Fr
FO回路2が一杯にならない限りコントロール回路7が
1ペ一ジ分(本実施例では64バイト)の信号を磁気バ
ブルメモリ6に入力するまでその状態を維持し、1ペ一
ジ分の信号を入力し終わった時点でリセットするように
構成されており、信号が読取られて生じるFIFO回路
2の空きスペースには、その都度ホストコンピュータ1
から信号が送り込まれる。
イト以上の空きができてTDRA信号を発すると、Fr
FO回路2が一杯にならない限りコントロール回路7が
1ペ一ジ分(本実施例では64バイト)の信号を磁気バ
ブルメモリ6に入力するまでその状態を維持し、1ペ一
ジ分の信号を入力し終わった時点でリセットするように
構成されており、信号が読取られて生じるFIFO回路
2の空きスペースには、その都度ホストコンピュータ1
から信号が送り込まれる。
しかしホストコンピュータ1が1ペ一ジ分の信号を磁気
バブルメモリ装置に入力している途中で、他の割り込み
業務を処理するために入力を一時的に中断すると、FI
FO回路2に記憶されている信号が磁気バブルメモリ6
に転送され、FIFO回路2が空になっても後続の信号
が入力されない場合がある。例えば64バイト構成の信
号において63バイトまで入力されていて磁気バブルメ
モリに転送されても、最後の1バイトが入力されないた
めに1ペ一ジ分の信号の入力が完了しない場合がある。
バブルメモリ装置に入力している途中で、他の割り込み
業務を処理するために入力を一時的に中断すると、FI
FO回路2に記憶されている信号が磁気バブルメモリ6
に転送され、FIFO回路2が空になっても後続の信号
が入力されない場合がある。例えば64バイト構成の信
号において63バイトまで入力されていて磁気バブルメ
モリに転送されても、最後の1バイトが入力されないた
めに1ペ一ジ分の信号の入力が完了しない場合がある。
このような場合に従来の磁気バブルメモリ装置ではトラ
ンスファミッシングエラー(TxMisと称する)とし
て扱い、FIFO回路2が空になると1ページの不足バ
イト分を空送りし、1ペ一ジ分の信号を磁気バブルメモ
リに入力した後、メジャーライン上の磁気バブルをマイ
ナーループに転送しないで、TDRA制御回路3からT
xMis信号を出しその1ペ一ジ分の信号を無効にして
いる。
ンスファミッシングエラー(TxMisと称する)とし
て扱い、FIFO回路2が空になると1ページの不足バ
イト分を空送りし、1ペ一ジ分の信号を磁気バブルメモ
リに入力した後、メジャーライン上の磁気バブルをマイ
ナーループに転送しないで、TDRA制御回路3からT
xMis信号を出しその1ペ一ジ分の信号を無効にして
いる。
〔発明が解決しようとする問題点3
1群の信号の入力が完了しない状態でTxMi3として
処理すると、その信号は先頭から再入力しなければなら
ない、しかし各種観測データや計算データの中には再入
力が不可能な場合もある。したがって1群の信号を入力
している間はホストコンピュータが拘束され、他の割り
込み業務の処理が制約されるという問題がある。
処理すると、その信号は先頭から再入力しなければなら
ない、しかし各種観測データや計算データの中には再入
力が不可能な場合もある。したがって1群の信号を入力
している間はホストコンピュータが拘束され、他の割り
込み業務の処理が制約されるという問題がある。
上記の問題点はホストコンピュータから入力される1群
の信号が、途中で途切れても既に入力されている信号を
メジャーライン上に止めて置き、残りの信号が入力され
た時点で1群の信号としてマイナーループに転送する、
制御回路を具えてなる本発明の磁気バブルメモリ装置に
よって解決される。
の信号が、途中で途切れても既に入力されている信号を
メジャーライン上に止めて置き、残りの信号が入力され
た時点で1群の信号としてマイナーループに転送する、
制御回路を具えてなる本発明の磁気バブルメモリ装置に
よって解決される。
ホストコンピュータから入力される1群の信号が途中で
途切れても、残りの信号が入力された時点で1群の信号
としてマイナーループに転送することにより、ホストコ
ンピュータの拘束時間を低減し、他の割り込み業務の処
理能力を向上させることができる。
途切れても、残りの信号が入力された時点で1群の信号
としてマイナーループに転送することにより、ホストコ
ンピュータの拘束時間を低減し、他の割り込み業務の処
理能力を向上させることができる。
以下添付図により本発明の実施例について説明する。第
1図は本発明になる磁気バブルメモリ装置における制御
回路の一実施例であり、第3図と同じ対象物は同一記号
で表している。
1図は本発明になる磁気バブルメモリ装置における制御
回路の一実施例であり、第3図と同じ対象物は同一記号
で表している。
第1図において本発明になる磁気バブルメモリ装置は、
1ペ一ジ分の信号を入力する前にFIFO回路2が空に
なると駆動回路5を停止させる制御回路8を具えている
。
1ペ一ジ分の信号を入力する前にFIFO回路2が空に
なると駆動回路5を停止させる制御回路8を具えている
。
かかる磁気バブルメモリ装置は、信号が読取られて生じ
るFIFO回路2の空きスペースにその都度ホストコン
ピューターから信号が送り込まれる、通常の状態におい
ては従来の磁気バブルメモリ装置と同様に動作する。即
ちTDRA制御回路3はFIFO回路2が一杯にならな
い限り、コントロール回路7が1ペ一ジ分の信号を磁気
バブルメモリ6に入力するまでTDFIA信号をセット
した状態で維持し、1ペ一ジ分の信号を入力し終わった
時点でリセットする。
るFIFO回路2の空きスペースにその都度ホストコン
ピューターから信号が送り込まれる、通常の状態におい
ては従来の磁気バブルメモリ装置と同様に動作する。即
ちTDRA制御回路3はFIFO回路2が一杯にならな
い限り、コントロール回路7が1ペ一ジ分の信号を磁気
バブルメモリ6に入力するまでTDFIA信号をセット
した状態で維持し、1ペ一ジ分の信号を入力し終わった
時点でリセットする。
しかも1ペ一ジ分の信号を入力する前にFIFO回路2
が空になると、駆動回路5を停止させる回路8を具えて
いるために、それまで入力されていた信号が空送りされ
ることなくメジャーライン上に停止しており、TDRA
信号をセントした状態で維持しているために、コントロ
ール回路7はFIFO回路2に後続信号が入力されると
それを読取り磁気バブルメモリ6に入力する。したがっ
てそれまで入力されていた信号と後続の信号を合わせて
1ベ一ジ分の信号として処理でき、それまで入力されて
いた信号が無効になることは無くなる。
が空になると、駆動回路5を停止させる回路8を具えて
いるために、それまで入力されていた信号が空送りされ
ることなくメジャーライン上に停止しており、TDRA
信号をセントした状態で維持しているために、コントロ
ール回路7はFIFO回路2に後続信号が入力されると
それを読取り磁気バブルメモリ6に入力する。したがっ
てそれまで入力されていた信号と後続の信号を合わせて
1ベ一ジ分の信号として処理でき、それまで入力されて
いた信号が無効になることは無くなる。
このように本発明によればホストコンピュータから入力
される1群の信号が途中で途切れ寸断されても、残りの
信号が入力された時点で1群の信号としてマイナールー
プに転送することができ、ホストコンピュータの拘束時
間を低減し、他の割り込み業務の処理能力を向上させる
ことができる。
される1群の信号が途中で途切れ寸断されても、残りの
信号が入力された時点で1群の信号としてマイナールー
プに転送することができ、ホストコンピュータの拘束時
間を低減し、他の割り込み業務の処理能力を向上させる
ことができる。
以上述べたように本発明によればホストコンピュータの
拘束時間を低減し、他の割り込み業務の処理能力を向上
させる、磁気バブルメモリ装置を提供することができる
。
拘束時間を低減し、他の割り込み業務の処理能力を向上
させる、磁気バブルメモリ装置を提供することができる
。
第1図は本発明の一実施例、
第2図は磁気バブルメモリの構成模式図、第3図は従来
の制御回路の構成を示す図、である。図において lはホストコンピュータ、 2はFIFO回路、 3はTORA制御回路、 4はタイミングジェネレータ、 5は駆動回路、 6は磁気バブルメモリ、 7はコントロール回路、 8は駆動回路の制御回路、 ・・ をそれぞれ示す。 第1図 第3 囚
の制御回路の構成を示す図、である。図において lはホストコンピュータ、 2はFIFO回路、 3はTORA制御回路、 4はタイミングジェネレータ、 5は駆動回路、 6は磁気バブルメモリ、 7はコントロール回路、 8は駆動回路の制御回路、 ・・ をそれぞれ示す。 第1図 第3 囚
Claims (1)
- ホストコンピュータから入力される1群の信号が、途中
で途切れても既に入力されている信号をメジャーライン
上に停止させ、残りの信号が入力された時点で1群の信
号としてマイナーループに転送する、制御回路を具えて
なることを特徴とする磁気バブルメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59229321A JPS61107593A (ja) | 1984-10-31 | 1984-10-31 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59229321A JPS61107593A (ja) | 1984-10-31 | 1984-10-31 | 磁気バブルメモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61107593A true JPS61107593A (ja) | 1986-05-26 |
Family
ID=16890308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59229321A Pending JPS61107593A (ja) | 1984-10-31 | 1984-10-31 | 磁気バブルメモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61107593A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010092493A (ja) * | 2009-11-24 | 2010-04-22 | Toshiba Storage Device Corp | インターフェース装置及びパケット転送方法 |
-
1984
- 1984-10-31 JP JP59229321A patent/JPS61107593A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010092493A (ja) * | 2009-11-24 | 2010-04-22 | Toshiba Storage Device Corp | インターフェース装置及びパケット転送方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
JPH01277928A (ja) | 印刷装置 | |
US4314332A (en) | Memory control system | |
JPS61107593A (ja) | 磁気バブルメモリ装置 | |
JP3162459B2 (ja) | データ処理装置 | |
JPS6361351A (ja) | デ−タ転送方法 | |
JPH03152651A (ja) | 情報伝送システム | |
JP2581144B2 (ja) | バス制御装置 | |
JP2830239B2 (ja) | 入力表示制御装置 | |
JPS59231639A (ja) | 端末インタ−フエ−ス装置 | |
JPS61117651A (ja) | インタ−フエイス装置 | |
JPS63301348A (ja) | 外部記憶制御装置 | |
JPS6373458A (ja) | 共有メモリアクセス装置 | |
JPS63196968A (ja) | 入出力制御装置 | |
JPH0137019B2 (ja) | ||
JPH01258149A (ja) | Fifoメモリ装置のメモリ制御方法 | |
JPH06161945A (ja) | メモリデータ転送装置 | |
JPH0244455A (ja) | Fifo装置 | |
JPS63165949A (ja) | マイクロプロセツサ間におけるシエイクハンドシステム | |
JPS61296459A (ja) | デ−タ処理装置 | |
JPH02158857A (ja) | 入出力制御装置の制御方式 | |
JPH04336649A (ja) | データ受信制御回路 | |
JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
JPH01100653A (ja) | I/oプロセッサのデータ転送方式 | |
JPS6223342B2 (ja) |