JPS61107418A - キ−装置 - Google Patents

キ−装置

Info

Publication number
JPS61107418A
JPS61107418A JP59229117A JP22911784A JPS61107418A JP S61107418 A JPS61107418 A JP S61107418A JP 59229117 A JP59229117 A JP 59229117A JP 22911784 A JP22911784 A JP 22911784A JP S61107418 A JPS61107418 A JP S61107418A
Authority
JP
Japan
Prior art keywords
input
output
line
signal
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59229117A
Other languages
English (en)
Inventor
Keiichiro Shimada
島田 啓一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59229117A priority Critical patent/JPS61107418A/ja
Publication of JPS61107418A publication Critical patent/JPS61107418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばマトリクス状にキースイッチが配さ
れたキー装置に関する。
〔従来の技術〕
例えば実公昭58−12252号公報に示されるように
、水平方向に並ぶN本の信号線と垂直方向に並ぶM本の
信号線とを配置し、これらの交点にマトリクス状にスイ
ッチを設け、一方の信号線からタイミング信号を供給し
、他方の信号線からこのタイミング信号を取り出し、こ
のタイミング信号をデコードすることにより押されたキ
ーを判定するキー装置が知られている。
[発明が解決しようとする問題点] この種のキー装置では、水平方向にN個、垂直方向にM
個配されたキースイッチに対して、(N+M)本の入出
力線が必要であり、入出力線の数が多くなる欠点があっ
た。また、この種のキー装置は、キースイッチの多種押
しについては検出できないものであった。
従ってこの発明の目的は、入出力線の本数が減少された
キー装置を提供することにある。
この発明の他の目的は、キースイッチの多種押しが検出
できるキー装置を提供することにある。
〔問題点を解決するための手段〕
この発明は、1本毎に人力及び出力の切り換えがプログ
ラムで指定可能なN本の入出力線を有し、入出力線の夫
々の1木とそれ以外の入出力線の夫々との間にスイッチ
素子とダイオードの直列接続を挿入し、N本の入出力線
のうちの1本の入出力線にバイアスを与え、N本の入出
力線のうちの他の線のレベルを入力するようにしたキー
装置である。
〔作用〕
入出力線3A〜3Dのうちの1本に順次バイアスを与え
、他の線のレベルを入力し、デコードする。各キースイ
ッチ10〜33には直列にダイオード23〜33が挿入
されている。このダイオード23〜33により信号が逆
方向に伝えられることが防止されると共に、電圧降下が
生じる。入出力線3A〜3Dの出力は、所定値より高い
レベルのものがハイレベルとされ、所定値より低いレベ
ルのものがローレベルとされている。
〔実施例〕
以下、この発明の一実施例について図面を参照して説明
する。第1図において、1が1チツプのマイクロコンピ
ュータである。マイクロコンピュータ1から入出力ボー
ト2を介して入出力線3A。
3B、3C,3Dが夫々導出される。入出力線3A、3
B、3Dの夫々と接地間には、プルダウン抵抗4A、4
B、4C,4Dが夫々接続される。
入出力ボート2は、スレショルドアンプ5A。
5B、5C,5Dとトライステート6A、6B。
6C,6Dから構成されている。入出力綿3Aに対して
スレショルドアンプ5A及びトライステート6Aが設け
られ、入出力線3Bに対してスレショルドアンプ5B及
びトライステート6Bが設けられ、入出力線3Cに対し
てスレショルドアンプ5C及びトライステート6Cが設
けられ、入出力線3Dに対してスレショルドアンプ5D
及びトライステート6Dが設けられる。この入出力ボー
ト2は、入出力線3A〜3Dの夫々に対する入力及び出
力のボートの設定が夫々の入出力線3A〜3D毎にプロ
グラムで指定可能である。出力ポートに設定されると、
トライステート6A〜6Dを介して入出力線3A〜3D
に順次ハイレベルの信号が伝えられる。入力ボートに設
定されると、トラ    □“□゛イステート6A〜6
Dハイピーダンス状態となり、入出力線3A〜3Dから
の信号がスレショルドアンプ5A〜5Dを介してマイク
ロコンピュータ1に取り込まれる。このように、この入
出力ボート2は、出力ポートに設定されたとき、ハイレ
ベルとローレベルの他にハイインピーダンス状態が指定
可能である。また、スレショルドアンプ5八〜5Dは、
スレショルド値VTMを有するアンプである。このスレ
ショルドアンプ5A〜5Dからは、供給された信号レベ
ルがスレショルド値V7H以上の場合だけ出力が現われ
る。
入出力線3A〜3Dがタイオード7八〜7Dのアノード
に夫々接続されると共に、入出力線3A〜3Dの各々か
ら信号vA8A〜8Dが導出される。
ダイオード7A〜7Dの各々のカソードから信号線9A
〜9Dが夫々導出される。
信号線8Aと信号線9B、9C,9Dとの夫々の間に、
スイッチ10とダイオード22の直列接続、スイッチ1
1とダイオード23の直列接続、スイッチ12とダイオ
ード24の直列接続が夫々挿入される。信号線8Bと信
号線9A、9B、9C,9Dとの間に、スイッチ13と
ダイオード25の直列接続、スイッチ14とダイオード
26の直列接続、スイッチ15とダイオード27の直列
接続が夫々挿入される。信号線8Cと信号線9A。
9B、9Dとの夫々の間に、スイッチ16とダイオード
28の直列接続、スイッチ17とダイオード29の直列
接続、スイッチ18とダイオード30の直列接続が夫々
挿入される。信号綿8Dと信号線9A、9B、9Cとの
夫々の間に、スイッチ19とダイオード31の直列接続
、スイッチ20とダイオード32の直列接続、スイッチ
21とダイオード33の直列接続が夫々挿入される。
これらのスイッチ10〜21には、キースイッチとして
キーボードに例えばマトリクス状に配置される。
マイクロコンピュータ1からの指令により、入出力線3
A〜3Dに対するボートが順次出力ボートの設定される
と共に、第2図に示すように、ハイレベル■1が入出力
線3A〜3Dに順次伝えられる。ハイレベル■1は、例
えば、5■である。
出力ポートに設定されていない間は、トライステ−トロ
A〜6Dがハイインピーダンス状態となり、入力ボート
に設定されている。ダイオード7A〜7D及びダイオー
ド22〜33による電圧降下■、は、例えば0,7■で
ある。
例えば、3つのスイッチ13,17.20がオンされた
場合、入出力線3A、3B、3C,3Dに対するボート
が時刻t0〜1..12〜t3、し、〜1..16〜t
7で順次出力ポートに設定されると、入出力線3A、3
B、3C,3Dのレベルが第3図A、第3図B、第3図
C1第3図りに夫々示ずレベルとなる。
つまり、時刻t0〜t1で入出力線3Aに対するボート
が出力ポートに設定されると、第3図Aに示すように、
入出力線3Aにハイレベルvlが伝えられる。スイッチ
13がオンされているので、入出力線3Aに伝えられた
信号はダイオード7Aを介して信号線9Aを伝わり、ダ
イオード25を介して信号線8Bから入出力線3Bに伝
えられている。従って、入出力&13Bのレベルは、第
3図Bに示すように、■2となる。このレベル■2は、
ダイオード7Aとダイオード25による電圧降下のため
(Vl   2VIE)例えば、3.6■である。
また、スイッチ17がオンされているので、入出力線3
Aから伝えられた信号が信号線8Bからダイオード7B
を介して信号線9Bを伝わり、ダイオード29を介して
信号線8Cに伝えられ、入出力&?f3Cに伝えられる
。従って、入出力線3Cのレベルは、第3図Cに示すよ
うに■、となる。このレベル■3は、ダイオード7A、
ダイオード25による電圧降下と、ダイオード7B、ダ
イオード29による電圧降下のため、(Vl   4■
wt)例えば2.2である。更にスイッチ20がオンさ
れているので、入出力線3Aから伝えられた信号が信号
線8.Bからダイオード7Bを介して信号線9Bを伝わ
り、ダイオード32を介して信号線8Dに伝えられ、入
出力線3Dに伝えられる。
従って、入出力線3Dのレベルは、第3図りに示   
   2.1すように、■3となる。このレベル■3は
、ダイオード7A、ダイオード25による電圧降下と、
ダイオード7B、ダイオード32による電圧降下のため
、(Vl   4Vaりである。
スレショルドアンプ5A〜5Dは、レベル(Vl4V、
lE)例えば2.2■とレベル(v、 −2VIIE)
例えば3.6■との間にスレショルド値V7Hを有して
いる。レベル■3は(V  4VBE)のレベル例えば
2.2■であるから、スレショルド値VTH以下であり
、レベルV2は(Vl   2VIIり例えば3゜6■
であるからスレショルド値■ア8以上である。
従って、時刻t0〜1.で入力ポートに設定されている
入出力線3B、3C,3Dの中で、スレショルド値VT
H以上のレベルの信号だけがスレショルドアンプ5B、
’ 5C,5Dを介してマイクロコンピュータlに取り
込まれる。スレショルド値■ア□以上のレベルが伝えら
れているのは、第3図Bに示すように、レベル■2例え
ば3.6■が伝えられている入出力線3Bである。この
ため、入出力線3Bに伝えられた信号がスレショルドア
ンプ5Bを介してマイクロコンピュータ1に供給される
時刻t2〜t3で入出力線3Bに対するボートが出力ポ
ートに設定されると、第3図Bに示すように、入出力線
3Bにハイレベルv1が伝えられる。スイッチ17がオ
ンされているので、入出力線3Bからの信号がダイオー
ド7Bを介して信号線9Bを伝わり、ダイオード29を
介して信号線8Cを伝わり、入出力線3cに伝えられる
。従って、入出力線3Cのレベルは、第3図Cに示すよ
うに、V2となる。このレベルV2は、ダイオード7B
とダイオード29による電圧降下のため(Vl   2
■mりである。また、スイッチ2oがオンされているの
で、入出力線3Bからの信号がダイオード7Bを介して
信号線9Bを伝わり、ダイオード32を介して信号線8
Dを伝わり、入出力線3Dに伝えられる。従って、入出
力線3Dのレベルは、第3図りに示すように、V2とな
る。このレベル■2は、ダイオード7Bとダイオード3
2の電圧降下のため(V +   2 V at)であ
る。入出力線3Bに伝えられた信号は、入出力線3Aに
は伝えられない。従って入出力線3AのレベルはOVで
ある。
時刻t2〜t3で人力ボートに設定されている入出力線
3A、3B、3C,3Dの中で、スレショルド値VT1
4以上のレベルの信号だけがスレショルドアンプ5A、
5C,5Dを介してマイクロコンピュータ1に取り込ま
れる。スレショルド値■アイ以上のレベルが伝えられて
いるのは、第3図C及び第3図りに示すように、レベル
v2が伝えられている入出力線30及び3Dである。こ
のため入出力線3C及び3Dに伝えられた信号がスレシ
ョルドアンプ5C及び5Dを介してマイクロコンピュー
タ1に供給される。
時刻t4〜t、で入出力vA3Cに対するポートが出力
ポートに設定されると、第3図Cに示すように、入出力
線3Cにハイレベル■1が伝えられる。信号!vI9C
に接続されたスイッチ11,14゜21、は何れもオフ
している。このため、入出力線3Cに伝えられた信号は
、入出力線3A、3B。
3Dの何れにも伝えられない。従って、第3図A、第3
図B、第3図りに示すように、入出力線3A。
3B、3Dのレベルは何れもO■である。
時刻も4〜t、で入力ポートに設定されている入出力線
3A、3B、3Dの中で、スレショルド値V7H以上の
ものはない。従って、マイクロコンピュータ1には、何
れの入出力線の信号も取り込まれない。
時刻t、〜t、で入出力線3Dに対するポートが出力ポ
ートに設定されると、第3図りに示すように、入出力線
線3DにハイレベルV1が伝えられる。信号線9Dに接
続されたスイッチ12.15.18は何れもオフしてい
る。このため、入出力線3Dに伝えられた信号は、入出
力線3A、3B、3Cの何れにも伝えられない。従って
、第3図A、第3図B、第3図Cに示すように、入出力
&’X3A、3B、3Cのレベルは何れもO■である。
時刻t6〜t7で人力ポートに設定されている入出力線
3A、3B、3Cの中で、スレショルド値■アイ以上の
ものはない。従って、マイクロコンピュータ1には、何
れの入出力線の信号も取り込まれない。
スレショルドアンプ5A、5B、5C,5Dを介してマ
イクロコンピュータ1に供給される信号から、オンされ
ているスイッチが判断される。入出力vA3 Aに対す
るポートが出力ポートに設定される時刻t0〜t1で、
信号線9Aに接続されたスイッチ13,16.19の中
でオンとされているスイッチはどれであるかが判断され
る。第3図において、時刻L0〜1.でマイクロコンピ
ュータ1に取り込まれるのは、入出力線3Bに伝えられ
た信号である。従って、オンされているスイッチは、信
号線9Aと信号線8Bとの間に接続されたスイッチ13
であると判断される。
入出力線3Bに対するポートが出力ポートに設定される
時刻t2〜t3で、信号線9Bに接続されたスイッチ1
0,17.20の中でオンされているスイッチはどれで
あるかが判断される。第3図において、時刻t2〜t3
でマイクロコンピュータ1に取り込まれるのは、入出力
線3C及び3Dに伝えられた信号である。従ってオンさ
れているスイッチは、信号線9Bと信号線8C及び信号
′!a9Bと信号綿8Dとの間に接続されたスイッチ1
7及び20であることが判断される。
入出力&13Cに対するポートが出力ポートに設定され
る時刻t4〜t、で、信号線9Cに接続されたスイッチ
11,14.21の中でオンされているスイッチはどれ
であるかが判断される。第3図において、時刻t4〜t
、でマイクロコンピュータ1に取り込まれる信号はない
。したがって、信号線9Cに接続されたスイッチ11,
14.21は何れもオフであると判断される。
入出力線3Dに対するポートが出力ポートに設定される
時刻t6〜t、で、信号線9Dに接続されたスイッチ1
2,15.18の中でオンされているスイッチはどれで
あるかが判断される。第3図において、時刻t6〜t7
でマイクロコンピュータ1に取り込まれる信号はない。
従って、信号線9Dに接続されたスイッチ12,15.
18は何れもオフであると判断される。
第3図はこの発明の他の実施例である。この他の実施例
は、入出力ポート2による各入出力線3八〜3Dの入力
及び出力のポートの設定において、出力ポートを設定し
た場合に入出力線3A〜3Dにローレベルが伝えられる
ようにしたものである。
抵抗34A、34B、34C,34Dはプルアンプ抵抗
である。入出力ボート2は、入力に対して0■〜2Vs
tがローレベルで、4■。以上がハイレベルとなるよう
に、入力信号に対してスレショルド値が設けられる。
上述の実施例において、ダイオード7A〜7Dは、ダイ
オードを用いず、他の電圧降下素子を用いても良い。ま
た、ダイオード7A〜7D及びダイオード22〜33と
して、ツェナーダイオードを用いても良い、ダイオード
7A〜7Dの代わりに、スイッチ10〜21の各々とこ
のスイッチ10〜21の夫々に接続されたダイオード2
2〜33の夫々との接続点の間に、ダイオードを直列に
挿入するようにしてもよい。
〔発明の効果〕
、       この発明に依れば、1本毎に入力及び
出力の切り換えがプログラムで指定可能なN本の入出力
線を有し、これらの入出力線の夫々の1本とそれ以外の
入出力線の夫々との間にスイッチ素子とダイオードとの
直列接続が挿入され、順次N本の入出力線のうちの1本
の入出力線にバイアスが与えられ、N本の入出力線のう
ちの他の入出力線のレベルを入力し、デコードすること
により、押されたキーが判定される。従って、N本の入
出力線でN(N−1)個のキースイッチの判定を行うこ
とができ、下表に示されるように、従来のキー装置に比
べて入出力線の数を大幅に削減することができる。
また、この発明に依れば各キースイッチには、直列にダ
イオードが挿入されている。このダイオ     、。
−ドにより、信号が逆方向に伝えられることが防止され
ると共に、電圧降下が生じる。入出力ボートは、入力信
号に対してスレショルド値を有していて、スレショルド
値以上の信号だけが/”%イレベルとして入力される。
このため、誤検出が防止されると共に、全ての多種押し
についての検出を正しく行うことができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の接続図、第2図及び第3
図はこの発明の一実施例の説明に用いる波形図、第4図
はこの発明の他の実施例の接続図である。 1:マイクロコンピュータ、 2−入出力ポート、10
〜18:スイッチ、7A、7B、7C,7D。 22〜33:ダイオード。

Claims (1)

    【特許請求の範囲】
  1. 1本毎に入力及び出力の切り換えがプログラムで指定可
    能なN本の入出力線を有し、上記入力線の夫々の1本と
    それ以外の入出力線の夫々との間にスイッチ素子とダイ
    オードの直列接続を挿入し、順次上記N本の入出力線の
    うちの1本の入出力線にバイアスを与え、上記N本の入
    出力線のうちの他の入出力線のレベルを入力するように
    したキー装置。
JP59229117A 1984-10-31 1984-10-31 キ−装置 Pending JPS61107418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59229117A JPS61107418A (ja) 1984-10-31 1984-10-31 キ−装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59229117A JPS61107418A (ja) 1984-10-31 1984-10-31 キ−装置

Publications (1)

Publication Number Publication Date
JPS61107418A true JPS61107418A (ja) 1986-05-26

Family

ID=16887010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59229117A Pending JPS61107418A (ja) 1984-10-31 1984-10-31 キ−装置

Country Status (1)

Country Link
JP (1) JPS61107418A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990008998A1 (en) * 1989-02-03 1990-08-09 Fanuc Ltd Matrix controller
WO2000039748A1 (en) * 1998-12-29 2000-07-06 Microsoft Corporation Input device with multiplexed switches
JP2003536158A (ja) * 2000-06-02 2003-12-02 トムソン ライセンシング ソシエテ アノニム パワーアップの間、互換性のないキーが選択されて入力されるのを防止する制御システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990008998A1 (en) * 1989-02-03 1990-08-09 Fanuc Ltd Matrix controller
WO2000039748A1 (en) * 1998-12-29 2000-07-06 Microsoft Corporation Input device with multiplexed switches
US6232958B1 (en) 1998-12-29 2001-05-15 Microsoft Corporation Input device with multiplexed switches
JP2003536158A (ja) * 2000-06-02 2003-12-02 トムソン ライセンシング ソシエテ アノニム パワーアップの間、互換性のないキーが選択されて入力されるのを防止する制御システム
JP4766538B2 (ja) * 2000-06-02 2011-09-07 トムソン ライセンシング パワーアップの間、互換性のないキーが選択されて入力されるのを防止する制御システム

Similar Documents

Publication Publication Date Title
ES2100114A1 (es) Circuito de busqueda de maximo
GB2081998A (en) Muting circuits
JPS59105131A (ja) 入出力回路装置
ATE75356T1 (de) Adaptiver entzerrer.
KR850000875A (ko) 비데오 성분 상호 연결장치
US4439835A (en) Apparatus for and method of generation of ripple carry signals in conjunction with logical adding circuitry
JPS61107418A (ja) キ−装置
GB1060478A (en) Improvements in or relating to inverter circuits
IT1252002B (it) Sistema di commutazione e controllo con quattro pannelli di video giochi
US4196360A (en) Interface driver circuit
JPH01117541A (ja) バスファイト防止回路
JPS62180643A (ja) パルス伝送方式
JPS599473Y2 (ja) 平衡形直流バス回路
JPS57113145A (en) Bit-correspondence processing system of flip-flop group
JPS5779517A (en) Heating device
SU1497753A1 (ru) Устройство дл приема и передачи информации
JPS6481540A (en) Reception signal switching device
JPH01253345A (ja) アラームインタフェース回路
JPS6476251A (en) Data bus terminal equipment
JPS57197920A (en) Signal transferring circuit
JPS60113167U (ja) ア−ク機器の出力電流制御装置
JPS57155647A (en) Parity checking and parity generating circuit in combination
JPS62128314A (ja) キ−入力装置
JPS57193182A (en) Super signal inserting circuit
JPH0334621A (ja) プルアップ・プルダウン入力回路