JPS59105131A - 入出力回路装置 - Google Patents
入出力回路装置Info
- Publication number
- JPS59105131A JPS59105131A JP57215017A JP21501782A JPS59105131A JP S59105131 A JPS59105131 A JP S59105131A JP 57215017 A JP57215017 A JP 57215017A JP 21501782 A JP21501782 A JP 21501782A JP S59105131 A JPS59105131 A JP S59105131A
- Authority
- JP
- Japan
- Prior art keywords
- key
- terminal
- supplied
- trs
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は操作キーを用いた〜子装置における入出力回路
装置に関する。
装置に関する。
近年、ＬＳＩ （大規模集積回路）を用いた雷、子装置
、例えば電子式卓上計算機は低油・費電力化がおし進め
られ、その電源を太陽電池によシ供給され得るものが開
発されてきた。太陽電池によって電源が供給されるＬＳ
Ｉにおいては、該ＬＳＩ電流が犬になると電源電圧が急
激に低下するため、低消費電力化が要求される。その中
でＬＳＩを使用した電子装置の操作キーを押し続けた際
の消費電力のばらつきが問題となっている。
、例えば電子式卓上計算機は低油・費電力化がおし進め
られ、その電源を太陽電池によシ供給され得るものが開
発されてきた。太陽電池によって電源が供給されるＬＳ
Ｉにおいては、該ＬＳＩ電流が犬になると電源電圧が急
激に低下するため、低消費電力化が要求される。その中
でＬＳＩを使用した電子装置の操作キーを押し続けた際
の消費電力のばらつきが問題となっている。
以下この問題について電子式卓上割算機（電卓という）
を例にとって説明する。第１図は１チツ７°ＬＳＩを用
いて粋１成された電卓の構成図であり、ＬＳＩ １ ｔ
キー人力装＠′２．液晶表示装置を用いた表示装置３．
・電源４から構成されている。ＬＳＩ １には、プログ
ラムを記憶しているＲＯＭ （読み出し車用メモリ）、
各種レジスタ及び演算処理装置が内蔵されている。表示
装＠′３は通常ダイナミック駆動方式で駆動されるもの
であｐ、ＬＳＩＪとはセグメント係号５とパックプレー
ト４８号６とで結合されている。キー人力装置２には複
数個のキーがマトリクス状に配信されている。Ｋ０〜に
８はＬＳＩＩのキ一端子であシ、このうちＩ（１〜に４
は出力端子、Ｋ５ＦＫ６は入出力端子、Ｎ７．ＫＢは入
力Ｍｒｆ：子である。この、隅台相補型ＭＩ ５ＦＥＴ
を使用したＬＳＩで１叶、各虚−９１１１＋、子は第２
図のような回路椎成が採用され、出力９１１ｄ子には位
相の異々るタイミングパルスＤｎ（ｎ−１ｐ ２ ＋・
・・７）が供給されている。
を例にとって説明する。第１図は１チツ７°ＬＳＩを用
いて粋１成された電卓の構成図であり、ＬＳＩ １ ｔ
キー人力装＠′２．液晶表示装置を用いた表示装置３．
・電源４から構成されている。ＬＳＩ １には、プログ
ラムを記憶しているＲＯＭ （読み出し車用メモリ）、
各種レジスタ及び演算処理装置が内蔵されている。表示
装＠′３は通常ダイナミック駆動方式で駆動されるもの
であｐ、ＬＳＩＪとはセグメント係号５とパックプレー
ト４８号６とで結合されている。キー人力装置２には複
数個のキーがマトリクス状に配信されている。Ｋ０〜に
８はＬＳＩＩのキ一端子であシ、このうちＩ（１〜に４
は出力端子、Ｋ５ＦＫ６は入出力端子、Ｎ７．ＫＢは入
力Ｍｒｆ：子である。この、隅台相補型ＭＩ ５ＦＥＴ
を使用したＬＳＩで１叶、各虚−９１１１＋、子は第２
図のような回路椎成が採用され、出力９１１ｄ子には位
相の異々るタイミングパルスＤｎ（ｎ−１ｐ ２ ＋・
・・７）が供給されている。
ここでキーに２３が押された場合について考える。キー
抑圧がない場合、第３図のｊ！Ｊｊ出］Ａのようにイ８
刊Ｊ（Ｊ’＝５ ＋ ６ ｒ ７ ｔ ８）に′０”レ
ベルで、キー処理回路によってキー押圧なしと判断され
、ＬＳｌｌｌｄ、動作しない。次にキーに２３が押され
ノヒ即ちキ一端子に２とＫ ６か短絡された場合、入出
力端子に６にはタイミングパルスＤ２とＤ６が」マ畳さ
れる。このときＶ＋、′ｌ子に６のＬＳＩＪのキー処理
回路への入力（ｇ号に６には、タイミングパルスＤ２の
みが与えられ、Ｄ６は信号ＫＩＮＨ６＝Ｄ６＋Ｄ７によ
ってイハ侶に６への伝播が禁止される。ＬＳＩ ２はこ
の信号に６ に与えられたタイミングパルスＤ２を認識
し、キーに２３に対応１７た処理を実施する。こうした
動作を行なうには、Ｐチャネル型トレンジスタＰｉのオ
ン抵抗Ｒ（ｐｉ）がＮチャネル型トランジスタＮｊのそ
れＲ（Ｎｊ）に比して充分小さく設定しておく必要があ
る。力おｊ−５のときＫｉＮＨｊ二り、＋Ｄ６＋ｌ）７
どなる。
抑圧がない場合、第３図のｊ！Ｊｊ出］Ａのようにイ８
刊Ｊ（Ｊ’＝５ ＋ ６ ｒ ７ ｔ ８）に′０”レ
ベルで、キー処理回路によってキー押圧なしと判断され
、ＬＳｌｌｌｄ、動作しない。次にキーに２３が押され
ノヒ即ちキ一端子に２とＫ ６か短絡された場合、入出
力端子に６にはタイミングパルスＤ２とＤ６が」マ畳さ
れる。このときＶ＋、′ｌ子に６のＬＳＩＪのキー処理
回路への入力（ｇ号に６には、タイミングパルスＤ２の
みが与えられ、Ｄ６は信号ＫＩＮＨ６＝Ｄ６＋Ｄ７によ
ってイハ侶に６への伝播が禁止される。ＬＳＩ ２はこ
の信号に６ に与えられたタイミングパルスＤ２を認識
し、キーに２３に対応１７た処理を実施する。こうした
動作を行なうには、Ｐチャネル型トレンジスタＰｉのオ
ン抵抗Ｒ（ｐｉ）がＮチャネル型トランジスタＮｊのそ
れＲ（Ｎｊ）に比して充分小さく設定しておく必要があ
る。力おｊ−５のときＫｉＮＨｊ二り、＋Ｄ６＋ｌ）７
どなる。
り上明らかなように、キー押圧時、煙路されたキ一端子
間に直流電流経路が形成され、その電流値はＮチャンネ
ル型ｌ・ランジスタＮ、のオン抵抗Ｒ（Ｎｊ）によって
決定される。ところでキー抑圧時、Ｎチャネル型トラン
クスタＮ３は飽和領域で動作するため、下記関係が成立
する。
間に直流電流経路が形成され、その電流値はＮチャンネ
ル型ｌ・ランジスタＮ、のオン抵抗Ｒ（Ｎｊ）によって
決定される。ところでキー抑圧時、Ｎチャネル型トラン
クスタＮ３は飽和領域で動作するため、下記関係が成立
する。
このためキー抑圧時の上記直流電流は、Ｎチャネル型ト
ランジスタのしきい値電圧ＶＴＩＩに依存して大きく変
化する。このしきい値電圧ＶＴＨのほらつきにより、上
記直＠電流が大きく方ると、ＬＳＩへのｍ源が太陽電池
によって供給されている場合、ＬＳＩへの電源電圧の低
下を招き、表示が薄れる等の悪影響を及ばずものである
。
ランジスタのしきい値電圧ＶＴＩＩに依存して大きく変
化する。このしきい値電圧ＶＴＨのほらつきにより、上
記直＠電流が大きく方ると、ＬＳＩへのｍ源が太陽電池
によって供給されている場合、ＬＳＩへの電源電圧の低
下を招き、表示が薄れる等の悪影響を及ばずものである
。
本発明は上記実情に鑑みてなされたもので、その目的と
するところは、キー抑圧時の直流電流がトランジスタの
しきい値電圧に依存しない入出力回路装置を提供するこ
とにある。
するところは、キー抑圧時の直流電流がトランジスタの
しきい値電圧に依存しない入出力回路装置を提供するこ
とにある。
本発明は、キー抑圧期間の大部分を占める、キー読み込
み時以外の期間に、キ一端子に電流制限抵抗を介してＯ
”レベルの電圧を供給することにより、キー抑圧時の直
流電流のしきい値電圧依存性を極小にしたものである。
み時以外の期間に、キ一端子に電流制限抵抗を介してＯ
”レベルの電圧を供給することにより、キー抑圧時の直
流電流のしきい値電圧依存性を極小にしたものである。
以下図面を参照して本発明の一実施例を説明する。第４
図は相補型絶縁ダート電界効果トランジスタを用いて構
成した本発明の一実施例、第５図は処理フローを示す。
図は相補型絶縁ダート電界効果トランジスタを用いて構
成した本発明の一実施例、第５図は処理フローを示す。
なお同実施例は第２図のものと対応させた場合の例であ
るから、対応個所には同一符号を用いる。第４図（、）
においてＮ ｍ、 ＶＤ Ｄとキ一端子Ｋｉ（ｉ−＝＝
１〜４）との間には、Ｐチャネル型トランジスタＰｉを
設け、キ一端子Ｋｉとアース間にばＮチャネル型トラン
ノスタＮ、ｉ 、 Ｎｚｉを直列接ｈ Ｌ、Ｖｋ電位７
１給端１１ｉとキ一端子に１との間にはＮチャネル型ト
ランジスタＮ３ｉ 、 Ｎ４１を直列接続する。トラン
ジスタＰｉ ｒ Ｎｌ□、Ｎ３ｉのゲートにはタイミン
グパルス百を０（、給し、トランジスタＮ２１のケ゛′
−トにはキー・リード・イン化分ＲｉＮを供給し、トラ
ンジスタＮ４１のケゞ−トには、キー・リード・インし
なくてもよい時間“１″となる化分祷玉を供給する。
るから、対応個所には同一符号を用いる。第４図（、）
においてＮ ｍ、 ＶＤ Ｄとキ一端子Ｋｉ（ｉ−＝＝
１〜４）との間には、Ｐチャネル型トランジスタＰｉを
設け、キ一端子Ｋｉとアース間にばＮチャネル型トラン
ノスタＮ、ｉ 、 Ｎｚｉを直列接ｈ Ｌ、Ｖｋ電位７
１給端１１ｉとキ一端子に１との間にはＮチャネル型ト
ランジスタＮ３ｉ 、 Ｎ４１を直列接続する。トラン
ジスタＰｉ ｒ Ｎｌ□、Ｎ３ｉのゲートにはタイミン
グパルス百を０（、給し、トランジスタＮ２１のケ゛′
−トにはキー・リード・イン化分ＲｉＮを供給し、トラ
ンジスタＮ４１のケゞ−トには、キー・リード・インし
なくてもよい時間“１″となる化分祷玉を供給する。
第４図（ｂ）のキ一端子Ｋｊ（ｊ＝５．６）についても
１４図（ａ）のＫｉト対応している。第４図（ｅ）のキ
ー１４４子Ｋｋについては、ｋｋトアース間にはＮチャ
ネル型トランソスタＮｔｋを接続し、ｖｋｔ位供給端１
１ ｋとキ一端子との間にはＮチャネル型トランノスメ
Ｎｓｋを接続する。ｌ−７７ノスクＮｔｋ ＋ Ｎ３に
のケ゛−トには谷々信号Ｒ４Ｎ 、 ＲｉＮを供給する
。第４図（ｄ）の端子１２と光」Ｌ間には抵抗Ｒが接続
され、端子１２がら電位ｖｋを上記Ｖｋボ位供給端１１
１．１１に、１１ｊに与える。
１４図（ａ）のＫｉト対応している。第４図（ｅ）のキ
ー１４４子Ｋｋについては、ｋｋトアース間にはＮチャ
ネル型トランソスタＮｔｋを接続し、ｖｋｔ位供給端１
１ ｋとキ一端子との間にはＮチャネル型トランノスメ
Ｎｓｋを接続する。ｌ−７７ノスクＮｔｋ ＋ Ｎ３に
のケ゛−トには谷々信号Ｒ４Ｎ 、 ＲｉＮを供給する
。第４図（ｄ）の端子１２と光」Ｌ間には抵抗Ｒが接続
され、端子１２がら電位ｖｋを上記Ｖｋボ位供給端１１
１．１１に、１１ｊに与える。
第５図１においてステップ１８はキー待ち状態、ステッ
プ２．はキ〜の押圧の梅無を判定する。
プ２．はキ〜の押圧の梅無を判定する。
キー押圧の有無は第４図の信号に５ｐｋ６ｅｋ７ｓｋＪ
ｌのオア仙骨によ）検出される。キー抑圧がなければス
テップ１．へ戻る。キー抑圧があれはステップ３８へ行
き、キーの判別が行なわれる。これはｋｉまたはｋｊ
Ｋ重畳されるタイミングパルスＤｊによシ実行される。
ｌのオア仙骨によ）検出される。キー抑圧がなければス
テップ１．へ戻る。キー抑圧があれはステップ３８へ行
き、キーの判別が行なわれる。これはｋｉまたはｋｊ
Ｋ重畳されるタイミングパルスＤｊによシ実行される。
次に押されたキーに対応する処理がステップ４．で実行
される。その後ステップ５ｓで、上記押されたキーが離
されたかどうか、即ちいわゆる“オフ・チャタリング（
ｏｆｆ ｃｈａｔｔｅｒｉｎｇ ）のチｘ’）りが実行
され、キーが押されつづけていればステップ５８に留す
る。キーが離されていれは、次のキーを受は付けるステ
ップ１８のキー待、ち状態に遷移する。
される。その後ステップ５ｓで、上記押されたキーが離
されたかどうか、即ちいわゆる“オフ・チャタリング（
ｏｆｆ ｃｈａｔｔｅｒｉｎｇ ）のチｘ’）りが実行
され、キーが押されつづけていればステップ５８に留す
る。キーが離されていれは、次のキーを受は付けるステ
ップ１８のキー待、ち状態に遷移する。
第５図を参照しながら、第４図をキー入力回路として用
いたＬＳＩのキー読み込み方式について説明する。第４
図において、キー・リード・イン信号Ｒ１Ｎは第５図に
示すように、ステップ４３及びステップ５８以外のＶｊ
間″′１”と々る。
いたＬＳＩのキー読み込み方式について説明する。第４
図において、キー・リード・イン信号Ｒ１Ｎは第５図に
示すように、ステップ４３及びステップ５８以外のＶｊ
間″′１”と々る。
キー読み込みのための制ａｌｌ信号である。しかしてキ
ー・待ち状態ステップ１８ではＲｉＮ ＝″′１”であ
るから、トランジスタＮｚ量はオン、トランジスタＮ４
１はオフであシ、キ一端子Ｋｉにタイミング・ぐルスＤ
Ｂ５Ｎ導出される。キーに２３が押されると、従来の場
合と同様にキーの抑圧の有無チェック、キーの判別か実
行される。このときトランジスタＮ１１とＮ２１のオン
抵抗の部列抵抗値” Ｒ（Ｎ１ｉ ）＋Ｅ （Ｎｚｔ
）”はトランジスタＰｉのオン抵抗Ｒ（Ｐｉ）に比して
充分大きく設定されている。次に演算またけ置数のステ
ップ４ｓに遷移し、このｈキー読み込みｆｔｊｉ！償１
＠号ＲｉＮは０”（ＲｉＮは１′１”）となる。このと
きトランジスタＮ２量はオフ、トランジスタＮ４１はオ
ンし、キーメ・１′らｉ子ＫｉにはタイミングパルスＤ
ｉが導出される。
ー・待ち状態ステップ１８ではＲｉＮ ＝″′１”であ
るから、トランジスタＮｚ量はオン、トランジスタＮ４
１はオフであシ、キ一端子Ｋｉにタイミング・ぐルスＤ
Ｂ５Ｎ導出される。キーに２３が押されると、従来の場
合と同様にキーの抑圧の有無チェック、キーの判別か実
行される。このときトランジスタＮ１１とＮ２１のオン
抵抗の部列抵抗値” Ｒ（Ｎ１ｉ ）＋Ｅ （Ｎｚｔ
）”はトランジスタＰｉのオン抵抗Ｒ（Ｐｉ）に比して
充分大きく設定されている。次に演算またけ置数のステ
ップ４ｓに遷移し、このｈキー読み込みｆｔｊｉ！償１
＠号ＲｉＮは０”（ＲｉＮは１′１”）となる。このと
きトランジスタＮ２量はオフ、トランジスタＮ４１はオ
ンし、キーメ・１′らｉ子ＫｉにはタイミングパルスＤ
ｉが導出される。
このとき蕗１子Ｋｉの０”レベルは、第４図（ｄ）の抵
抗Ｒを介した重圧ＶＫによって供給される。
抗Ｒを介した重圧ＶＫによって供給される。
ＬＳＩ １は処理を終了させたのち、第５図のステップ
５８に遷移する。このとき電位ＶＫを与える抵抗Ｒは所
望の値に設定され、その抵抗Ｒに比してトランジスタＮ
３ｉ、Ｎ４ｉのオン抵抗の直列抵抗値” Ｒ（Ｎ３１
） ＋ Ｒ（Ｎ４１） ”を充分小さく設定している。
５８に遷移する。このとき電位ＶＫを与える抵抗Ｒは所
望の値に設定され、その抵抗Ｒに比してトランジスタＮ
３ｉ、Ｎ４ｉのオン抵抗の直列抵抗値” Ｒ（Ｎ３１
） ＋ Ｒ（Ｎ４１） ”を充分小さく設定している。
このとき、キー抑圧時の直流ら。
流Ｉｋ８ｙは
Ｉｋｅｙ ”’ ＶＤＤ／（Ｒ（Ｐ ｉ）＋Ｒ（Ｎ１ｊ
）＋Ｒ（Ｎ２３ ） ）（Ｒ１Ｎ＝”１”の時） Ｉｋｅｙ ＝ ＶＤＤ／（Ｒ（Ｐｉ）＋Ｒ（Ｎ３ ｊ）
＋Ｒ（Ｎ４ｊ）十Ｒ）（ＲｉＮ＝″′１″の時） すなわち Ｉ ］Ｃｅ ｙキＶｎ＋ｏｚ４Ｒ（Ｎｔｊ）＋Ｒ（Ｎ２
ｊ））（ＲｉＮ＝”ｌ”の０′″４）ＩｋｅｙキＶＤＤ
／Ｒ（ＩＨＮ＝”１”の耽・）キー抑圧時、ステップ２
８＊ ３ Ｂ ｔ ４８ノ期間はステップ５８のル・」
間に比して充分短いため、ＬＳＩＩのキー抑圧時の直流
電流ばＶｎｏ／Ｒで与えられることによシ、この直流乳
流工ｋｅｙ （””、トランジスタのしきい値電圧妬全
ぐ依存しない。
）＋Ｒ（Ｎ２３ ） ）（Ｒ１Ｎ＝”１”の時） Ｉｋｅｙ ＝ ＶＤＤ／（Ｒ（Ｐｉ）＋Ｒ（Ｎ３ ｊ）
＋Ｒ（Ｎ４ｊ）十Ｒ）（ＲｉＮ＝″′１″の時） すなわち Ｉ ］Ｃｅ ｙキＶｎ＋ｏｚ４Ｒ（Ｎｔｊ）＋Ｒ（Ｎ２
ｊ））（ＲｉＮ＝”ｌ”の０′″４）ＩｋｅｙキＶＤＤ
／Ｒ（ＩＨＮ＝”１”の耽・）キー抑圧時、ステップ２
８＊ ３ Ｂ ｔ ４８ノ期間はステップ５８のル・」
間に比して充分短いため、ＬＳＩＩのキー抑圧時の直流
電流ばＶｎｏ／Ｒで与えられることによシ、この直流乳
流工ｋｅｙ （””、トランジスタのしきい値電圧妬全
ぐ依存しない。
ステップ４ｓまたは５８において、釦５位Ｖｋのレベル
は で与えられ、キー押圧がある揚台％７位■には電源ｖＤ
Ｄ＠ｌｌに引き上げられ、端子Ｋｊには充分なり８１Ｉ
レベル（接地レベル）が供給され得ない。しかしなカラ
ｖＤＤレベルは正常々レベルでキ一端子に伊紹されるた
め、キーＪ’ｌｌ’圧があれは信号ｋｊには正しく′１
ｎが導出される。キーの抑圧がなくなるとＶＫ ＝ Ｖ
ｓｓＬ ’ｌ Ｖ）、ｋｊｉ−正しく′０”を導出し、
キー押圧なしのノヤッジが実行され、ステップ１ｓＫゆ
帰する。
は で与えられ、キー押圧がある揚台％７位■には電源ｖＤ
Ｄ＠ｌｌに引き上げられ、端子Ｋｊには充分なり８１Ｉ
レベル（接地レベル）が供給され得ない。しかしなカラ
ｖＤＤレベルは正常々レベルでキ一端子に伊紹されるた
め、キーＪ’ｌｌ’圧があれは信号ｋｊには正しく′１
ｎが導出される。キーの抑圧がなくなるとＶＫ ＝ Ｖ
ｓｓＬ ’ｌ Ｖ）、ｋｊｉ−正しく′０”を導出し、
キー押圧なしのノヤッジが実行され、ステップ１ｓＫゆ
帰する。
このようにキー・リード・イン以外の期間、Ｊ、ｉＡｉ
子Ｋｉ 、 Ｋｊ、Ｋｋに与えられる″′Ｏｎレベルを
、電流制限抵抗Ｒを介して供給することにより、キー抑
圧時の血流電流値をトランジスタのしきい仙電圧に［力
係なく一定に保つことが可能である〇これは、低消費％
７化を要求されかつ太陽電池を用いたＬＳＩにとって最
適である。
子Ｋｉ 、 Ｋｊ、Ｋｋに与えられる″′Ｏｎレベルを
、電流制限抵抗Ｒを介して供給することにより、キー抑
圧時の血流電流値をトランジスタのしきい仙電圧に［力
係なく一定に保つことが可能である〇これは、低消費％
７化を要求されかつ太陽電池を用いたＬＳＩにとって最
適である。
々お、不発ＦＪＡＩ″ｉ実施例のみに限られることなく
ｆ！’ｊ々の応用が可能である。例えば実施例では相
ｍ ２！Ｉｌ！ＭＩ ５ＦＥＴを例にとったが、単チャ
ネルにても（ｔ・成できることば云う才でもない。この
場合低レベルを出す側音デプレッション型とし、高レベ
ルを出すイ貝１１をエンハンスメント型とする。
ｆ！’ｊ々の応用が可能である。例えば実施例では相
ｍ ２！Ｉｌ！ＭＩ ５ＦＥＴを例にとったが、単チャ
ネルにても（ｔ・成できることば云う才でもない。この
場合低レベルを出す側音デプレッション型とし、高レベ
ルを出すイ貝１１をエンハンスメント型とする。
才だ丈施例では、キー読み込み時以外のＪｔｉ−１間に
キ一端子に４に供給される°゛０”レベルをｖＫにより
供給し／とか、そのｖＫを各端子毎に設けてもよい。
キ一端子に４に供給される°゛０”レベルをｖＫにより
供給し／とか、そのｖＫを各端子毎に設けてもよい。
以上液明した如く本発明によれば、キー抑圧時の直流市
、ｂａｒ、がトランジスタのしきいイ的電圧に依召しな
いようにしたため、太陽ｔト也を′市況とするＬＳＩに
邑・、害が生じることのない痔の利点を有した入出力回
路装置が提供できるものである。
、ｂａｒ、がトランジスタのしきいイ的電圧に依召しな
いようにしたため、太陽ｔト也を′市況とするＬＳＩに
邑・、害が生じることのない痔の利点を有した入出力回
路装置が提供できるものである。
第１図は電卓の豚、成を示すブロック図、ａλ２図（ａ
）ないしくＣ）は同構成のキ一端子伺近の回路外相３図
は同構成の動作を示すタイムチャート、第４図（ａ）な
いしくｄ）は本発明の一実が：Ｌ例を示す回路図、第５
１．’；Ｅｌｌｄ同回路のキー疲・作にともなう９−ト
である。 ＬＳＩのフローチ塾 Ｋｉ ｐ Ｋｊ ｒ Ｋ ｋ・・・キー節１子、Ｐｌ、
Ｐｊ・・・Ｐチャネル型トランジスタ、Ｎ１ｉ−Ｎ４ｉ
、 Ｎ１ｊ〜Ｎ４ｊ。 Ｎｌｋ ｌ Ｎ３ｋ ・・・Ｎチャネル型トランジス
タ、１１１゜１１Ｊ・・・ｖｋ釦位供給端子、Ｒ・・・
抵抗、ＡＮＤｊ・・・ＡＮＤケ９−ト。 出願人代理人 弁理士 鈴 江 武 彦笥１図 Ｌ 、 −Ｊ第２図 （ａ） ■ （ｉ＝ｌ、２，３．４） ｊＫｊＮｊ （ｊ＝ｓ、６） （Ｃ） （ｋ＝７．８） 第４図 （ｉ＝＋、２，３．４．） （ｊ＝ｓ、６） （Ｃ） ■ １７３− 第５図
）ないしくＣ）は同構成のキ一端子伺近の回路外相３図
は同構成の動作を示すタイムチャート、第４図（ａ）な
いしくｄ）は本発明の一実が：Ｌ例を示す回路図、第５
１．’；Ｅｌｌｄ同回路のキー疲・作にともなう９−ト
である。 ＬＳＩのフローチ塾 Ｋｉ ｐ Ｋｊ ｒ Ｋ ｋ・・・キー節１子、Ｐｌ、
Ｐｊ・・・Ｐチャネル型トランジスタ、Ｎ１ｉ−Ｎ４ｉ
、 Ｎ１ｊ〜Ｎ４ｊ。 Ｎｌｋ ｌ Ｎ３ｋ ・・・Ｎチャネル型トランジス
タ、１１１゜１１Ｊ・・・ｖｋ釦位供給端子、Ｒ・・・
抵抗、ＡＮＤｊ・・・ＡＮＤケ９−ト。 出願人代理人 弁理士 鈴 江 武 彦笥１図 Ｌ 、 −Ｊ第２図 （ａ） ■ （ｉ＝ｌ、２，３．４） ｊＫｊＮｊ （ｊ＝ｓ、６） （Ｃ） （ｋ＝７．８） 第４図 （ｉ＝＋、２，３．４．） （ｊ＝ｓ、６） （Ｃ） ■ １７３− 第５図
Claims (3)
- （１） 第１の電圧レベルと第２の電圧レベルを操作
キーを通して選択的に導出し祷るキ一端子を設け、キー
読み込み時を含まない適当な期間前記キ一端子に抵抗を
介して第２の電圧し、ベルを導出するようにしたことを
特徴とする人出２力回路装置。 - （２） 前記キ一端子は複数であシ、前記抵抗を各キ
一端子毎に設けたことを特徴とする特Ｆ−請求の恥゛囲
第１項に記載の入出力回路装作。 - （３）前記キ一端子は複数であシ、前記抵抗を各キ一端
子に共通に設けたことを特徴とする特許請求の範囲第１
項に記載の入出カ回路装薗。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215017A JPS59105131A (ja) | 1982-12-08 | 1982-12-08 | 入出力回路装置 |
| US06/558,477 US4583092A (en) | 1982-12-08 | 1983-12-06 | Sweep circuit of key matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215017A JPS59105131A (ja) | 1982-12-08 | 1982-12-08 | 入出力回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105131A true JPS59105131A (ja) | 1984-06-18 |
| JPH0560129B2 JPH0560129B2 (ja) | 1993-09-01 |
Family
ID=16665342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57215017A Granted JPS59105131A (ja) | 1982-12-08 | 1982-12-08 | 入出力回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4583092A (ja) |
| JP (1) | JPS59105131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275828A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | キ−回路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2634794B2 (ja) * | 1985-03-27 | 1997-07-30 | カシオ計算機株式会社 | 液晶駆動装置 |
| EP0427364A3 (en) * | 1989-11-06 | 1992-04-22 | Acer Incorporated | An encoding circuit for a keyboard |
| US5274371A (en) * | 1991-01-29 | 1993-12-28 | Industrial Technology Research Institute | Extended time-shared scanning keyboard interface |
| TW378769U (en) * | 1996-07-16 | 2000-01-01 | Silitek Corp | Keyboard with expandable hot keys |
| US5805085A (en) * | 1996-07-26 | 1998-09-08 | United Microelectronics Corporation | Apparatus and method for scanning a key matrix |
| FI102119B1 (fi) * | 1996-10-04 | 1998-10-15 | Nokia Mobile Phones Ltd | Näppäimistöjärjestely ja menetelmä painetun näppäimen tunnistamiseksi |
| TW326609B (en) * | 1996-12-19 | 1998-02-11 | Holtek Microelectronics Inc | The selecting interface circuit scanning method and apparatus for keyboard and resistance |
| US6382362B1 (en) * | 2001-02-13 | 2002-05-07 | Inventio Ag | Optical monitoring system for hoistway door interlocks |
| US7123170B1 (en) * | 2003-08-26 | 2006-10-17 | National Semiconductor Corporation | System and method for a data-input array capable of being scanned using a reduced number of signals |
| FR2872932B1 (fr) * | 2004-07-09 | 2008-05-09 | Alcatel Sa | Clavier de saisie a nombre de touches accru, pour un equipement electronique a nombre de pattes de connexion limite |
| KR100640372B1 (ko) * | 2004-10-18 | 2006-10-30 | 삼성전자주식회사 | 이동통신 단말기에서 키 신호 검출 장치 및 방법 |
| US8031179B2 (en) * | 2006-06-30 | 2011-10-04 | Canon Kabushiki Kaisha | Control apparatus for operation panel and electronic apparatus |
| JP5041589B2 (ja) | 2007-05-15 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | Ｌｃｄコントローラ及びｌｃｄ制御方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319374B2 (ja) * | 1973-04-03 | 1978-06-20 | ||
| US4188626A (en) * | 1977-05-23 | 1980-02-12 | Texas Instruments Incorporated | Method for scanning a keyboard and for actuating a display device via common conductors |
| JPS56147226A (en) * | 1980-04-15 | 1981-11-16 | Brother Ind Ltd | Key input device |
| US4538146A (en) * | 1982-09-17 | 1985-08-27 | National Semiconductor Corporation | Integrated circuit output pins used for input signals |
-
1982
- 1982-12-08 JP JP57215017A patent/JPS59105131A/ja active Granted
-
1983
- 1983-12-06 US US06/558,477 patent/US4583092A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275828A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | キ−回路 |
| JPH0574854B2 (ja) * | 1985-09-30 | 1993-10-19 | Toshiba Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| US4583092A (en) | 1986-04-15 |
| JPH0560129B2 (ja) | 1993-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59105131A (ja) | 入出力回路装置 | |
| GB809401A (en) | Improvements in or relating to circuit arrangements employing transistors | |
| IE813069L (en) | Buffer circuit | |
| GB945379A (en) | Binary trigger | |
| GB1466195A (en) | Transistor latch circuit | |
| JPS6467795A (en) | Reading amplifier | |
| GB1247770A (en) | Field effect transistor logic circuits | |
| US20210099132A1 (en) | Amplifier device | |
| JPS5765927A (en) | Logical operation circuit | |
| JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
| GB887933A (en) | Improvements in or relating to electric logical circuits | |
| JPH05243937A (ja) | 信号出力回路 | |
| JPH0116070Y2 (ja) | ||
| JPH06268456A (ja) | 差動増幅器 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPS61107418A (ja) | キ−装置 | |
| JPH0376407A (ja) | 演算増幅器 | |
| JPS6419417A (en) | Constant voltage source circuit | |
| JPS6449422A (en) | Exclusive logic circuit | |
| SU718928A1 (ru) | Многофункциональный логический элемент | |
| GB940980A (en) | Improvements in or relating to circuit arrangements embodying transistors | |
| JPS6439698A (en) | Shift circuit | |
| JPS56140726A (en) | Output circuit | |
| JPS56140721A (en) | Voltage comparator | |
| GB898858A (en) | Pulse counter apparatus |