JPH04167738A - 調歩同期通信速度検出装置 - Google Patents
調歩同期通信速度検出装置Info
- Publication number
- JPH04167738A JPH04167738A JP90291855A JP29185590A JPH04167738A JP H04167738 A JPH04167738 A JP H04167738A JP 90291855 A JP90291855 A JP 90291855A JP 29185590 A JP29185590 A JP 29185590A JP H04167738 A JPH04167738 A JP H04167738A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- character
- signal
- communication speed
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 50
- 230000001360 synchronised effect Effects 0.000 title abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000005070 sampling Methods 0.000 claims description 14
- 230000005856 abnormality Effects 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000003708 edge detection Methods 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は例えばデータ回線終端装置（Ｄ ＣＥ）で使用
するデータ端末装置（ＤＴＥ）−ＤＣＥ間の通信速度を
検出するような時使用する調歩同期通信速度検出装置に
関するものである。
するデータ端末装置（ＤＴＥ）−ＤＣＥ間の通信速度を
検出するような時使用する調歩同期通信速度検出装置に
関するものである。
ＤＣＥを介するデータ通信において、ＣＣＩＴＴ勧告Ｖ
、２５ｂｉｓンリアル自動起呼手順の拡張コマンドとし
てＳＥＴコマンドか設定されている場合かあり、非同期
通信時、ＤＣＥはＤＴＥからＩＡ５キャラクタによるｒ
ＳＥＴ ＣＲＪ （ＣＲキャリッジ・リターン）を受
信することにより通信速度の自動検出を行い、以降、検
出速度に従ってＤＴＥに対しコマンドの受信、インディ
ケーションの送信を行う。従って、ＤＣＥはＤＴＥより
受信するｒｓＥＴｃＲＪよる通信速度の検出か必要とな
る。
、２５ｂｉｓンリアル自動起呼手順の拡張コマンドとし
てＳＥＴコマンドか設定されている場合かあり、非同期
通信時、ＤＣＥはＤＴＥからＩＡ５キャラクタによるｒ
ＳＥＴ ＣＲＪ （ＣＲキャリッジ・リターン）を受
信することにより通信速度の自動検出を行い、以降、検
出速度に従ってＤＴＥに対しコマンドの受信、インディ
ケーションの送信を行う。従って、ＤＣＥはＤＴＥより
受信するｒｓＥＴｃＲＪよる通信速度の検出か必要とな
る。
［従来の技術］
従来、この種の調歩同期通信速度検出装置は。
スペース極性の開始の検出信号を発生させ、中央処理装
置（ＣＰＵ）が検出信号を検知し、タイマーを起動、ス
ペース極性の終了検出信号発生時にＣＰＵかタイマーを
停止、タイマー値よりソフトウェア的に通信速度を求め
、シリアルインターフェイスＬＳＩを制御し、スペース
極性に引き続いたキャラクタを受信し、これをＣＰＵが
再び取り込み７通信速度自動検出の為のキャラクタ列で
あるかを確認し、再びシリアルインターフェイスＬＳＩ
を制御していた。
置（ＣＰＵ）が検出信号を検知し、タイマーを起動、ス
ペース極性の終了検出信号発生時にＣＰＵかタイマーを
停止、タイマー値よりソフトウェア的に通信速度を求め
、シリアルインターフェイスＬＳＩを制御し、スペース
極性に引き続いたキャラクタを受信し、これをＣＰＵが
再び取り込み７通信速度自動検出の為のキャラクタ列で
あるかを確認し、再びシリアルインターフェイスＬＳＩ
を制御していた。
［発明が解決しようとする課題］
上述した従来の調歩同期通信速度検出装置では。
ソフトウェア依存度が高いので、スペース極性の開始時
と終了時とキャラクタ受信時に処理のためのソフトウェ
アがＣＰＵを占有し、ＣＰＵで実行されるべき他の処理
の稼動率か悪化する。また。
と終了時とキャラクタ受信時に処理のためのソフトウェ
アがＣＰＵを占有し、ＣＰＵで実行されるべき他の処理
の稼動率か悪化する。また。
通信速度か高速になると、スペース極性の終了時に行う
シリアルインタフェースＬＳＩの制御が。
シリアルインタフェースＬＳＩの制御が。
スペース極性に続くキャラクタの受信に間に合わなくな
る場合が生ずるという問題点がある。
る場合が生ずるという問題点がある。
本発明は従来のもののこのような問題点を解決し、調歩
同期通信時、ハードウェアにより受信データより通信速
度の検出を受信キャラクタの確認も含めて実行するため
、ソフトウェアが不要となり、それ故、また、高速な通
信速度であっても通信速度の検出が可能である調歩同期
通信速度検出装置を提供するものである。
同期通信時、ハードウェアにより受信データより通信速
度の検出を受信キャラクタの確認も含めて実行するため
、ソフトウェアが不要となり、それ故、また、高速な通
信速度であっても通信速度の検出が可能である調歩同期
通信速度検出装置を提供するものである。
［課題を解決するための手段］
本発明調歩同期通信速度検出装置は、調歩同期通信時に
受信データがスペース極性である時間をカウントするカ
ウンタと、該カウント値と規定通信速度の１ビット当り
の時間を比較する速度用判定手段と、受信データのスタ
ートビットに同期した各規定通信速度と等しい周波数の
クロックを選択するタロツク切替手段と、受信データを
記憶するシフトレジスタと、該シフトレジスタからの受
信キャラクタと決められたキャラクタを比較するキャラ
クタ用判定手段と、該キャラクタ用判定手段に第１キャ
ラクタから第Ｎキャラクタのコードを供給するコート発
生手段と、前記クロック切替手段の出力タロツクより受
信キャラクタ数をカウントし、前記コード発生手段に該
キャラクタ数を通知し、受信完了通知信号を発生し、ま
た前記速度用判定手段とキャラクタ用判定手段の異常を
示す信号によって前記カウンタを初期化させる信号を出
力する制御部を含んで構成される。
受信データがスペース極性である時間をカウントするカ
ウンタと、該カウント値と規定通信速度の１ビット当り
の時間を比較する速度用判定手段と、受信データのスタ
ートビットに同期した各規定通信速度と等しい周波数の
クロックを選択するタロツク切替手段と、受信データを
記憶するシフトレジスタと、該シフトレジスタからの受
信キャラクタと決められたキャラクタを比較するキャラ
クタ用判定手段と、該キャラクタ用判定手段に第１キャ
ラクタから第Ｎキャラクタのコードを供給するコート発
生手段と、前記クロック切替手段の出力タロツクより受
信キャラクタ数をカウントし、前記コード発生手段に該
キャラクタ数を通知し、受信完了通知信号を発生し、ま
た前記速度用判定手段とキャラクタ用判定手段の異常を
示す信号によって前記カウンタを初期化させる信号を出
力する制御部を含んで構成される。
また本発明は、上記の基本的な発明のカウンタの前段に
、受信データの立ち下がりを検出した時点で立ち下がり
検出信号を出力し立ち上がりを検出した時点で立ち上が
り検出信号を出力するエツジ検出装置を配置することを
特徴としている。
、受信データの立ち下がりを検出した時点で立ち下がり
検出信号を出力し立ち上がりを検出した時点で立ち上が
り検出信号を出力するエツジ検出装置を配置することを
特徴としている。
さらに本発明は、前述の基本的な発明に於いて。
速度用判定装置が、速度カウント値と規定通信速度の最
高速値が一致したら速度不適号信号を有効にする第１の
コンパレータと、速度不適号信号によりカウントアツプ
し速度コードを出力する第２のカウンタと、速度コード
が規定値を越えたら速度不適号信号を有効にする第１の
デコーダとからなることを特徴としている。
高速値が一致したら速度不適号信号を有効にする第１の
コンパレータと、速度不適号信号によりカウントアツプ
し速度コードを出力する第２のカウンタと、速度コード
が規定値を越えたら速度不適号信号を有効にする第１の
デコーダとからなることを特徴としている。
さらにまた本発明は、前述の基本発明に於いて。
クロック切替装置が、立ち下がり検出信号に同期してク
ロックを規定通信速度と同じ周波数のクロック群となる
よう分周する分周回路と速度コードに対応したクロック
を選択して受信データのサンプリングクロックとして出
力する第２のマルチプレクサとよりなることを特徴とし
ている。
ロックを規定通信速度と同じ周波数のクロック群となる
よう分周する分周回路と速度コードに対応したクロック
を選択して受信データのサンプリングクロックとして出
力する第２のマルチプレクサとよりなることを特徴とし
ている。
以上に加えて本発明は、前述の基本発明において、制御
部が、サンプリングクロックをカウントする第３のカウ
ンタと、そのカウンタ値がキャラクタ長となったら１キ
ャラクタ終了信号を有効にする第２のデコーダと、該１
キャラクタ受信信号をカウントし、受信済キャラクタ数
信号を出力する第４のカウンタと、キャラクタ不適号信
号を１キャラクタ受信終了直後にサンプルするフリップ
フロップと、該フリップフロップの出力信号と速度不適
合信号との論理和をとりリセット要求信号とに出力し、
各ブロックのリセット入力に供給するゲートと、予定さ
れていたキャラクタ列を受信し終わると、受信完了通知
信号を有効にする第３のデコーダとよりなることを特徴
としている。
部が、サンプリングクロックをカウントする第３のカウ
ンタと、そのカウンタ値がキャラクタ長となったら１キ
ャラクタ終了信号を有効にする第２のデコーダと、該１
キャラクタ受信信号をカウントし、受信済キャラクタ数
信号を出力する第４のカウンタと、キャラクタ不適号信
号を１キャラクタ受信終了直後にサンプルするフリップ
フロップと、該フリップフロップの出力信号と速度不適
合信号との論理和をとりリセット要求信号とに出力し、
各ブロックのリセット入力に供給するゲートと、予定さ
れていたキャラクタ列を受信し終わると、受信完了通知
信号を有効にする第３のデコーダとよりなることを特徴
としている。
［実施例コ
次に本発明について図面を参照して説明する。
第１図は本発明の原理ブロック図を示す。
図中、１は受信データ８がスペース極性である時間を計
るカウンタであり、２は規定通信速度の１ビット当りの
時間とカウンタ１の速度カウント値９とを比較する速度
用判定装置であり、適合範囲内であれば、適合した規定
通信速度を示す速度コード１０を出力し、範囲外であれ
ば異常を示す速度不適合信号１１を出力する。３は入力
クロック１２より受信データ８のスタートビットに同期
した各規定通信速度と等しい周波数のクロックを発生さ
せ、速度カウント値９より適合した規定通信速度に対応
したサンプリングクロック１３を選択し出力するクロッ
ク切替装置である。
るカウンタであり、２は規定通信速度の１ビット当りの
時間とカウンタ１の速度カウント値９とを比較する速度
用判定装置であり、適合範囲内であれば、適合した規定
通信速度を示す速度コード１０を出力し、範囲外であれ
ば異常を示す速度不適合信号１１を出力する。３は入力
クロック１２より受信データ８のスタートビットに同期
した各規定通信速度と等しい周波数のクロックを発生さ
せ、速度カウント値９より適合した規定通信速度に対応
したサンプリングクロック１３を選択し出力するクロッ
ク切替装置である。
また４はサンプリングクロック１３に同期して受信デー
タ８を１キャラクタ分記憶するシフトレジスタ、５は受
信キャラクタ１４と予め決められたキャラクタコード１
６とを比較するキャラクタ用判定装置であり、不一致の
場合、異常を示すキャラクタ不適号信号１７を発生する
。６はキャラフタ用判定装置５に予め決められた第１キ
ャラクタから第Ｎキャラクタのキャラクタコード１６を
供給するコード発生装置である。
タ８を１キャラクタ分記憶するシフトレジスタ、５は受
信キャラクタ１４と予め決められたキャラクタコード１
６とを比較するキャラクタ用判定装置であり、不一致の
場合、異常を示すキャラクタ不適号信号１７を発生する
。６はキャラフタ用判定装置５に予め決められた第１キ
ャラクタから第Ｎキャラクタのキャラクタコード１６を
供給するコード発生装置である。
７はサンプリングクロック１３により受信キャラクタ数
１５をカウントし、トキャラクタ受信毎にキャラクタ用
判定装置５のキャラクタ不適合信号１７を監視し、異常
があれば初期化し、かっカウンタ１も初期化要求信号１
８によって初期化し。
１５をカウントし、トキャラクタ受信毎にキャラクタ用
判定装置５のキャラクタ不適合信号１７を監視し、異常
があれば初期化し、かっカウンタ１も初期化要求信号１
８によって初期化し。
異常が無ければ次に受信すべきキャラクタコードを発生
させるようコード発生装置６に受信キャラクタ数１５を
通知し、更に予め決められたキャラクタ列を異常なく受
信した時点で受信完了通知信号１９を発生する制御部で
ある。
させるようコード発生装置６に受信キャラクタ数１５を
通知し、更に予め決められたキャラクタ列を異常なく受
信した時点で受信完了通知信号１９を発生する制御部で
ある。
第２図は本発明の一実施例のブロック図、第３図は第２
図の動作説明図、第４図は第３図中Ａで示される部分の
部分詳細図である。尚、第３図。
図の動作説明図、第４図は第３図中Ａで示される部分の
部分詳細図である。尚、第３図。
第４図中の左側の符号の数字は第２図中の同じ数字の部
分の波形を示している。
分の波形を示している。
エツジ検出装置２１は受信データ４１を監視し。
受信データ４１の立ち下がりを検出した時点て立ち下が
り検出信号４２を出力し、立ち上かりを検出した時点て
立ち上かり検出信号４３を出力する。
り検出信号４２を出力し、立ち上かりを検出した時点て
立ち上かり検出信号４３を出力する。
カウンタ２２は初期化後−度たけ、立ち下かり検出信号
４２か有効で立ち上かり検出信号４３か無効であるとき
、入カクロソク４つによりカウントアツプし速度カウン
ト値４４を出力する（第４図中４４ａ参照）。
４２か有効で立ち上かり検出信号４３か無効であるとき
、入カクロソク４つによりカウントアツプし速度カウン
ト値４４を出力する（第４図中４４ａ参照）。
ここて本実施例か対応する規定通信速度を高速から順に
速度Ａ 、 Ｂ 、 Ｃ［ｂｐｓ］とし、受信デー
タ４１から速度Ａ、Ｂ、Ｃと判断すべき１ビット当りの
最短伝送時間を入力クロック４９の周波数で割った値を
順に４．１２．２４とし、各速度の最高速値と呼ぶ。ま
た、速度Ａ、Ｂ、Ｃを意味する速度コードの値を１．２
．３とする。
速度Ａ 、 Ｂ 、 Ｃ［ｂｐｓ］とし、受信デー
タ４１から速度Ａ、Ｂ、Ｃと判断すべき１ビット当りの
最短伝送時間を入力クロック４９の周波数で割った値を
順に４．１２．２４とし、各速度の最高速値と呼ぶ。ま
た、速度Ａ、Ｂ、Ｃを意味する速度コードの値を１．２
．３とする。
第１のマルチプレクサ２４は、速度コード４７により、
速度コード４７か示す速度より一段低速な規定通信速度
の最高速値４５が選択されるように入力４８に予め設定
しておく （第４図中４５ａ参照）。第１のコンパレー
タ２３は速度カウント値４４と規定通信速度の最高速値
４５が一致したら速度不適号信号４６を有効にする。第
２のカウンタ２５は速度不適号信号４６によりカウント
アツプし速度コート４７を出力する（第４図中４７ａ参
照）。第］のデコーダ２６は速度コードが３を越えたら
、各ブロックを初期化すべく、速度不適合信号６１を有
効にする。
速度コード４７か示す速度より一段低速な規定通信速度
の最高速値４５が選択されるように入力４８に予め設定
しておく （第４図中４５ａ参照）。第１のコンパレー
タ２３は速度カウント値４４と規定通信速度の最高速値
４５が一致したら速度不適号信号４６を有効にする。第
２のカウンタ２５は速度不適号信号４６によりカウント
アツプし速度コート４７を出力する（第４図中４７ａ参
照）。第］のデコーダ２６は速度コードが３を越えたら
、各ブロックを初期化すべく、速度不適合信号６１を有
効にする。
分周回路２７は立ち下かり検出信号４２に同期してクロ
ック４つを規定速度と同し周波数のクロック群５０とな
るよう分周する。検出すべき受信データの速度をＢ ［
ｂｐｓコとすると、クロック群５０の中には第３図中５
０ａのＡ ［Ｈｚ］、 ５０ ａ ’のＢ Ｎ（Ｚ］
、 ５０ ａ’のＣ［Ｈｚコというクロックが存在
する。第２のマルチプレクサ２８は速度コード４７に対
応したクロックを選択して受信データのサンプリングク
ロック５１として出力する。
ック４つを規定速度と同し周波数のクロック群５０とな
るよう分周する。検出すべき受信データの速度をＢ ［
ｂｐｓコとすると、クロック群５０の中には第３図中５
０ａのＡ ［Ｈｚ］、 ５０ ａ ’のＢ Ｎ（Ｚ］
、 ５０ ａ’のＣ［Ｈｚコというクロックが存在
する。第２のマルチプレクサ２８は速度コード４７に対
応したクロックを選択して受信データのサンプリングク
ロック５１として出力する。
第４図中受信データ４１ａのスタート極性により速度カ
ウント値４４ａかカウントアツプする。
ウント値４４ａかカウントアツプする。
最高速値４５ａは速度コード４７ａの初期値旦のため４
である。速度カウント値４４ａか４となった時点で速度
不適号信号４６ａが有効となり、速度コード４７ａが１
カウントアツプし１となる。
である。速度カウント値４４ａか４となった時点で速度
不適号信号４６ａが有効となり、速度コード４７ａが１
カウントアツプし１となる。
また最高速値４５ａは速度コード４７ａにより１２とな
る。同様に速度カウント値４４ａが１２となった時点て
速度コード４７ａは２となるが、その後速度カウント値
４４ａは２４未満であるため。
る。同様に速度カウント値４４ａが１２となった時点て
速度コード４７ａは２となるが、その後速度カウント値
４４ａは２４未満であるため。
速度コード４７ａは２を保持したままとなる。このため
第３図中サンプリングクロック５１ａには第２のマルチ
プレクサ２８により５０ａ’か選択されて出力される。
第３図中サンプリングクロック５１ａには第２のマルチ
プレクサ２８により５０ａ’か選択されて出力される。
シフトレジスタ２９はキャラクタ長と同数のフリップフ
ロップを有し、受信データ４１をサンプルし、パラレル
受信データ５２を出力する。
ロップを有し、受信データ４１をサンプルし、パラレル
受信データ５２を出力する。
第３のカウンタ３０はサンプリングクロック５１をカウ
ントし、そのカウント値５３かキャラクタ長となったら
第２のデコーダ３１か１キャラクタ終了信号５４を有効
にする。第４のカウンタ３２は１キャラクタ受信信号５
４をカウントし、受信済キャラクタ数５５を出力する（
第３図中５５ａ参照）。
ントし、そのカウント値５３かキャラクタ長となったら
第２のデコーダ３１か１キャラクタ終了信号５４を有効
にする。第４のカウンタ３２は１キャラクタ受信信号５
４をカウントし、受信済キャラクタ数５５を出力する（
第３図中５５ａ参照）。
受信キャラクタ列の期待値の設定をマルチプレクサ３３
の入力５７への設定により予め行っておく。マルチプレ
クサ３３は受信済キャラクタ数５５が示す値により１次
に受信すべきキャラクタコード５６を出力する。コンパ
レータ３４はパラレル受信データ５２とキャラクタコー
ド５６が一致したら、キャラクタ不適合信号２８を無効
にする（第３図５８ａ参照）。キャラクタ不適合信号５
８はフリップフロップ３５により１キャラクタ受信終了
直後にサンプルされ、ゲート３７により速度不適合信号
６１との論理和をリセット要求信号５９として、各ブロ
ックのリセット入力に接続される。異常なくキャラクタ
を受信すると、受信済キャラクタ数５５はインクリメン
トされて、予定されていたキャラクタ列を受信し終ると
、デコーダ３６により受信完了通知信号６０を有効にす
る。
の入力５７への設定により予め行っておく。マルチプレ
クサ３３は受信済キャラクタ数５５が示す値により１次
に受信すべきキャラクタコード５６を出力する。コンパ
レータ３４はパラレル受信データ５２とキャラクタコー
ド５６が一致したら、キャラクタ不適合信号２８を無効
にする（第３図５８ａ参照）。キャラクタ不適合信号５
８はフリップフロップ３５により１キャラクタ受信終了
直後にサンプルされ、ゲート３７により速度不適合信号
６１との論理和をリセット要求信号５９として、各ブロ
ックのリセット入力に接続される。異常なくキャラクタ
を受信すると、受信済キャラクタ数５５はインクリメン
トされて、予定されていたキャラクタ列を受信し終ると
、デコーダ３６により受信完了通知信号６０を有効にす
る。
受信完了信号６０が有効になった時の速度コード４７が
検出した速度を表わすことになる。
検出した速度を表わすことになる。
［発明の効果］
以上説明したように本発明は、カウンタ、速度用判定手
段、クロック切替手段、シフトレジスタ。
段、クロック切替手段、シフトレジスタ。
キャラクタ用判定手段、コード発生手段、制御部を有す
る回路により調歩同期通信時、受信データより通信速度
の検出を受信キャラクタの確認も含めて実行するため、
ソフトウェアが不要となり。
る回路により調歩同期通信時、受信データより通信速度
の検出を受信キャラクタの確認も含めて実行するため、
ソフトウェアが不要となり。
それ故、また、高速な通信速度であっても通信速度の検
出が可能となる効果がある。
出が可能となる効果がある。
第１図は本発明の原理ブロック図、第２図は本発明の一
実施例のブロック図、第３図は第２図の動作説明図、第
４図は第３図の部分詳細図である。 記号の説明：１・・・カウンタ、２・・・速度用判定装
置、３・・・クロック切替装置、４・・シフトレジスタ
。 ５・・・キャラクタ用判定装置、６・・・コード発生装
置。 ７・・・制御部、８・・・受信データ、９・・・速度カ
ウント値、１０・・・速度コード、１１・・速度不適合
信号。 １２・・・入力クロック、１３・・・サンプリングクロ
ック、１４・・受信キャラクタ、１５・・受信キャラク
タ数、１６−＝キャラクタコード、１７・・・キャラク
タ不適合信号、１８・・・初期化要求信号、１９・・・
受信完了通知信号、２１・・・エツジ検出装置、２２・
・・カウンタ、２３・・・第１のコンパレータ、２４・
・・第１のマルチプレクサ、２５・・第２のカウンタ、
２６・・・第１のデコーダ、２７・・・分周回路、２８
・・・第２のマルチプレクサ、２９・・・シフトレジス
タ、３０・・・第３のカウンタ、３１・・・第２のデコ
ーダ、３２・・・第４のカウンタ、３３・・・第３のマ
ルチプレクサ、３４・・・第２のコンパレータ、３５・
・・フリップフロップ、３６・・・第３のデコーダ、３
７・・・ゲート。 ４１・・・受信データ、４２・・・立ち下がり検出信号
。 ４３・・立ち上がり検出信号、４４・・・速度カウント
値、４５・・・最高速値、４６・・・速度不適号信号、
４７・・・速度コード、４８・・・入力、４９・・・入
力クロック。 ５０・・・クロック群、５１・・・サンプリングクロッ
ク。 ５２・・・パラレル受信データ、５３・・・カウント値
。
実施例のブロック図、第３図は第２図の動作説明図、第
４図は第３図の部分詳細図である。 記号の説明：１・・・カウンタ、２・・・速度用判定装
置、３・・・クロック切替装置、４・・シフトレジスタ
。 ５・・・キャラクタ用判定装置、６・・・コード発生装
置。 ７・・・制御部、８・・・受信データ、９・・・速度カ
ウント値、１０・・・速度コード、１１・・速度不適合
信号。 １２・・・入力クロック、１３・・・サンプリングクロ
ック、１４・・受信キャラクタ、１５・・受信キャラク
タ数、１６−＝キャラクタコード、１７・・・キャラク
タ不適合信号、１８・・・初期化要求信号、１９・・・
受信完了通知信号、２１・・・エツジ検出装置、２２・
・・カウンタ、２３・・・第１のコンパレータ、２４・
・・第１のマルチプレクサ、２５・・第２のカウンタ、
２６・・・第１のデコーダ、２７・・・分周回路、２８
・・・第２のマルチプレクサ、２９・・・シフトレジス
タ、３０・・・第３のカウンタ、３１・・・第２のデコ
ーダ、３２・・・第４のカウンタ、３３・・・第３のマ
ルチプレクサ、３４・・・第２のコンパレータ、３５・
・・フリップフロップ、３６・・・第３のデコーダ、３
７・・・ゲート。 ４１・・・受信データ、４２・・・立ち下がり検出信号
。 ４３・・立ち上がり検出信号、４４・・・速度カウント
値、４５・・・最高速値、４６・・・速度不適号信号、
４７・・・速度コード、４８・・・入力、４９・・・入
力クロック。 ５０・・・クロック群、５１・・・サンプリングクロッ
ク。 ５２・・・パラレル受信データ、５３・・・カウント値
。
Claims (5)
- （１）調歩同期通信時に受信データがスペース極性であ
る時間をカウントするカウンタと、該カウント値と規定
通信速度の１ビット当りの時間を比較する速度用判定手
段と、受信データのスタートビットに同期した各規定通
信速度と等しい周波数のクロックを選択するクロック切
替手段と、受信データを記憶するシフトレジスタと、該
シフトレジスタからの受信キャラクタと決められたキャ
ラクタを比較するキャラクタ用判定手段と、該キャラク
タ用判定手段に第１キャラクタから第Ｎキャラクタのコ
ードを供給するコード発生手段と、前記クロック切替手
段の出力クロックより受信キャラクタ数をカウントし、
前記コード発生手段に該キャラクタ数を通知し、受信完
了通知信号を発生し、また前記速度用判定手段とキャラ
クタ用判定手段の異常を示す信号によって前記カウンタ
を初期化させる信号を出力する制御部とを有することを
特徴とする調歩同期通信速度検出装置。 - （２）カウンタの前段に、受信データの立ち下がりを検
出した時点で立ち下がり検出信号を出力し、立ち上がり
を検出した時点で立ち上がり検出信号を出力するエッジ
検出装置を有することを特徴とする、請求項第（１）項
記載の調歩同期通信速度検出装置。 - （３）速度用判定装置が、速度カウント値と規定通信速
度の最高速値が一致したら速度適合信号を有効にする第
１のコンパレータと、速度適合信号によりカウントアッ
プし速度コードを出力する第２のカウンタと、速度コー
ドが規定値を越えたら速度不適号信号を有効にする第１
のデコーダとよりなることを特徴とする、請求項第（１
）項記載の調歩同期通信速度検出装置。 - （４）クロック切替装置が、立ち下がり検出信号に同期
してクロックを規定通信速度と同じ周波数のクロック群
となるよう分周する分周回路と、速度コードに対応した
クロックを選択して受信データのサンプリングクロック
として出力する第２のマルチプレクサとよりなることを
特徴とする、請求項第（１）項記載の調歩同期通信速度
検出装置。 - （５）制御部が、サンプリングクロックをカウントする
第３のカウンタと、そのカウンタ値がキャラクタ長とな
ったら１キャラクタ終了信号を有効にする第２のデコー
ダと、該１キャラクタ受信信号をカウントし、受信済キ
ャラクタ数信号を出力する第４のカウンタと、キャラク
タ不適号信号を１キャラクタ受信終了直後にサンプルす
るフリップフロップと、該フリップフロップの出力信号
と速度不適合信号との論理和をとりリセット要求信号と
に出力し、各ブロックのリセット入力に供給するゲート
と、予定されていたキャラクタ列を受信し終わると、受
信完了通知信号を有効にする第３のデコーダとよりなる
ことを特徴とする、請求項第（１）項記載の調歩同期通
信速度検出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90291855A JPH04167738A (ja) | 1990-10-31 | 1990-10-31 | 調歩同期通信速度検出装置 |
| US07/784,922 US5206888A (en) | 1990-10-31 | 1991-10-30 | Start-stop synchronous communication speed detecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP90291855A JPH04167738A (ja) | 1990-10-31 | 1990-10-31 | 調歩同期通信速度検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167738A true JPH04167738A (ja) | 1992-06-15 |
Family
ID=17774296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP90291855A Pending JPH04167738A (ja) | 1990-10-31 | 1990-10-31 | 調歩同期通信速度検出装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5206888A (ja) |
| JP (1) | JPH04167738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114416626A (zh) * | 2021-11-22 | 2022-04-29 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689534A (en) * | 1992-05-12 | 1997-11-18 | Apple Computer, Inc. | Audio functional unit and system and method for configuring the same |
| JP2862471B2 (ja) * | 1992-11-23 | 1999-03-03 | モトローラ・インコーポレイテッド | 電気回路 |
| DE4308418A1 (de) * | 1993-03-17 | 1994-09-22 | Elsa Gmbh | Bitratenerkennung |
| US5802302A (en) * | 1995-06-29 | 1998-09-01 | International Business Machines Corporation | System and method for response time measurement in high speed data transmission networks |
| EP0813321A3 (de) * | 1996-06-14 | 2001-05-09 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren und Steuersystem zum Übertragen von Daten |
| GB2324688A (en) * | 1997-04-25 | 1998-10-28 | Motorola Ltd | A modem in which bit rate is determined using the width of a start bit |
| US6157689A (en) * | 1998-03-16 | 2000-12-05 | Ericsson Inc. | Automatic speed detection for asynchronous serial communications |
| US6163586A (en) * | 1998-12-01 | 2000-12-19 | Philips Electronics North America Corp. | Autobaud/autoecho method |
| US7382736B2 (en) * | 1999-01-12 | 2008-06-03 | Mcdata Corporation | Method for scoring queued frames for selective transmission through a switch |
| US6608819B1 (en) | 1999-01-12 | 2003-08-19 | Mcdata Corporation | Method for scoring queued frames for selective transmission through a switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598375A (en) * | 1983-04-22 | 1986-07-01 | Hagiwara Denki Kabushiki Kaisha | Time measuring circuit |
| JPS61105486A (ja) * | 1984-10-30 | 1986-05-23 | Canon Inc | タイマ装置 |
| US5010560A (en) * | 1989-01-17 | 1991-04-23 | Marconi Instruments, Inc. | Data logging apparatus |
| US4956781A (en) * | 1989-02-15 | 1990-09-11 | Delco Electronics Corporation | Counter driven RAM engine control |
| EP0431232A1 (en) * | 1989-12-06 | 1991-06-12 | International Business Machines Corporation | Mechanism for measuring the service times of software and hardware components in complex systems |
-
1990
- 1990-10-31 JP JP90291855A patent/JPH04167738A/ja active Pending
-
1991
- 1991-10-30 US US07/784,922 patent/US5206888A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114416626A (zh) * | 2021-11-22 | 2022-04-29 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
| CN114416626B (zh) * | 2021-11-22 | 2024-04-12 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5206888A (en) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US5289474A (en) | Communication network interface testing system | |
| US3636524A (en) | Multiplex communication system | |
| US4003032A (en) | Automatic terminal and line speed detector | |
| JPH04167738A (ja) | 調歩同期通信速度検出装置 | |
| US5706029A (en) | Apparatus and method for retrieving data from a joystick | |
| JPH0612905B2 (ja) | 通信インターフェイス | |
| EP0430050A2 (en) | Asynchronous priority select logic | |
| JPS62298248A (ja) | ビツト・パタ−ン検出回路 | |
| US3571806A (en) | Variable-speed line adapter for synchronous transmissions | |
| EP0299265A2 (en) | Receiver synchronization in encoder/decoder | |
| US5043989A (en) | Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames | |
| JP2625249B2 (ja) | フレーム検出回路 | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| US5485583A (en) | System for controlling data transfer by setting and decrementing a counter based on the number of error correction bits and transfer bit rate respectively | |
| JP3602233B2 (ja) | Ａｔコマンド解析装置 | |
| GB2324688A (en) | A modem in which bit rate is determined using the width of a start bit | |
| KR930001813B1 (ko) | 포인터 조정 지터 감소용 버스트(Burst) 처리회로 | |
| JP2973613B2 (ja) | プログラマブルカウンタ | |
| US5684849A (en) | Digital circuit for detecting coincidence of two successive words of incoming serial data and a method thereof | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| JPH08274763A (ja) | 遅延時間測定装置 | |
| KR0160502B1 (ko) | 통신 포트의 구조 검출 장치 | |
| KR940005212B1 (ko) | 텔렉스 회선제어회로 및 제어방법 | |
| KR100208931B1 (ko) | 다수개의 폴링-에지 검출회로를 가진 알엠브이디 장치 |