JPS6095674A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS6095674A JPS6095674A JP20215383A JP20215383A JPS6095674A JP S6095674 A JPS6095674 A JP S6095674A JP 20215383 A JP20215383 A JP 20215383A JP 20215383 A JP20215383 A JP 20215383A JP S6095674 A JPS6095674 A JP S6095674A
- Authority
- JP
- Japan
- Prior art keywords
- data
- receiving
- output
- transmitting
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はデータ伝送方式に関し、特に複数のデータ処理
装置にマイクロプログラムをそれぞれロードする際に用
いて好適なデータ伝送方式に関する。
装置にマイクロプログラムをそれぞれロードする際に用
いて好適なデータ伝送方式に関する。
従来技術
１つのマイクロプログラムの格納装置から被数のデータ
処理装置に当該マイクロプロクラムロード方式の例が第
１図に示されている。図において、マイクロプログラム
格納装置工と複数のデータ処理装置２〜４との間にはそ
れぞれ独立してデータ伝送用の接続バス５〜７が設けら
れている。これら各独立した接続バスをそれぞれ用いて
装置ｌから各装置２〜４へのマイクロプログラムの伝送
ロードがなされるようになっている。
処理装置に当該マイクロプロクラムロード方式の例が第
１図に示されている。図において、マイクロプログラム
格納装置工と複数のデータ処理装置２〜４との間にはそ
れぞれ独立してデータ伝送用の接続バス５〜７が設けら
れている。これら各独立した接続バスをそれぞれ用いて
装置ｌから各装置２〜４へのマイクロプログラムの伝送
ロードがなされるようになっている。
かかる従来の方式では、ロードを受けるデータ処理装置
の数の応じて接続バスが必要であり、よって装置の増大
に有効に対処できないという欠点がある。
の数の応じて接続バスが必要であり、よって装置の増大
に有効に対処できないという欠点がある。
発明の目的
そこで、本発明はかかる従来の欠点を排除すべくなされ
たものであって、装置の増大に効果的に対処用能なデー
タ伝送方式を提供することを目的としている。
たものであって、装置の増大に効果的に対処用能なデー
タ伝送方式を提供することを目的としている。
発明の構成
本発明によるデータ伝送方式は、１つのデータ送信装置
から複数のデータ受信装置へ所定データを送信伝送する
データ伝送方式であって、その特徴とするところは、複
数のデータ受１８装置のそれぞれに、外部よりデータを
受ける受信部と、この受信部の受信データを外部へ送出
する送信部とを設け、データ送信装置のデータ送信出力
を複数のデータ受信装置の１つの受信部へ印加し、当該
複数のデータ受信装置の各送信部出力を当該各送信部が
夫々属しない他のデータ受信装置の受信部にそれぞれ供
給するようにしたことにある。
から複数のデータ受信装置へ所定データを送信伝送する
データ伝送方式であって、その特徴とするところは、複
数のデータ受１８装置のそれぞれに、外部よりデータを
受ける受信部と、この受信部の受信データを外部へ送出
する送信部とを設け、データ送信装置のデータ送信出力
を複数のデータ受信装置の１つの受信部へ印加し、当該
複数のデータ受信装置の各送信部出力を当該各送信部が
夫々属しない他のデータ受信装置の受信部にそれぞれ供
給するようにしたことにある。
発明の実施例
以下に本発明を図面を用いて説明する。
第２図は本発明の詳細な説明する図であり、マイクロプ
ログラムが格納された１つのデータ送信装置１０から、
このマイクロプログラムが導出されて３つのデータ受信
装置であるデータ処理装置１１〜１３へ夫々伝送される
場合が示されている。
ログラムが格納された１つのデータ送信装置１０から、
このマイクロプログラムが導出されて３つのデータ受信
装置であるデータ処理装置１１〜１３へ夫々伝送される
場合が示されている。
送信装置１０には毎イクロプログラム等のデータを送出
する送出部１７が設けられており、また、データ処理装
置１１，１２および１３の各々には受信部１８，２０お
よび２２が、また送信部１９゜２１および２３がそれぞ
れ設けられている。そして、データ送信装置１０の送出
部７とデータ処理装置１１の受信部とが接続線１４にて
接続され、データ処理装置１１と１２の送信部１９と受
信部２０とが接続線１５にて接続され、またデータ処理
装置１２と１３の送信部２１と受信部２２とが接続線１
６にて接続されている。
する送出部１７が設けられており、また、データ処理装
置１１，１２および１３の各々には受信部１８，２０お
よび２２が、また送信部１９゜２１および２３がそれぞ
れ設けられている。そして、データ送信装置１０の送出
部７とデータ処理装置１１の受信部とが接続線１４にて
接続され、データ処理装置１１と１２の送信部１９と受
信部２０とが接続線１５にて接続され、またデータ処理
装置１２と１３の送信部２１と受信部２２とが接続線１
６にて接続されている。
第３図は第２図のデータ処理装置１１における送信部１
８と受信部１９との具体例を示すものであるが、他のデ
ータ処理装置１２．１３についても全く同一構成となっ
ているものとする。
８と受信部１９との具体例を示すものであるが、他のデ
ータ処理装置１２．１３についても全く同一構成となっ
ているものとする。
受信部１８では、入力アドレス３０．入力データ３１及
び入力起動信号をそれぞれレジスタ３３゜レジスタ３４
及び１１Ｆ（フリップ７０ツブ）３５にて受ける。レジ
スタ３３の出力は装置１１の制御記憶のアドレス３６及
び外部への出力アドレス４１となる。レジスタ３４の出
力は当該制御記憶の書込データ３７および外部への出力
データ４゜となる。ＦＦ３５の出力は当該制御記憶の書
込指示信号３８となり、アドレス３６のアドレスの制御
記憶に書込データ３７をＩ−込むよう指示し、また外部
への出力起動信号３９ともなっている。
び入力起動信号をそれぞれレジスタ３３゜レジスタ３４
及び１１Ｆ（フリップ７０ツブ）３５にて受ける。レジ
スタ３３の出力は装置１１の制御記憶のアドレス３６及
び外部への出力アドレス４１となる。レジスタ３４の出
力は当該制御記憶の書込データ３７および外部への出力
データ４゜となる。ＦＦ３５の出力は当該制御記憶の書
込指示信号３８となり、アドレス３６のアドレスの制御
記憶に書込データ３７をＩ−込むよう指示し、また外部
への出力起動信号３９ともなっている。
データ処理装［１１〜１３の各送受信部をこの様に構成
して第２図のように接続すれは、装置１゜から送出され
たマイクロプログラムは装置１１〜１３をこの順に伝送
されて各装置１１〜１３へ夫々ロードされることになる
。
して第２図のように接続すれは、装置１゜から送出され
たマイクロプログラムは装置１１〜１３をこの順に伝送
されて各装置１１〜１３へ夫々ロードされることになる
。
第４図に当該マイクロプログラムデータＤ０〜Ｄ３の各
データ伝搬状態の１例が示されて２す、１００゜１０１
は装置１０の、１０２，１０３は装置１１の、１０４．
１０５は装置１２の、１０６，１０７は装置１３の各出
力データと各出力起動信号を夫々示している。
データ伝搬状態の１例が示されて２す、１００゜１０１
は装置１０の、１０２，１０３は装置１１の、１０４．
１０５は装置１２の、１０６，１０７は装置１３の各出
力データと各出力起動信号を夫々示している。
発明の効果
斜上の如く、本発明によれば、各デ・−夕受信装置に外
部よりのデータの受信部と、この受信データを外部へ送
出する送信部とをそれぞれ設けるようにしているので、
これら送受（ＨＢを互いに直列接続すれば、データ送伯
部からのデータか順次各受信装置へロードされる。よっ
て、裟置金壇人する場合にも、単に直列接続を・なすの
みで艮いので極めて効率の良いものとなる。
部よりのデータの受信部と、この受信データを外部へ送
出する送信部とをそれぞれ設けるようにしているので、
これら送受（ＨＢを互いに直列接続すれば、データ送伯
部からのデータか順次各受信装置へロードされる。よっ
て、裟置金壇人する場合にも、単に直列接続を・なすの
みで艮いので極めて効率の良いものとなる。
尚、上記に駁いてはマイクロプログラムのロード方式に
つき述べたが、一般のデータ伝送方式に適用可能である
。
つき述べたが、一般のデータ伝送方式に適用可能である
。
第１図は従来のマイクロプログラムロード方式の１例を
示す図、第２図は本発明の原理を示すブロック図、第３
図は本発明の一実施例を示す図、および第４図は本発明
によるデータ送搬の一例を示すタイミング図である。 主要部分の符号の説明 １０・・・・・・データ送信装置、１１〜１３・・・・
・・デー夕受信装置、１８，２０，２２・・・・・・受
信部、１９゜２１．２３・・・・・・送信呂に。 第１図 第２図
示す図、第２図は本発明の原理を示すブロック図、第３
図は本発明の一実施例を示す図、および第４図は本発明
によるデータ送搬の一例を示すタイミング図である。 主要部分の符号の説明 １０・・・・・・データ送信装置、１１〜１３・・・・
・・デー夕受信装置、１８，２０，２２・・・・・・受
信部、１９゜２１．２３・・・・・・送信呂に。 第１図 第２図
Claims (1)
- １つのデータ送信装置から複数のデータ受信装置に所定
データを送信伝送するデータ伝送方式において、前記如
数のデータ受信装置のそれぞれに、外部よりデータを受
ける受信部と、この受信部の受信データを外部へ送出す
る送信部とを設け、前記データ送信装置のデータ送信出
力を前記複数のデータ受信装置の１つの受信部き印加し
、前記複数のデータ受信装置の各送信部出力を当該各送
信部が夫々属しない他の前記データ受信装置の受信部へ
夫々供給するようにしたことを特徴とするデータ伝送方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20215383A JPS6095674A (ja) | 1983-10-28 | 1983-10-28 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20215383A JPS6095674A (ja) | 1983-10-28 | 1983-10-28 | デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095674A true JPS6095674A (ja) | 1985-05-29 |
Family
ID=16452837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20215383A Pending JPS6095674A (ja) | 1983-10-28 | 1983-10-28 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095674A (ja) |
-
1983
- 1983-10-28 JP JP20215383A patent/JPS6095674A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6095674A (ja) | デ−タ伝送方式 | |
| KR100681371B1 (ko) | 듀얼 클럭 시스템의 포스트 라이트 버퍼, 컴퓨터 시스템 및 데이터 전송 방법 | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JPS6130300B2 (ja) | ||
| JPH09146901A (ja) | プログラム転送方式 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPH0766361B2 (ja) | データ転送方法 | |
| JPS6010379A (ja) | デ−タ処理システムのデ−タ転送方式 | |
| JPS6095675A (ja) | デ−タ伝送方式 | |
| JPH027212B2 (ja) | ||
| JPS6020205A (ja) | リモ−ト方式入出力装置 | |
| JPS63184859A (ja) | 共有メモリ転送装置 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPH0470951A (ja) | Ｃｐｕ間通信方法及びｃｐｕ間通信回路 | |
| JPS6124739B2 (ja) | ||
| JPS6074852A (ja) | 通信制御装置 | |
| JPH0736739A (ja) | データ処理装置 | |
| JPH04257957A (ja) | バス切替制御におけるエラー処理方式 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH05143531A (ja) | データ処理装置 | |
| JPS62245355A (ja) | バス中継装置 | |
| JPS60178571A (ja) | デ−タ転送方式 | |
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPH05265923A (ja) | データ転送装置 |