JPS6094534A - デジタルアナログ変換装置 - Google Patents
デジタルアナログ変換装置Info
- Publication number
- JPS6094534A JPS6094534A JP20201883A JP20201883A JPS6094534A JP S6094534 A JPS6094534 A JP S6094534A JP 20201883 A JP20201883 A JP 20201883A JP 20201883 A JP20201883 A JP 20201883A JP S6094534 A JPS6094534 A JP S6094534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog voltage
- voltage
- digital signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル信号をアナログ信号に変換するデジ
タルアナログ変換装置(1)/A変換装置)に関する。
タルアナログ変換装置(1)/A変換装置)に関する。
従来のD/A変換装置は、装置を構成する回路素子の特
性の不均一に起因してnビ・ソト精度のD/A変換装置
でもn −2ビ・ソト程度の精度しか期待が持てなかっ
た。そこで、nビ・ソト精度のD/A変換装置を得るに
はn+2ビットのD/A変換装置を用いていた。従来の
D/A変換装置では、入力のディジタル信号が“0゛を
現すとき出力のアナログ電圧をOvにする調整(0点調
整)は自動的に行なえるが、入出力特性の非直線性に基
づく誤差やフルスケールの誤差は自動的には補正できな
かったから、精度が低かった。従来の1)/A変換装置
では誤差を補償する補正値を予め内蔵のメモリーに記憶
しておきその補正値をもとに出力電圧の補正を行なって
いた。このような従来のD/A変換装置は、温度にかか
わらず一定の補正値を用いていたから、作動温度が基準
温度からずれると誤差が著しく大きくなるという欠点が
不可避であった。
性の不均一に起因してnビ・ソト精度のD/A変換装置
でもn −2ビ・ソト程度の精度しか期待が持てなかっ
た。そこで、nビ・ソト精度のD/A変換装置を得るに
はn+2ビットのD/A変換装置を用いていた。従来の
D/A変換装置では、入力のディジタル信号が“0゛を
現すとき出力のアナログ電圧をOvにする調整(0点調
整)は自動的に行なえるが、入出力特性の非直線性に基
づく誤差やフルスケールの誤差は自動的には補正できな
かったから、精度が低かった。従来の1)/A変換装置
では誤差を補償する補正値を予め内蔵のメモリーに記憶
しておきその補正値をもとに出力電圧の補正を行なって
いた。このような従来のD/A変換装置は、温度にかか
わらず一定の補正値を用いていたから、作動温度が基準
温度からずれると誤差が著しく大きくなるという欠点が
不可避であった。
本発明の目的は 作動温度にかかわらず精度が高いD/
A変換装置の提供にある。
A変換装置の提供にある。
本発明によるl)/A変換装置は、予め定めた一定間隔
ごとの大きさ区分のうちのどの区分に入力デジタル信号
が相当するかを判別する回路と、この判別回路の出力に
応じて予め定めた大きさの基準アナログ電圧を生じる回
路と、前記判別回路の出力に応じて前記基準アナログ電
圧に相当する基準デジタル信号を生じる回路と、第1の
時間に前記基準デジタル信号を選択し第2の時間に前記
入力デジタル信号を選択する回路と、この選択回路の出
力信号をアナログ電圧に変換する回路と、前記第1の時
間における前記選択回路の出力に対応する前記アナログ
電圧と前記基準アナログ電圧との差の所定倍である補正
電圧を生じる回路と、前記第2の時間の前記選択回路の
出力に対応する前記アナログ電圧と前記補正電圧との和
又は差の電圧である出力アナログ電圧を生じる回路とが
備えである構成である。
ごとの大きさ区分のうちのどの区分に入力デジタル信号
が相当するかを判別する回路と、この判別回路の出力に
応じて予め定めた大きさの基準アナログ電圧を生じる回
路と、前記判別回路の出力に応じて前記基準アナログ電
圧に相当する基準デジタル信号を生じる回路と、第1の
時間に前記基準デジタル信号を選択し第2の時間に前記
入力デジタル信号を選択する回路と、この選択回路の出
力信号をアナログ電圧に変換する回路と、前記第1の時
間における前記選択回路の出力に対応する前記アナログ
電圧と前記基準アナログ電圧との差の所定倍である補正
電圧を生じる回路と、前記第2の時間の前記選択回路の
出力に対応する前記アナログ電圧と前記補正電圧との和
又は差の電圧である出力アナログ電圧を生じる回路とが
備えである構成である。
次に図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例のブロック図、第2図はこの
実施例の各部信号のタイミング図、第3図はこの実施例
の入出力特性図である。入力端子lから入力されたデジ
タル信号101は基準デジイタルコードゼネレータ回路
3及びスイッチ回路7の端子72にそれぞれ入力される
。D/A変換回路lOはスイッチ回路7の出力であるデ
ジタル信号105をアナログ電圧106に変換する。
実施例の各部信号のタイミング図、第3図はこの実施例
の入出力特性図である。入力端子lから入力されたデジ
タル信号101は基準デジイタルコードゼネレータ回路
3及びスイッチ回路7の端子72にそれぞれ入力される
。D/A変換回路lOはスイッチ回路7の出力であるデ
ジタル信号105をアナログ電圧106に変換する。
この1)/A変換回路lOの変換可能な最大の入力デジ
タル信号(フルスケール信号)をFlとし、第3図にお
いて理想変換曲線を21%D/A変換回路lOの実際の
変換曲線を22とする。基準デジタルコードゼネレータ
3は、デジタル信号101がQ−、−!−pm+ 、
’ FB I−’ Fs l又は” p s + 〜F
s +3 3 3 3 のいずれの区分に入るかを判別し、各区分に応じて−F
、・(F・Oは理想変換曲線21におけるp m t
に対応する出力アナログ電圧)、 丁Fmo又はF・・
に相当する基準デジタル信号103を出力する。
タル信号(フルスケール信号)をFlとし、第3図にお
いて理想変換曲線を21%D/A変換回路lOの実際の
変換曲線を22とする。基準デジタルコードゼネレータ
3は、デジタル信号101がQ−、−!−pm+ 、
’ FB I−’ Fs l又は” p s + 〜F
s +3 3 3 3 のいずれの区分に入るかを判別し、各区分に応じて−F
、・(F・Oは理想変換曲線21におけるp m t
に対応する出力アナログ電圧)、 丁Fmo又はF・・
に相当する基準デジタル信号103を出力する。
基準デジタルコードゼネレータ3は、デジタル信号10
1が前述のどの区分に属するかを現す区分信号113を
基準電圧発生回路2に与える。スイッチ回路7はサンプ
リングクロックに同期した選択制御信号104に応じて
端子73を端子71又は72に接続する。基準デジタル
入力期間Cには端子71が端子73に接続され、基準デ
ジタル信号103がD/A変換回路lOでアナログ電圧
106に変換される。デジタル信号101がO〜−Fl
であるとすると、期間Cのアナログ電圧106は−Fa
o+ε□となる。ε1.ε2およびε3はデジタル信号
101が−に’ s l + 丁F1及びFIIのとき
のD/A変換回路lOの誤差電圧である。
1が前述のどの区分に属するかを現す区分信号113を
基準電圧発生回路2に与える。スイッチ回路7はサンプ
リングクロックに同期した選択制御信号104に応じて
端子73を端子71又は72に接続する。基準デジタル
入力期間Cには端子71が端子73に接続され、基準デ
ジタル信号103がD/A変換回路lOでアナログ電圧
106に変換される。デジタル信号101がO〜−Fl
であるとすると、期間Cのアナログ電圧106は−Fa
o+ε□となる。ε1.ε2およびε3はデジタル信号
101が−に’ s l + 丁F1及びFIIのとき
のD/A変換回路lOの誤差電圧である。
一方、基準電圧発生回路2は、区分信号113に応じて
、デジタル信号101が0〜−FsI、iF1〜−Fl
及び−F1〜F@1のときに基準アナ3 0グ電圧102として、 FIJ 、 F、、及びFl
・をそれぞれ出力する。そこで、今はデジタル信号10
1がθ〜’ p s +であるから基準アナログ電圧1
02は−1p・・である。従って、演算回路12に゛
、 は−FsO+61のアナログ電EE106と、F蓼Oの
基準アナログ電圧102とが加えられる。演算回路12
は両アナログ電圧の差を現す誤差電圧ε1を生じ、この
哄差電圧ε1に7を乗じた補正電圧すを内蔵のコンデン
サに一時的に記憶しておく。
、デジタル信号101が0〜−FsI、iF1〜−Fl
及び−F1〜F@1のときに基準アナ3 0グ電圧102として、 FIJ 、 F、、及びFl
・をそれぞれ出力する。そこで、今はデジタル信号10
1がθ〜’ p s +であるから基準アナログ電圧1
02は−1p・・である。従って、演算回路12に゛
、 は−FsO+61のアナログ電EE106と、F蓼Oの
基準アナログ電圧102とが加えられる。演算回路12
は両アナログ電圧の差を現す誤差電圧ε1を生じ、この
哄差電圧ε1に7を乗じた補正電圧すを内蔵のコンデン
サに一時的に記憶しておく。
次に1期間りには端子72と73とが接続され。
デジタル信号101 tD/A変換回変換回路l光て電
圧■1 のアナログ電圧106を生じ、演算回路12で
vl−一を演算する。このVl−7が期間Aに出力アナ
ログ電圧107として端子13から出力される。デジタ
ル信号101がO−〒ltl I lのときのこの実施
例の入力101 と出力107との関係は特性曲線20
1で現わされる。同様に、デジタル信号101が÷FI
I〜÷Fst及び÷Fsi〜p a lのときの入出力
特性曲線はそれぞれ202及び203となる。
圧■1 のアナログ電圧106を生じ、演算回路12で
vl−一を演算する。このVl−7が期間Aに出力アナ
ログ電圧107として端子13から出力される。デジタ
ル信号101がO−〒ltl I lのときのこの実施
例の入力101 と出力107との関係は特性曲線20
1で現わされる。同様に、デジタル信号101が÷FI
I〜÷Fst及び÷Fsi〜p a lのときの入出力
特性曲線はそれぞれ202及び203となる。
この実施例の入出力特性曲線は、曲線201゜202及
び203を連らねた曲線となり、 D/A変換回路10
の変換曲a22よりは理想変換曲線21にずっと接近し
ていることは第3図に見るとおりである。
び203を連らねた曲線となり、 D/A変換回路10
の変換曲a22よりは理想変換曲線21にずっと接近し
ていることは第3図に見るとおりである。
前述の実施例では、デジタル信号101をTF s r
ずつに区分して基準アナログ信号102及び基準デジタ
ル信号103を発生させ、D7A変換回路lOの誤差を
補正したが、この区分は多いほど、出力アナログ信号1
07の誤差は少なくできる。また、この実施例では、誤
差電圧ε1.ε2又はε3に7倍して補正電圧としたが
、誤差電圧に対する補正電圧の倍率には−に限らず、0
<k<1であれば本発明の効果はある。
ずつに区分して基準アナログ信号102及び基準デジタ
ル信号103を発生させ、D7A変換回路lOの誤差を
補正したが、この区分は多いほど、出力アナログ信号1
07の誤差は少なくできる。また、この実施例では、誤
差電圧ε1.ε2又はε3に7倍して補正電圧としたが
、誤差電圧に対する補正電圧の倍率には−に限らず、0
<k<1であれば本発明の効果はある。
本発明では、アナログ1ItlEが既知のデジタル信号
をD/Af:換回路に入力し、実際の使用温度における
補正アナログ′eLEEを得ている。そこで、本発明に
よれば5作動温度にかかわらず精度が高いD/A変換装
置が提供できる。
をD/Af:換回路に入力し、実際の使用温度における
補正アナログ′eLEEを得ている。そこで、本発明に
よれば5作動温度にかかわらず精度が高いD/A変換装
置が提供できる。
第1図は本発明の一実施例のプロ、ツク図、第2図はこ
の実施例の各部信号のタイミング図、第3図はこの実施
例の入出力特性を示す図である。 l・・・・・・デジタル信号入力端子、2・・・・・・
基準電圧発生回路、3・・・・・・基準デジタルコード
ゼネレータ、7・・・・・・スイッチ回路、lO・・・
・・・D/A変換回路、12・・・・・・演算回路、1
3・・・・・・アナログ信号出力端子。
の実施例の各部信号のタイミング図、第3図はこの実施
例の入出力特性を示す図である。 l・・・・・・デジタル信号入力端子、2・・・・・・
基準電圧発生回路、3・・・・・・基準デジタルコード
ゼネレータ、7・・・・・・スイッチ回路、lO・・・
・・・D/A変換回路、12・・・・・・演算回路、1
3・・・・・・アナログ信号出力端子。
Claims (1)
- 予め定めた一定間隔ごとの大きさ区分のうちのどの区分
に入力デジタル信号が相当するかを判別する回路と、こ
の判別回路の出力に応じて予め定めた大きさの基準アナ
ログ電圧を生じる回路と、前記判別回路の出力に応じて
前記基準アナログ電圧に相当する基準デジタル信号を生
じる回路と、第1の時間に前記基準デジタル信号を選択
し第2の時間に前記入力デジタル信号を選択する回路と
、この選択回路の出力信号をアナログ電圧に変換する回
路と、前記第1の時間における前記選択回路の出力に対
1bする前記アナログ電圧と前記基準アナログ電圧との
差の所定倍である補正電圧を生じる回路と、前記第2の
時間の前記選択回路の出力に対区する前記アナログ電圧
と前記補正電圧との和又は差の電圧である出力アナログ
電圧を生じる回路とが備えであるデジタルアナログ変換
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20201883A JPS6094534A (ja) | 1983-10-28 | 1983-10-28 | デジタルアナログ変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20201883A JPS6094534A (ja) | 1983-10-28 | 1983-10-28 | デジタルアナログ変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6094534A true JPS6094534A (ja) | 1985-05-27 |
Family
ID=16450556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20201883A Pending JPS6094534A (ja) | 1983-10-28 | 1983-10-28 | デジタルアナログ変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6094534A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025376A (zh) * | 2009-09-16 | 2011-04-20 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
-
1983
- 1983-10-28 JP JP20201883A patent/JPS6094534A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025376A (zh) * | 2009-09-16 | 2011-04-20 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
CN102025376B (zh) * | 2009-09-16 | 2015-06-03 | 罗伯特.博世有限公司 | 数模转换器电路和用于错误识别的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2070364A (en) | Converter | |
JPS58181323A (ja) | 較正機能付きデジタルアナログ変換器 | |
JPS6094534A (ja) | デジタルアナログ変換装置 | |
JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
US5610810A (en) | Apparatus for correcting errors in a digital-to-analog converter | |
JP2002261610A (ja) | A/d変換器 | |
JPS63125021A (ja) | A/d変換器 | |
JPH0526372B2 (ja) | ||
JPS61295722A (ja) | D/a変換器のゲイン調整方式 | |
JPH06204870A (ja) | 自動補正機能付d/a変換器 | |
JPH11271364A (ja) | ゼロ調整回路 | |
JPS61102821A (ja) | デイジタルボルトメ−タ | |
JPS63121320A (ja) | 誤差補正回路付da変換器 | |
JPS60210029A (ja) | 温度補正型d/a変換器 | |
JPS63123228A (ja) | デジタルアナログ変換器 | |
JPS63303516A (ja) | Da変換装置 | |
JPH0497618A (ja) | 発振器 | |
SU599349A1 (ru) | Преобразователь напр жени в код | |
JPS5863227A (ja) | デイジタル・アナログ変換回路 | |
JPH0715331A (ja) | アナログ/デジタル変換回路 | |
SU1363482A1 (ru) | Преобразователь активной энергии трехфазной сети в цифровой код | |
JPH09148931A (ja) | D/aコンバータの補正回路 | |
SU1667246A1 (ru) | Аналого-цифровой преобразователь с автоматической коррекцией функции преобразовани | |
JPS60185429A (ja) | Da変換器における直線性誤差補正回路 | |
SU805490A1 (ru) | Аналого-цифровой преобразователь сАВТОМАТичЕСКОй КОРРЕКциЕй Нул |