CN102025376B - 数模转换器电路和用于错误识别的方法 - Google Patents
数模转换器电路和用于错误识别的方法 Download PDFInfo
- Publication number
- CN102025376B CN102025376B CN201010282881.2A CN201010282881A CN102025376B CN 102025376 B CN102025376 B CN 102025376B CN 201010282881 A CN201010282881 A CN 201010282881A CN 102025376 B CN102025376 B CN 102025376B
- Authority
- CN
- China
- Prior art keywords
- circuit
- msub
- digital
- area
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000001514 detection method Methods 0.000 title abstract description 10
- 239000004984 smart glass Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及数模转换器电路和用于错误识别的方法。该数模转换器电路(100)具有用于把数字信号(d)转换为模拟电压(Uout)的第一部分电路(110),用于确定该数字信号(d)所处的第一区域的第二部分电路(120),用于确定该模拟电压(Uout)所处的第二区域的第三部分电路(130),以及用于把该第一区域与该第二区域相比较的第四部分电路(140)。本发明还涉及用于在一种数模转换器电路(100)中进行错误识别的一种方法。
Description
技术领域
本发明涉及一种数模转换器电路(D/A转换器)以及用于在数模转换器中识别错误的方法。
背景技术
数模转换器或数模变换器(DAU或DAC)在不同的实施形式中是已知的,并且如果必须把比如存储在存储器组件中的数字数值转换为(准)模拟电压,那么其总是被采用。
在DAU中的错误经常导致整个电路的功能干扰。如果芯片制造商保证一定的最大错误率,那么这在必要时可以仅通过采用错误识别电路或测试电路来遵循。
在US5 583 502A中示出了这样一种D/A测试电路,在该D/A测试电路中针对测试需要多个D/A转换器,这导致相对高的硬件耗费。在其中所公开的电路中也可以在正常运行期间不实施测试。而是把测试信号施加到特定的测试端子上,以检验D/A转换器的功能。
从而期望简化在D/A转换器电路中的错误识别,并尤其是在线地、也即在运行期间是可用的。
发明内容
根据本发明推荐了具有独立权利要求所述特征的数模转换器电路以及用于错误识别的方法。有利的扩展方案参见从属权利要求的主题以及下面的说明。
本发明所基于的想法是,如果预先给定跨越输出信号整个幅度的多个区域,并检验模拟输出信号是否移动到基于数字输入信号所应期待的区域中,那么能够提供简单并尤其在线实施的错误识别。这种电路可以以硬件尤其简单地来实施,因为除了反正已有的D/A转换器电路之外,基本仅需要一些逻辑门、开关以及必要时的运放。为了检验D/A转换器尤其不需要额外的D/A转换器。通过划分区域来基本上识别相应高值比特的错误,因为其基本上预先给定与一个区域的关联性。从而能够提供尤其廉价的错误识别。能够在线地、也即基本在D/A转换期间来识别在高值比特中所出现并从而使输出信号特别强地失真的错误。
根据本发明的数模转换器电路包含有多个部分电路,这些部分电路也可以包含有共同的元件。尤其能够完全或部分地通过一个电路来实现多个部分电路。
用于把数字信号转换为模拟电压的部分电路比如可以包含有R2R网络。但应理解为,所有类型的D/A变换器都适合作为本发明的D/A转换器电路的部分电路。
优选地该部分电路包含有至少一个窗口比较器,以确定模拟电压所处的区域。在此,可以采用可切换的窗口比较器或具有固定界限电压的多个窗口比较器。窗口比较器提供了要简单地提供的如下可能性:把模拟信号或模拟电压的最大幅度划分为多个区域。这些窗口比较器优选地被构造为使得:如果模拟电压位于该窗口比较器的有关电压区域中,那么它在其输出上就提供一个逻辑一。可切换的窗口比较器所具有的优点是,在该组件上与相应个数的不可切换的比较器相比需要更少的面积。
本发明的其他优点和扩展方案参见说明以及附图。
应理解的是,前述的以及下面还要解释的特征不仅能够以相应说明的组合、而且还以其他的组合或者单独地采用,而不脱离本发明的范畴。
本发明借助附图中的实施例来示意性示出,并在下文中参照附图来详细解释。
附图说明
图1示出了根据本发明的D/A转换器电路的一个第一优选实施形式的电路图。
图2示出了根据本发明的D/A转换器电路的一个第二优选实施形式的电路图。
图3示出了窗口比较器的一个可能的实施形式的电路图。
图4示出了模拟输出电压在多个区域中的一种可能的划分。
具体实施方式
在图1中示出了根据本发明的D/A转换器电路的一个第一优选实施形式100的电路图。该D/A转换器电路把数字信号d转换为模拟电压Uout。为此它具有一个第一部分电路110,用于把该数字信号d转换为模拟电压Uout。该第一部分电路110比如可以作为R2R网络来实施,或者包含有其他任意类型的DAU。
为了进行检验或错误识别,该D/A转换器电路100此外还具有第二部分电路120用于确定该数字信号d所处的第一区域,具有第三部分电路130用于确定该模拟电压Uout所处的第二区域,以及具有第四部分电路140用于把该第一区域与第二区域相比较。该D/A转换器电路100还具有第五部分电路150,用于借助该第四部分电路140的输出的评估来提供一个错误信号f。
该第二部分电路120在此作为选择器来构造,其具有输入以及在所示的例子中的三个输出s1、s2和s3。该选择器被设置用于确定该数字信号d所处的第一区域。为此,其在内部比如由多个逻辑门来构造,以便——针对3比特数字信号d(d0、d1、d2)的本例子——提供以下的真值表:
数字值与区域的分配由专业人员来决定。
该第三部分电路130构造用于确定该模拟电压Uout所处的第二区域。在所示的例子中该第三部分电路130包含有三个窗口比较器131、132和133,为其设置了不同的电压窗口。该窗口比较器131、132和133的电压窗口或电压区域符合目的地来设置,使得其跨越该DAU 110的可能的电压输出区域(0-Umax)。对此示例的一个可能的实施形式稍后借助图3来解释。该窗口比较器131至133在其各自的输出c1、c2及c3上指示该输入电压Uout是否位于分别所对应的电压窗口中。如果该电压Uout位于相应的电压窗口中,那么就在所属的输出c1、c2及c3上输出信号“1”,否则输出信号“0”。
该第四部分电路140构造用于把第一区域与第二区域相比较。为此在所示的例子中它具有三个与门141、142、143,这些与门相应地与第二部分电路120的输出s1、s2、s3之一以及与第三部分电路130的输出c1、c2、c3之一相连接。该第四部分电路140在所示的例子中再次具有三个输出b1、b2、b3,以指示比较结果。
该第五部分电路150在此作为检测器来构造,以根据第四部分电路140的输出b1、b2、b3来生成错误信号f。该检测器150在此比如借助另一真值表来生成错误信号。在所示的例子中,如果仅一个输入信号b0、b1、b2有效或是“1”,那么该电路就正好无错误地工作。这通过该检测器的以下真值表来示出。
该电路100识别在D/A转换器中高值比特失真的那些错误。如果由于在相应的电流路径中比如出现了固定型错误(Haftfehler)而应当比如转换值d=7d=111b并且MSB(most significant bit,最高有效位)失真,那么错误的值011b=3d被转换。这导致s1=1以及c3=1。其他所有信号ci和si为零。这导致所有的信号bi(i=1..3)为零,使得在该情况下该检测器输出了一个错误。
三个比较器131、132和131的可能的界限电压下面继续借助图4来解释。如下面借助图3所解释的,这些界限电压可以通过各个窗口比较器的内部电阻来设定。
在图3中示出了可用于本发明的窗口比较器300的电路图。该窗口比较器由对地GND的一个供电电压Uref来供电。该窗口比较器300具有用于输入电压信号Uin的一个输入,该输入电压信号相对于由三个电阻R1、R2、R3所定义的电压窗口而被检验。该电压信号Uin为此被引导到第一运放301的反相输入上以及第二运放302的非反相输入上。运放301和302的输出与一个与门303相连接,该与门借助运放301和302的输出信号的比较而提供该窗口比较器300的输出信号y。
该窗口比较器的带通区域通过比较器内部电阻R1、R2和R3来确定。对于该比较器的界限电压则适用:
对于该窗口比较器的数字输出信号y则适用:
在电压U1和U2之间的区域就是所谓的窗口。如果该输入信号Uin位于该窗口区域中,那么该窗口比较器就在输出上提供“1”,否则提供“0”。该信号y对应于图1的信号c1、c2及c3以及图2的信号f。
在图2中示出了根据本发明的D/A转换器电路的一个可选实施形式200。下面仅解释与图1的电路100的区别。该电路200与图1的电路100的不同之处尤其在于,采用了可切换的窗口比较器。
该比较器的窗口区域是可变的,并能够通过接入或断开不同的电阻R1、R2、R2′、R2″、R3、R3′、R3″来变化。由电阻所组合的分压器通过在此作为窗口选择器220而构造的第二部分电路而被接入或断开。
该窗口选择器220与图1的选择器120相类似地根据数字输入信号d来确定正好有效的窗口,并把相应的信号在它的输出ws1和ws2上输出。为此它在内部比如由多个逻辑门来构造,以便——针对3比特数字信号d(d0,d1,d2)的本例子——提供以下的真值表:
该D/A转换器在部分区域中的值区域的划分在此相应于图1的划分。
用于确定该模拟电压Uout所处的第二区域的该第三部分电路、用于把第一与第二区域相比较的该第四部分电路以及用于提供错误信号f的第五部分电路在此在一个共同的电路230中来实现。
该电路230包含有可切换的窗口比较器,该窗口比较器具有电阻R1、R2、R2′、R2″、R3、R3′、R3″、两个运放231和232以及一个与门233。窗口比较器的功能下面借助图3来解释。
该窗口比较器是可切换的,其中相应的界限电压通过电阻按照以下的方程组来设定:
其中,
下面借助图4来解释对电压Uij的一种可能的设定。
在图4中示出了在图400中的3比特数字值的一种可能的电压划分。其中关于在x轴401上的3比特数字的数字输入值d而在y轴402上示出了所期望的模拟输出电压Uout。3比特数字值可以表示八个(0-7)个可能的电压。为了简化,在该例子中规定了相同的1V的电压划分,从而以伏特为单位的模拟电压应该对应于该数字输入信号的数字值。在这里所示的实施形式中,划分为三个第一(数字)区域411、412和413以及相应的三个第二(模拟)区域421、422、433。应认为,也可以设置更小的或更大数量的可能区域。
在所示的例子中该第一区域411至413被构造为使得其分别包含有两个或三个数字值。那么该区域411包含有值7和6,该区域412包含有值5、4和3,以及该区域413包含有值2、1和0。该第二(模拟)区域421、422和423通过其各自的界限电压U11-U12、U21-U22和U31-U32来定义。在本例子中选择了以下的界限电压:
在图1中区域421被分配给窗口比较器131,区域422被分配给窗口比较器132,区域423被分配给窗口比较器133。
Claims (10)
1.一种数模转换器电路(100;200),其具有
第一部分电路(110;210),该第一部分电路(110;210)用于把数字信号(d)转换为模拟电压(Uout),
其特征在于,所述数模转换器电路(100;200)还具有
第二部分电路(120;220),该第二部分电路(120;220)用于确定该数字信号(d)所处的第一区域(411,412,413),
第三部分电路(130;230),该第三部分电路(130;230)用于确定该模拟电压(Uout)所处的第二区域(421,422,413),以及
第四部分电路(140;230),该第四部分电路(140;230)用于把该第一区域(411,412,413)与该第二区域(421,422,413)相比较,以确定第一区域是否与第二区域相一致。
2.根据权利要求1所述的数模转换器电路(100;200),其具有第五部分电路(150;230),该第五部分电路(150;230)用于借助该第四部分电路(140;230)的输出(b1,b2,b3;b1,b2)来提供错误信号(f)。
3.根据权利要求2所述的数模转换器电路(100;200),其中该第四部分电路(140;230)和第五部分电路(150;230)在一个部分电路中实现。
4.根据前述权利要求之一所述的数模转换器电路(100;200),其中该第三部分电路(130;230)包含有至少一个窗口比较器(131,132,133;230)。
5.根据权利要求4所述的数模转换器电路(100),其中该第三部分电路(130)包含有针对每个可能的第二区域(421,422,423)的窗口比较器(131,132,133)。
6.根据权利要求4所述的数模转换器电路(200),其中该第三部分电路包含有能切换的窗口比较器(230)。
7.根据权利要求1或2所述的数模转换器电路(100;200),其中该第四部分电路(140;230)包含有至少一个与门(141,142,143;233)或与非门。
8.根据权利要求1或2所述的数模转换器电路(100;200),其中至少一个部分电路包含有多个逻辑门。
9.9.一种用于在数模转换器电路(100;200)中识别错误的方法,
其中将数字信号(d)转换为模拟电压(Uout),
其特征在于,在该方法中还
确定该数字信号(d)所处的第一区域(411,412,413),
确定该模拟电压(Uout)所处的第二区域(421,422,423),
确定该第一区域(411,412,413)是否与该第二区域(421,422,423)相一致,以及
如果该第一区域(411,412,413)与该第二区域(421,422,423)不一致,那么就识别出错误。
10.根据权利要求9所述的方法,其中基本与信号转换同时地执行错误识别。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009029519A DE102009029519A1 (de) | 2009-09-16 | 2009-09-16 | Digital-Analog-Wandlerschaltung und Verfahren zur Fehlererkennung |
DE102009029519.4 | 2009-09-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102025376A CN102025376A (zh) | 2011-04-20 |
CN102025376B true CN102025376B (zh) | 2015-06-03 |
Family
ID=43603135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010282881.2A Expired - Fee Related CN102025376B (zh) | 2009-09-16 | 2010-09-15 | 数模转换器电路和用于错误识别的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8284083B2 (zh) |
CN (1) | CN102025376B (zh) |
DE (1) | DE102009029519A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634624B2 (en) | 2014-12-24 | 2017-04-25 | Stmicroelectronics S.R.L. | Method of operating digital-to-analog processing chains, corresponding device, apparatus and computer program product |
US11507806B2 (en) * | 2017-09-08 | 2022-11-22 | Rohit Seth | Parallel neural processor for Artificial Intelligence |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6094534A (ja) * | 1983-10-28 | 1985-05-27 | Nec Ic Microcomput Syst Ltd | デジタルアナログ変換装置 |
US5583502A (en) * | 1993-11-04 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | A-D converter testing circuit and D-A converter testing circuit |
CN1628417A (zh) * | 2002-04-08 | 2005-06-15 | 罗伯特-博希股份公司 | 用于对模数转换器进行功能检验的方法和装置以及模数转换器 |
CN1797957A (zh) * | 2004-12-30 | 2006-07-05 | 三星电子株式会社 | 具有增强的高频性能特性的流水线式模数转换器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081839A (ja) * | 2007-09-04 | 2009-04-16 | Sanyo Electric Co Ltd | Fmチューナ |
-
2009
- 2009-09-16 DE DE102009029519A patent/DE102009029519A1/de not_active Withdrawn
-
2010
- 2010-09-13 US US12/880,802 patent/US8284083B2/en not_active Expired - Fee Related
- 2010-09-15 CN CN201010282881.2A patent/CN102025376B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6094534A (ja) * | 1983-10-28 | 1985-05-27 | Nec Ic Microcomput Syst Ltd | デジタルアナログ変換装置 |
US5583502A (en) * | 1993-11-04 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | A-D converter testing circuit and D-A converter testing circuit |
CN1628417A (zh) * | 2002-04-08 | 2005-06-15 | 罗伯特-博希股份公司 | 用于对模数转换器进行功能检验的方法和装置以及模数转换器 |
CN1797957A (zh) * | 2004-12-30 | 2006-07-05 | 三星电子株式会社 | 具有增强的高频性能特性的流水线式模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
US8284083B2 (en) | 2012-10-09 |
US20110068963A1 (en) | 2011-03-24 |
DE102009029519A1 (de) | 2011-03-24 |
CN102025376A (zh) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030346B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
CN102171931B (zh) | 数据转换电路及其方法 | |
US7675452B2 (en) | Successive approximation register analog to digital converter with improved immunity to time varying noise | |
US8378865B2 (en) | Method of testing digital-to-analog and analog-to-digital converters | |
US7768436B2 (en) | Method and structure for implementing a resistor ladder | |
SE516157C2 (sv) | Rättning av statiska fel i en AD-omvandlare | |
EP2858248A1 (en) | Accuracy enhancement techniques for ADCs | |
JP6407528B2 (ja) | 半導体装置 | |
JP3597303B2 (ja) | A/dコンバータのテスト方法及びテスト装置 | |
US8471738B2 (en) | Method for detecting errors of an A/D converter | |
CN102025376B (zh) | 数模转换器电路和用于错误识别的方法 | |
US6229465B1 (en) | Built in self test method and structure for analog to digital converter | |
CA1191259A (en) | Diagnostic apparatus for digital-to-analog converters | |
US5661481A (en) | A/D converter using resistor ladder network and method of testing the same | |
US6836237B2 (en) | Analog-to-digital converter | |
Lee et al. | An Automotive ASIL-D Safety Mechanism in ADC and DAC for Communication Application | |
JP3845603B2 (ja) | 半導体集積回路のテスト回路 | |
US7324027B2 (en) | Circuit and method for testing analog-digital converter | |
JPH03206728A (ja) | 自己校正方式adコンバータおよびそのテスト方法 | |
Guanglin et al. | Implementation of a BIST scheme for ADC test | |
JPS63299411A (ja) | Daコンバ−タテスト法 | |
CN108306643B (zh) | 数模转换中故障表征 | |
JP3591730B2 (ja) | A/dコンバータ | |
US9774340B2 (en) | Semiconductor device and error correcting method | |
KR20120074873A (ko) | 디지털?아날로그 변환기 테스트 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150603 Termination date: 20170915 |