JPS6092629A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6092629A JPS6092629A JP58200385A JP20038583A JPS6092629A JP S6092629 A JPS6092629 A JP S6092629A JP 58200385 A JP58200385 A JP 58200385A JP 20038583 A JP20038583 A JP 20038583A JP S6092629 A JPS6092629 A JP S6092629A
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor substrate
- island
- semiconductor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体基板のサブ電位とケースのリード端子と
の接続に関する。
の接続に関する。
従来半導体基板のサブ電位ｔケースから取シ出すには半
導体基板底面とケースのアイ２ンドを合金接着し、アイ
ランドをケースのリードと接続して取シ出しているのが
普通である。
導体基板底面とケースのアイ２ンドを合金接着し、アイ
ランドをケースのリードと接続して取シ出しているのが
普通である。
しかし最近の半導体装置ではその機能特性とか組立工程
の合理化等から半導体基板をケースのアイランドに接着
固定するのではなく、半導体基板をインナーリードを介
してケースに固定する事も行われている。この場合半導
体基板のサブ電位を取るには基板表面からコンタクトを
介して電位を取っている。
の合理化等から半導体基板をケースのアイランドに接着
固定するのではなく、半導体基板をインナーリードを介
してケースに固定する事も行われている。この場合半導
体基板のサブ電位を取るには基板表面からコンタクトを
介して電位を取っている。
第１図はインナーリードを介してケースに固定されたカ
ラー剛固体操像装置である。第１図において、ｌは表面
に固体撮像素子を製作した半導体基板、２は絶縁酸化膜
、３は拡散層、４は拡散層に接続されている電極、５は
半導体基板１に接続された電極で本電極から半導体基板
にサブ電位が供給される。６は透明ガラス基板、７はカ
ラーフィルター、８はインナーリードでいずれも透明ガ
ラス基板６上に作成されている。９はバンプで、半導体
基板１を透明ガラス基板６上に作られたインナーリード
８を介してケース１ｏに接続固定している。１１は透明
キャップである。本例では半導体基板１のサブ電位を基
板表面のコンタクトを介して接続している。このような
構造ではコンタクト周辺とコンタクトから離れた部分で
は基板電位に差が生じる欠点がある。それはコンタクト
から遠い部分は基板の抵抗を介して電位が供給される為
である。又サブ電流を流して使用する場合には特にこの
欠点が大きくなシ固体撮像装置の特性にシェーディング
とかプルーミング抑制特性の劣化とか、スワールが発生
しやすい等の画質の低下をきたす。
ラー剛固体操像装置である。第１図において、ｌは表面
に固体撮像素子を製作した半導体基板、２は絶縁酸化膜
、３は拡散層、４は拡散層に接続されている電極、５は
半導体基板１に接続された電極で本電極から半導体基板
にサブ電位が供給される。６は透明ガラス基板、７はカ
ラーフィルター、８はインナーリードでいずれも透明ガ
ラス基板６上に作成されている。９はバンプで、半導体
基板１を透明ガラス基板６上に作られたインナーリード
８を介してケース１ｏに接続固定している。１１は透明
キャップである。本例では半導体基板１のサブ電位を基
板表面のコンタクトを介して接続している。このような
構造ではコンタクト周辺とコンタクトから離れた部分で
は基板電位に差が生じる欠点がある。それはコンタクト
から遠い部分は基板の抵抗を介して電位が供給される為
である。又サブ電流を流して使用する場合には特にこの
欠点が大きくなシ固体撮像装置の特性にシェーディング
とかプルーミング抑制特性の劣化とか、スワールが発生
しやすい等の画質の低下をきたす。
本発明は上記欠点、すなわち半導体基板に不均一なサブ
電位がかかって生ずる不具合を無くした半導体装置を提
供するものでるる。すなわち本発明は半導体基板底面と
ケースのアイランド間を導電性バネで接続し、サブ電位
をしっかシ取るものである。
電位がかかって生ずる不具合を無くした半導体装置を提
供するものでるる。すなわち本発明は半導体基板底面と
ケースのアイランド間を導電性バネで接続し、サブ電位
をしっかシ取るものである。
次に本発明の実施例を第２図によシ説明する。
第２図の番号は第１図と共通でるる。２１は半導体底面
につけられた金蒸着層で半導体裏面を低抵抗で同一電位
にするものである。２２は導電性アイランドでケースの
リード端子に接続されている。２３はケースのアイラン
ド２２と半導体底面を接続する導電性バネである。導電
性バネ２３を用いることによシアイランド２１と半導体
基板１は金蒸着層２１によシ低抵抗で一様電位に保たれ
る。従って従来のような表面コンタクト法によりて生じ
た半導体基板電位の場所による不均一性が生じない。よ
って次のような長所をもたらす。
につけられた金蒸着層で半導体裏面を低抵抗で同一電位
にするものである。２２は導電性アイランドでケースの
リード端子に接続されている。２３はケースのアイラン
ド２２と半導体底面を接続する導電性バネである。導電
性バネ２３を用いることによシアイランド２１と半導体
基板１は金蒸着層２１によシ低抵抗で一様電位に保たれ
る。従って従来のような表面コンタクト法によりて生じ
た半導体基板電位の場所による不均一性が生じない。よ
って次のような長所をもたらす。
１：シェーディングが無い。
２：プルーミング抑制特性が均一でめる。
３ニスワールが発生しない０
４：使用電源マージンが拡大する。
次に第３図による他の実施例を示す。第３図の番号は第
１図、第２図と共通である。２４はケースのアイランド
２２と半導体底面を接続するコイル状の導電性バネでお
る。本導電性バネ２４を用いた効果は第２図の実施例で
述べたことと同じでめるＯ 導電性バネ２３．２４はあらかじめケースアイランド２
２に固定されていてもよいし、あるいは半導体基板ｌが
接続された透明基板６をバンプを介してケースに固定す
る時に挿入してもよい。本実施例は固体撮像素子をケー
スに組込んだ例を示したがｄ常の半導体装置の作成に使
用できること言うまでもない。
１図、第２図と共通である。２４はケースのアイランド
２２と半導体底面を接続するコイル状の導電性バネでお
る。本導電性バネ２４を用いた効果は第２図の実施例で
述べたことと同じでめるＯ 導電性バネ２３．２４はあらかじめケースアイランド２
２に固定されていてもよいし、あるいは半導体基板ｌが
接続された透明基板６をバンプを介してケースに固定す
る時に挿入してもよい。本実施例は固体撮像素子をケー
スに組込んだ例を示したがｄ常の半導体装置の作成に使
用できること言うまでもない。
第１図は従来の半導体装置の一例の断面図、第２図およ
び第３図は本発明による半導体装置の実施例の断面図で
める。 第１図、第２図、第３図の番号は共通で、１・・・・・
・半導体基板、２・・・・・・絶縁酸化膜、３・・・・
・・拡散層、４．５・・・・・・電極、６・・・・・・
透明基板、７・・・・・・フィルター、８・・・・・・
インナーリード、９・・・・・・バンプ、−１０・・・
・・・ケース、１１・・・・・・透明キャップ、２１・
・・・・・金蒸着層、２２・・・・・・アイランド、２
３．２４・・・・・・導電性バネ。
び第３図は本発明による半導体装置の実施例の断面図で
める。 第１図、第２図、第３図の番号は共通で、１・・・・・
・半導体基板、２・・・・・・絶縁酸化膜、３・・・・
・・拡散層、４．５・・・・・・電極、６・・・・・・
透明基板、７・・・・・・フィルター、８・・・・・・
インナーリード、９・・・・・・バンプ、−１０・・・
・・・ケース、１１・・・・・・透明キャップ、２１・
・・・・・金蒸着層、２２・・・・・・アイランド、２
３．２４・・・・・・導電性バネ。
Claims (1)
- 半導体基板底面とケースのアイランド間を導電性バクで
接続した事を特徴とする半導体装置〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200385A JPS6092629A (ja) | 1983-10-26 | 1983-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58200385A JPS6092629A (ja) | 1983-10-26 | 1983-10-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6092629A true JPS6092629A (ja) | 1985-05-24 |
Family
ID=16423436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58200385A Pending JPS6092629A (ja) | 1983-10-26 | 1983-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6092629A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9914370B2 (en) | 2013-06-10 | 2018-03-13 | Toyota Boshoku Kabushiki Kaisha | Vehicle seat |
-
1983
- 1983-10-26 JP JP58200385A patent/JPS6092629A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9914370B2 (en) | 2013-06-10 | 2018-03-13 | Toyota Boshoku Kabushiki Kaisha | Vehicle seat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6114127Y2 (ja) | ||
| US6969839B2 (en) | Backthinned CMOS sensor with low fixed pattern noise | |
| JPS6092629A (ja) | 半導体装置 | |
| KR20020039075A (ko) | 고체 촬상 장치의 패키지 모듈 | |
| JP2914409B2 (ja) | 半導体素子 | |
| JPH10142089A (ja) | ピエゾ抵抗圧力装置 | |
| JPH0580153B2 (ja) | ||
| JP3405102B2 (ja) | 半田バンプ接続素子の製造方法 | |
| JP3218514B2 (ja) | 回路装置とその製造方法 | |
| JP2876659B2 (ja) | 固体撮像装置 | |
| JPS6111910Y2 (ja) | ||
| JP2739797B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH088362A (ja) | 半導体装置 | |
| JPS6111909Y2 (ja) | ||
| JP2550886Y2 (ja) | 高電圧用可変抵抗器 | |
| JP2522889Y2 (ja) | フィルターコネクタ | |
| JP2008282988A (ja) | 半導体装置 | |
| JPH05129346A (ja) | 固体撮像装置およびその製造方法 | |
| JPS6223160A (ja) | 固体撮像装置 | |
| JPH04250665A (ja) | 固体撮像素子の実装方法 | |
| JPS63136652A (ja) | 半導体装置用パツケ−ジ | |
| JPH0964167A (ja) | 誘電体分離半導体装置 | |
| JPH04239171A (ja) | 半導体装置 | |
| JPS61151948A (ja) | 撮像管面板の製造方法 | |
| JPS6065578A (ja) | シヨツトキ−バリヤダイオ−ド |