JPS6091453A - 生成多項式演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数トラックの並列データ処理シ・ステムに
おける生成多項式演算装置に係り、特・にＬＳＩ化に好
適な選択方式に関する。

〔発明の背景〕

従来の高密度磁気テープ制御装置は、生成多。

環式１による演算装置を用いて、２トラツクに４またが
るデータの修正を可能にし、さらに生成。

多項式２による演算装置を具備し、エラー検出を行って
いる。これらの演算装置を一般論理素。

子によって回路構成を行った場合、物量が多い、゛消費
電力が多い等の欠点があるため、ＬＳＩ化が。

考えられるが、各々異なる生成多項式による演゛算装置
１つ１つを専用ＬＳＩ化すると、種類が増加し１棟類当
りの使用量が少々く高価となる欠”点があった。

〔発明の目的〕

本発明の目的は、並列データ処理システムにおける生成
多項式演算装置として小形、省エネ”ルギー低価格なも
のを提供することにある。　。

〔発明の概要〕

各々異なる生成多項式による演算装置それぞ。

れを専用ＬＳＩ化しても、小形、省エネルギーは。

可能であるが、種類が増え、１種当りの使用量１が少な
い事から高価になる。そこで、１種類の。

ＬＳＩで各々異なる生成多項式による演算装置作、成を
可能にする。本発明は、生成多項式演算装。

置のＬＳＩにおいて、各トラック毎に生成多項式。

選°択用排他的論理回路を設けた事によ凱上記−，ｌを
可能にしたものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図によシ説明。

する。第１図は、高密度磁気テープ制御装置の゛エラー
修正回路に使用されているシンドローム゛Ｓ２の生成多
項式演算装置であり、生成多項式選。

択用人カライン５４〜６０、データバスライン５１、。

生成多項式選択用排他的論理オロ回路２６、排他的゛論
理和回路２４、ラッチ回路２５、より構成されている。

　ｌ・・ シンドロームＳ２は、次の符号化式で与えられ。

る。

８２　＝Ｘ’　Ｄ、　十Ｘ’　ｊ　Ｉ）２＋−−＋Ｘ’
　・Ｄ、＋Ｘ’　ＥＣＣ（Ｍｏｄ　Ｇｌ　）　・Ｇｉ　
＝Ｘ８＋Ｘ５＋Ｘ’十Ｘ’＋Ｘ０　・・・・・　（１）
（１）式で、Ｄ１〜】）７は各データ１バイトを示し、
ＥＣＣ１−２は、検査用冗長バイトを示す。

生成多項式Ｇ１によるＭｏｄ　Ｇ１の演算は、排他。

曲論層相の機能１■０＝１，１■ｉ＝ｏ、ｏ■０−０゜
（■は排他的論理和演算を表す。）を利用し、。

生成多項式選択用排他的論理和２３、の機能不用−，１
部分、この場合は１，２，４．６　）ラックの排他゛的
論層相入カライン５４　、５５　、５９　、６０　、を
゛０ルぺ。

ルにする事により、排他的論理和３０，３１，３５．’
３６、は、機能的に、存在がなくなり、ジントロ゛−ム
Ｓ２パスライン２０．の、１．２，６，７．）フックの
データを、そのまま排他的論理和回路２４；に出力する
。他の３．４．５　）ラックのデータは、゛８トラック
のデータが、′１１の時反転し、０＃の時。

はそのまま排他的論理和回路２４、に出力される。。

この様にして、Ｍｏｄ　Ｇ１の演算を容易に行う事が１
０できる。

次に８２の演算について説明する。Ｓ２の演算・とじて
、入カデークＤ、をデータバスライン５１、・よ如取如
込み、排他的論理和回路２４、で生成多・環式選択用排
他的論理和回路２６、の出力と排他１゜曲論層相を行う
が、ラッチ回路２５、の出力に初。

期状態で０＃のため、生成多項式選択用排他曲論。

層相回路２３、の出力は、全て０″であり、データ。

パスライン５１、のデータが、排他的論理和回路。

２４よｐ出力され、タイミング２１、の信号によ２＋１
って、ラッチ回路２５、に取り込まれＸｏ・Ｄｌの演。

算を終了する。次にデータバスライン５１、よシ。

データＤ２を取り込み、ラッチ回路２５、の出力で゛あ
るシンドロームＳ２パスライン２０、のデータ。

を生成多項式選択用排他的論理和回路２６で、Ｍｏｄ”
Ｇ１、処理したデータと排他的論理和を取り、夕。

イミング２１、の次の信号でラッチ回路２５、に。

取シ込む。この時データバスライン５１、の１、゛トラ
ックのみ、シンドロームＳ２パスラインの８、。

トラックデータと排他的論理和を取る。これで１０Ｘ０
・ｌ）２＋Ｘ’・Ｄｌの演算を終了する。以下同様にし
。

て（１）式の演算を行う事ができる。

一実施例として、生成多項式Ｇ１による生成多・項式演
算装置について説明したが、生成多項式・演算装置ｆ、
Ｌｓｉ化した場合、生成多項式選択用１う排他的論理和
入力ライｙ５４〜６０をＬＳＩ入力信。

号とし１．ＳＩの外部で、生成多項式の値にあわせ、。

生成多項式選択用排他的論理和２６、の機能不用。

部分の生成多項式入力２イン゛０ルベルにする（生。

成多項式（ｊ−１の場合は、生成多項式選択用入力表（
。

イン５４　、５５　、５９　、６０　を″０ルベルにす
る。）事。

によシ、１種類のＬＳＩで異なる生成多項式によ。

る演算装置を容易に実現できる。

本実施例に示す通シ、一種類のＬＳＩにより、。

外付は論理素子を具備することなく、多種類のパ生成多
項式演算装置が実現でき、ＬＳＩの品種側゛減に効果が
ある。

〔発明の効果〕

本発明によれば、並列データ処理システムに。

おける生成多項式演算装置の小形、低価格、省１１１エ
ネルギーを考えた場合ＬＳＩ化において各トラ・ツタご
とに生成多項式選択用排他的論理和回路・を具備するだ
けで、一種類のＬＳＩで外付は論理・素子を具備するこ
となく各々異なる生成多項式・による生成多項式演算装
置が実現できるので、１゜ＬＳＩの種類を削減できる効
果がある０

【図面の簡単な説明】

第１図は、高密度磁気テープ制御装置のエラ。 −修正回路に利用されているシンドロームＳ２の。 生成多項式演算装置の系統図である。　、！、。 ５１　データバスライン、 ５４〜６０　・生成多項式選択用人カライン、　２０・
・・シンドローム８２パスライン、。 ２３・・生成多項式選択用排他的論理和回路、２４・・
・排他的論理和回路、 ２５・・・ラッチ回路。 １１＋ 】う ・　７　・ 第１図

Claims (1)

1. 【特許請求の範囲】 １　複数トラックの並列データ処理システムで、。 生成多項式演算を行うための複数の排他的論理和回路と
   、その値を保持する複数のラッチ回路。 よ構成る生成多項式演算装置において、各々異゛なる生
   成多項式による演算を可能にするための゛生成多項式選
   択用排他的論理和回路を設けたことを特徴とする生成多
   項式演算装置。