JPS6089177A - 撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はプルーミングが起きに＜＜、高解像度の映像信
号を得られる撮像素子に関する。

（従来技術） ＣＯＤ等の電荷転送型の固体撮像素子において、一部分
に強い光が照射されると、発生した電荷が周囲の素子に
まであふれ出し、画面上の広い領域にわたシ画像を破壊
してしまうプルーミングと呼ばれる現象がある。従来、
このようなプルーミング抑制のために行われている方法
として、フレーム転送形ＣＯＤにおいては、あふれ出し
た電荷を吸収するためにアンチプルーミングゲート及び
アンチプルーミングドレインを設ける方法が用いられて
いた。

第１図（ａＬ　（ｂ）は、このようなフレーム転送型Ｃ
ＯＤにおいて水平方向の各画素の境界にアンチプルーミ
ングドレインを設けた従来例におけるＣＯＤの構造及び
ポテンシャルウェルの構造をあられした図である。

図中、画素２１１ａ〜２１１ｄの間には、アンチプルー
ミングゲー）２１２ａ〜２１２Ｃ及びアンチプルーミン
グドレイン２１３ａ〜２１３Ｃが設けられている。第１
図（ｂ）において、斜線の領域は蓄積電荷をあられして
いる。強い光がこの固体撮像素子に入射し、電荷が大量
に発生した場合には、電荷はアンチプルーミングゲート
部２１２ａ〜２１２Ｃを越えてアンチプルーミングドレ
イン部２１３ａ〜２１３Ｃに流入し、この結果プルーミ
ングによる画像の乱れは最小になる。

しかし、第１図示の従来例では、画面の太きさを同一と
して水平画素数を増しだ場合に、アンチプルーミング部
の占める面積がこれに伴って増加することから画素数が
制限されてしまうという欠点を有している。まだ、アン
チプルーミングゲート部及びアンチプルーミングドレイ
ン部に入射した光は有効な出力とならないだめ、光の利
用効率が低下し、感度が低下してしまうという欠点も有
していた。

以上のような欠点を改善した従来例を第２図に示す。第
２図は、例えば特開昭５４−２４５３０号公報に示され
ている方法であるが、画素の境界に単なるチャンネルス
トップ部１１４と、アンチプルーミング部とが交互に設
けられている。

然し本公知例では、第１図の従来例で存在していた欠点
は若干軽減されている反面、新たな欠点も生じるもので
ある。その１つは、画像の検出位置が不等間隔サンプリ
ングとなるため、得られる輝度信号にモアレ（画像の高
域成分の低域への折返し）が生じることである。第２の
欠点は、フレーム転送型ＣＣＤと組合せて良好なカラー
画働検出が行えるとされているＲ（赤）−Ｇ（緑）−Ｂ
（青）あるいはＲ（赤）−Ｇ（綱−Ｃｙ（シアン）のス
トライプ型フィルターを用いたときに、水平方向の周期
構造が６画素毎になり、非常に低い周波数成分が生じて
しまうことである。このため、あまシ細かい構造を持た
ない被写体に対してもモアレを生じ、その結果、得られ
る画像の質が低下してしまう。

（目的） 本発明の目的は上述のような従来技術の欠点を解決し得
る撮像素子を提供する事にある。

本発明の更なる目的はプルーミングが発生しに＜＜、又
解像度の高い撮像素子を提供する事にある。

（実施例） 以下実施例に基づき本発明の詳細な説明する。

第３図（ａ）は本発明の撮像素子６の構成例を示す図、
第３図（ｂ）はその電極配置図で図中１は撮像部、２は
バッファ一手段としてのバッファ一部、３は蓄積部、４
は読み出し手段としてのＣＯＤ構造のレフトレジスター
、５は出力アンプである。撮像部以外は遮光されている
。

撮像部１は転送機能を有する水平方向に配置された転送
手段としての複数のラインセンサー１０１〜１０３から
成り、半導体基板上に絶縁層を介して設けられた転送電
極３０によシ各うインセンサー内の電荷は同時に図中左
方向に転送される。

又、各ラインセンサーは本実施例では光電変換機能を有
する複数の画素を行方向に配列した構造となっており、
従って撮像部はこれらの画素を行及び列状にマ）　ＩＪ
クス配置した構成となっている。尚、本実施例では各画
素はそれ自身が転送手段を構成しているが画素と転送手
段とは別々に構成されるものであっても良い。尚、図で
は画素は４行６列にマ）　ＩＪクス配置されている。

又、各ラインセンサーはチャンネル・ストップＣ８によ
り隔離されている。又、複数の画素より成るラインセン
サーの２行につき１つの割合でラインセンサー間にオー
バー書７０−・ドレイン１１２，１１３が設けられてい
る。各オーバー０７０−・トレインはラインセンｔ−ノ
長手方向に沿って配置されている。

又、各オーバー・フロー・ドレイン１１２゜１１３は共
にドレイン電源ｖＤＫ接続されている。

又、オーバー０７０−・ドレインを挾むチャンネルスト
ップは過剰電荷がドレインに流出し得る程度のポテンシ
ャルバリア構造となっている。

バッファ一部２は撮像部１と同数の時間軸変換用のライ
ン状ＣＣＤ１０４〜１０７から成り、ライン状の各ＣＯ
Ｄは本実施例では夫々３ビツトの容量を有している。又
、バッファ一部２におけるライン状の各ＣＯＤの電荷は
転送電極３１〜３３によｐ同時に１ピツトずつ図中左方
向に水平転送される。

蓄積部３は撮像部ｌと同数の水平配置されたライン状Ｃ
ＣＤ　１０８〜１１１から成り、ライン状の各ＣＯＤの
電極は転送電極３４〜３７によシ夫々独立に図中左方向
に水平転送される。

３８はシフトレジスター４内の電荷を図中下方向に垂直
転送する為の転送電極である。

尚、本実施例では単相駆動方式のＣＯＤ構造の例で示し
である。

又、各転送電極に対しハイレベルの電圧を印加したとき
に基板内のポテンシャルレベルは電極下方が電子から見
て相対的に低くなり、ウェルが形成され、各電極下に電
荷が集められるよう構成されている。

又、転送電極に印加する電圧をローレベルにすると今度
は各転送電極の左隣りの、又は下側の隣シの電極に覆わ
れていない領域に相対的にポテンシャルウェルが形成さ
れ、それまで転送電極下に集められていた電荷は左方向
又は下方向に転送されるよう構成されている。

又、φ１〜φ。は電極３０〜３８に夫々印加されるクロ
ック信号を示す。

撮像部ｌの表面には第４図示のような例えば垂直方向の
ストライプ状カラーフィルターを有する色分離フィルタ
ーＣＦが配置されている。

この色分離フィルターはＢ（青）、Ｇ（緑）、Ｒ（赤）
のストライプ状のカラーフィルターがこの順序で水平方
向に３本ずつの周期で繰シ返し配列された構造を有して
いる。尚、このような水平方向の繰り返しパターンを有
するストライプ状色分離フィルターだけでなく垂直方向
についても色フィルタの繰り返しパターンを有するモザ
イク状色分離フィルターを用いても良い。

第５図は本発明の撮像素子を用いだ撮像装置の構成例を
示す図であシ、被写体からの光は撮像光学系７、赤外カ
ットフィルター８、色分離フィルターＣＦを介して撮像
素子６に結像される。１１はクロックジェネレータであ
シ、第６図示のような各種クロックパルスφ１〜φ、を
形成する。クロックジェネレータ１１の出力はドライバ
ー１０にお４て適宜増巾されてから撮像素子６に供給さ
れる。このクロックジェネレータ１１及びドライバー１
０によって、駆動手段が形成されている。これによシ後
述する如ぐ撮像素子６からは点順次化されたカラー信号
が出力される。この点順次カラー信号はサンプル・ホー
ルト回路１２によりデユーティ−・レシオを高め、次い
で行なわれる各色毎のサンプル・ボールドを容易にする
。

１３〜１５は上述の各色毎のサンプル・ボールドをする
為のサンプル・ホールド回路であって、点順次カラー信
号をカラーフィルターの色線シ返し周期に応じた周期で
、かっ色毎の位相でサンプリングを行なう。

１６〜１９は夫々ＬＰＦであってＬＰＦ１６は例えば３
　ＭＨｚ程度のカット・オフを有し、ＬＰＦ１７〜１９
は例えば５００　ＫＨｚ程度（７）、＋１７ツトーオフ
を有する。２０〜２３はプロセス回路であって夫々ＬＰ
Ｆ１６〜１９を経た信号に対し、黒レベルクランプ、γ
補正、ホワイトクリップｌ　ＡＰＣ等の各種補正を施す
。

２４はマトリクス回路であってプロセス回路２０〜２３
を介して得られたＹ、Ｂ、Ｇ、Ｈの各信号から例えばＹ
、Ｒ−Ｙ、ｌ３−Ｙの輝度信号及び色差信号を形成する
。

２５ｉｊ工ｙコーダーであって上記輝度信号及び色差信
号を用いてＮＴＳＣ信号のような標準テレビジョン信号
を形成する。２５はこの標準テレビジョン信号を記録す
る為の記録装置である０ 次に第６図を用いて第５図示のドライバー１０゜クロッ
クジェネレーター１１の出方例を説明すると共に第３図
示構成の動作につき説明する。

第６図中ＶＳは標準テレビジョン信号の垂直走査期間、
ＶＢＬＫは垂直ブランキング期間であシ、クロックジェ
ネレータ１１は高速のクロックパルスφ１を上記ブラン
キング期間ｖＢＬＫ内に供給する事により、それ以前に
撮像部１内において蓄積されていた電荷を第１図中左方
向に水平転送し、バッファ一部２を介して蓄積部３に一
時蓄積させる。この水平転送は前述した如く各電極に加
える電圧を一旦ハイレベルにした後ローレベルに立下げ
る毎に１ビット分ずつ行なわれる。

従って第３図示の如く水平６ビツト×垂直４ビツトの画
素を有する撮像部の場合、バッファ部が３ビツトあるの
でφ、とじて９ビツトのクロックパルスを供給すれば１
画面分の転送が達成される。

又、本実施例ではクロックジェネレータ１１によυ撮像
部１内の電荷を蓄積部３に一旦移すにあたり、水平転送
の為の期間ＶＢＬＫＯ中で時刻ｔ、〜ｔ３及び時刻ｔ４
〜ｔｓ、ｔｓ〜ｔ、の間は転送動作を停止させるように
している０ 又、本実施例では色分離フィルターＣ８の水平方向の色
線シ返し周期に応じた周期即ち３ビツト毎に転送動作を
間欠的に停止させている。

従って例えば第１図中■において蓄積されていたＲ（赤
）に対応する信号は→■→■−寸■の位置に順次転送さ
れた後、との■の位置で相対的に長い期間停止される。

その後、再び→■→■→■の位置に転送され、更に→■
→■→Ｏの位置に順次転送されて行く。このように水平
転送中においても同色フィルターの位置に電荷が留まる
時間が相対的に長くなり、異なる色フィルターの位置に
電荷が留まる時間が相対的に短かくなるので、転送期間
中に電荷が異なる色フィルターの下を通過する際に形成
される異なる色に対応した電荷が減少する。従って撮像
部の各ラインセンサの転送方向に対し垂直な方向に所定
の周期の色線シ返しパターンを含む撮像装置において転
送中の混色が生じに＜＜、色再現性を高める事ができる
。

又、本実施例においてはバッファ部２を設け、この間欠
的な転送停止状態を含むパルスφ、を所定中の遅延した
パルスφ２〜φ４によって徐々に停止期間の短いパルス
になるよう時間軸変換しているので蓄積部３では比較的
周波数の低いパルスφ、〜φ、によって撮像部１からの
電荷を受け取る事ができる。従って蓄積部は各ライン状
ＣＯＤを独立に駆動する為にその２／’を造が複雑とな
っておシ、転送効率が若干落ちる場合があるが、このバ
ッファ部２を設ける事によシ蓄積部を高速駆動させる必
要がなくなり、転送効率を維持する事ができる。このよ
うにして蓄積部３において期間ＶＢＬＫに比較的低速で
蓄積された電荷は次いで時刻Ｌ？〜ｔｓの１水平期間に
パルスφ、を供給すると共にパルスφ。を供給する事に
よって第１行が読み出され、次いで時刻ｔ８〜．。の１
水平期間にパルスφ。及びパルスφ、を供給する事によ
シ第２行が読み出され、以下同様にして撮像部ｌで形成
された１画面分の信号が順次１ラインずつ読み出される
。尚、パルスφ、は常時高速で供給されている。尚、こ
の実施例に示しだように、本発明では撮像部１内に電荷
排出部としてのオーバー・フロー・ドレインを水平方向
に設けると共に、撮像部の電荷を水平転送するようにし
ているので、水平方向の解像度に全く影響を与えない。

又、画素ピッチに悪影響を与える事がないのでモアレな
発生するおそれが少ない。

又、複数の画素から成る行の２つにつき１つの割合で電
荷排出部を設けているので有効受光面積の減少も比較的
小さく抑える事ができる。

又、歩留シ向上にも有効である。尚、垂直方向の解像度
は標準ＴＶ方式においては水平走査線数による制限があ
るので問題はない。

次に第７図（ａ）は本発明の撮像素子を用いた撮像装置
の第２実施例を示す図、又同図（ｂ）はそのタイミング
チャートであシ、本実施例は第３図示の撮像素子におけ
るバッファ部を省略する事によシ構造をよシ簡単化した
ものである。

図中第３〜第６図と同じ符番のものは同じ要素を示す。

３９は撮像素子を駆動する為のドライバー、４０はクロ
ックジェネレータであり、３９．４０によｐ駆動手段が
形成される。第５図（ａ）に示す如く本実施例ではバッ
ファ部２が省略されているので構造がよシ簡単となシ、
歩留シの向上を図る事ができる。又、１１２，１１３は
電荷排出部としてのオーバーフロードレインであシ、水
平方向に設けられ撮像部１の複数の画素から成る行の２
つにつき１つの割合で設けられている。又、ドレイン１
１４〜１１７は全てドレイン電源ＶＤに接続されている
。又、本実施例でも撮像部１上には第２図示のフィルタ
ーＣＦが配置されている。

次に第７図（ｂ）に示すタイミングチャートを用いて本
実施例のクロックジェネレーター４０の動作につき説明
する。

時刻ｔ１２〜ｔ１６の期間ｖＢＬＫにおいて撮像部１内
の各ラインセンサーの電荷は６個のパルスφ１〜φ、に
より蓄積部３の対応するライン状ＣＯＤに水平転送され
る。この時、本実施例では時刻１，３〜七、４、時刻ｔ
１５〜ｔ１６において間欠的に転送を停止させているの
で第１実施例と同様混色が発生しにくい。しかも本実施
例では水平転送に要するパルスが少なくて済み、又、バ
ッファ部２を駆動する為のパルスも省略されるのでクロ
ックジェネレータ回路４０の構成が簡単となる。尚、時
刻ｔ１６までに撮像部１の電荷は蓄積部３に蓄積されて
いるので、時刻ｔｌ？〜ｔｉｌｌの垂直走査期間にかけ
てクロックジェネレータ回路４ｏにょシ第６図示の実施
例と同様の読み出しを行なう為ノハルスφ、〜φ８を供
給する。又、パルスφ。

は図示はしてないかやはシ常時高速のパルスとして供給
されている。

次に第８図は本発明の撮像素子の第３実施例を示す図で
、この実施例は第３図（ａ）、（ｂ）又は第７図（ａ）
の撮像部１の電極構成に変更を加えたものである○この
実施例では撮像部は複数の水平ラインセンサーを垂直方
向に配列した構成である点は第３図（ａ）　ｙ　（ｂ）
　ｓ第７図（ａ）の構成と同じであるが、各水平ライン
センサーを夫々独立した転送電極によ逆駆動するように
した点が第１の特徴である。即ち、１１４〜１１７は夫
々水平ラインセンサーであり、１１８〜１２１は夫々ラ
インセンサー１１４〜１１７の水平転送を行なう為の電
極であり、各電極１１８〜１２１は互いに独立した電圧
が供給される。又、図中左下がシの斜線部Ｃ８はチャン
ネルストップである。

父、図示の１４造は特開昭５５−１１３９４号公報に示
されるような仮想電極（ｖｉｒｔｕａｌ　ｅｌｅｃｔｒ
ｏｄｅ　）を用いた単相駆動方式によって説明したもの
であシ、ＶＢ、ＶＷは夫々仮想電極部であって予め定め
られた固定のポテンシャルレベルを有スる。電子から見
たポテンシャルレベルはＶＢの方がｖＷよシ高くなって
いる。又、ＣＢ、ＣＷはやはシ夫々予め定められたポテ
ンシャルレベルを有する可変ポテンシャル領域部である
が、この可変ボテンシャル部は転送電極下にあってこの
電極に印加される電位のローレベル、ノ蔦イレベルに応
じてそのポテンシャルレベルカ夫々上下する。尚、その
場合であっても電子からみたポテンシャルレベルはＣＢ
の方がＣＷよシ高い。父、転送電極にハイレベルの電圧
を印加した状態ではＣＢ領領域方がＶＷ領領域シポテン
シャルが低い。又、転送電極にローレベルの電圧を印加
した状態ではＶＢ領領域方がＣＷ領領域シポテンシャル
が低い。従って各転送電極に最初ローレベルを印加した
状態では電荷は各セルのＶＷ領領域集められており、転
送電極にノ・イレベルを印加すると各セルの電荷は図中
左方のＣＷ領領域転送され、次いで電極への電圧を再び
ローレベルとすると、左ｌ１ｌ）のセルのＶＷ領領域転
送される。

本実施例では前述のように転送電極に印加する電圧をロ
ーレベルとしている間或いは、ハイレベルからローレベ
ルにした際にＶＷ領領域集められた電荷の内のＶＢ領領
域ポテンシャルレベルを越えるものは電荷排出部として
のオーバーフロードレイン１１２，１１３に流れ込み排
出される。従ってプルーミングは完全に解決される。

又、本実施例では隣接する画素の行につき各画素が水平
方向に偽画素分ずれているので解像度を向上する事がで
きる。

次に第９図は本発明の撮像素子の第４実施例を示す図で
、第３図（ａ）　、（ｂ）又は第７図（ａ）の撮像部１
の電極イ１ケ成に変更を加えたものである。この実施例
でも撮像部は複数の水平ラインセンサーを垂直方向に配
列し、各水平ラインセンサーを夫々電気的に独立な転送
電極により駆動するようにした点は第３実施例と同様で
ある。

本実施例では複数の画素から成る行の２本に１つの割合
で電荷排出部として電荷再結合電極を設けた点に特徴を
有する。

図中第７図と同じ符番のものは同じ要素を示す。又、図
中右上シの斜線部Ｃ８はチャンネルストップを示し、右
下シの斜線部１１８〜１２１は各水平ラインセンサーの
転送電極を示し、ＡＢは電荷再結合電極を示す。各電極
ＡＢ下には各ラインセンサーのＶＷ領域下の電荷が入ｐ
込めるよう構成された領域Ａ　Ｂ　Ｗが設けられている
。

各領域ＡＢＷは電極ＡＢに印加する電圧により基板内部
のポテンシャルレベルが第１０図のように変化する。即
ち、第１０図はこの電極ＡＢの電圧と半導体基板内部の
ポテンシャルの状態を半導体基板３０６の厚さ方向につ
いて示した図で、図のように大きなノ・イレベルの電極
電圧Ｖ、に対しではポテンシャル・ウェルは浅りナシ、
過剰キャリアは絶縁層３０５との界面において多数キャ
リアと再結合する。

一方、ローレベルの電極電圧−■１においてはアキュム
レー７ヨン状態となり、界面周辺に多数キャリアが集−
ｉｂ易くなυ、例えばチャネル・ストップＣ８から多数
キャリアが供給される。

従って例えば電極１１８〜１２１に電圧−■１を印加す
る事によってバリアを形成しＶＷ領領域電荷を集めた状
態で、電極ＡＢＫ電圧−Ｖ１とＶ、とを交互に印加する
事により、電極Ｐ、下に蓄積される少数キャリアは所定
量以下に制限される。

このように本実施例では電荷排出部として電荷再結合電
極を用い、しかも、この電極は画素の２行に１つの割合
で行の間に設けられているのでラインセンサーの転送効
率に影響を与える事がない。

又、水平解像度にも影響を与えない。

又、第３実施例と同様水平ライン毎に各画素の位置が的
画素分水平方向にずれているので解像度を更に高める事
ができる。

又、電荷再結合を行なう為にはこの再結合領域として成
る程度の面積が必要となるが、本実施例では水平ライン
センサー間のスペースに再結合領域ＡＢＷを設けている
ので、充分な再結合効率を得る事ができる。又、ＶＷ領
領域隣接して作る事も容易にできる。しかも、本実施例
では再結合領域をＶＷ領領域は重ならない隣の部分に設
けているから電荷再結合電極を転送電極と同一の製造プ
ロセスによって作る事ができ歩留りの向上に役立つ。

（効果） 以上説明した如く本発明の撮像素子は行及び列状に配置
された複数の画素と、２本の行につき１本の割合で行方
向に沿って配置面された電荷排出部と、前記各画素の電
荷を水平転送する転送手段と、該転送手段を介した電荷
を読み出す為の読み出し手段とを有するよう構成されて
いるから、従来の撮像素子のように水平解像度を犠牲に
する事なくプルーミングが防止できる。

又、水平方向の画素のピッチを一定にできるのでモアレ
も発生しにくい。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は従来の撮像素子の第１の例を
示す図で、（ａ）は平面模式図、（ｂ）はボテン／ヤル
図、第２図（ａ）、　（ｂ）は従来の撮像素子の第２の
例を示す図で、（ａ）は平面図、（ｂ）はポテンシャル
図、第３図（ａ）は本発明の撮像素子の第１実施例の構
成を示す図、第３図（ｂ）はその電極図、第４図は色分
離フィルターの一例を示す図、第５図は第３図示の撮像
素子を用いた撮像装置の第１実施例を示す図、第６図は
第５図示撮像装置のタイミングチャート、第７図（ａ）
は本発明のｔＨ象素子の第２実施例を示す図、第７図（
ｂ）はその駆動タイミングチャート、第８図は本発明の
１＃ｉ、像素子の第３実施例図、第９図は同第４実施ｆ
１ｊ図、第１０図は第９図示実施例の電荷再結合特性を
説明する図である。 １００〜１０３・・転送手段としてのラインセンサー、
１゛・・撮像部、　ＣＦ・”・色分離フィルター、１０
゜３９・・・ドライバー、１１．４０はクロックジェネ
レータで、１０と１１．３９と４０により夫々駆動手段
が構成される。３・・・蓄積部、４・・・読み出し部ｓ
　１１２＋　１１３・・・電荷排出部としての、＋−−
ノく一フロードレイン、　ＡＢ・・・電荷排出部として
の電荷再結合電極０

Claims (1)

【特許請求の範囲】
1. 行及び列状に配置された複数の画素と、２本の行につき
   １本の割合で行方向に沿って配置された電荷排出部と、
   前記各画素の電荷を水平転送する転送手段と、該転送手
   段を介した電荷を読み出す為の読み出し手段とを有する
   撮像素子。