JPS6087570A - Picture signal interpolation system - Google Patents

Abstract

PURPOSE:To improve the forecast hit rate by storing input lines before and after an interpolated line in a picture signal interpolation system for a facsimile device or the like so as to bring the level of a picture element of the interpolated line into a black level in response to the distribution state of adjacent black picture elements to a noted picture element. CONSTITUTION:A picture signal (f) and its synchronizing signal (g) of a line 1 received by a reception section 11 are outputted, a write signal (h) is given from a timing control section 15 and the picture signal (f) is stored sequentially to a line memory 13. Then a read signal (i) is given from the control section 15, a picture signal of the line 1 is outputted from a memory 13, then a signal (j) is recorded on a recording section 12 as a recording picture signal (p) via gates 22, 19 at the same time, and when a picture signal of the next line 3 is written in a line memory 14, the signal is fed to a forecast section 16 via a gate 20 at the same time, the picture signal of the line 1 is also fed to the forecast section 16, a picture signal of an interpolated line 2 is outputted from the forecast section 16 according to the predetermined rules and inputted to the recording section 12, the lines 1, 3 and 2 are recorded and lines are recorded sequentially one after another.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ装置等に適用される画信号内挿
方式に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an image signal interpolation method applied to facsimile machines and the like.

従来例の構成とその問題点 ファクシミリ装置の記録部は一般に静電ヘッドや感熱ヘ
ッドを用いているが、このような記録部は、副走査線密
度を粗くすると記録再生画像に白抜けが生じ良画質を得
られない等の問題がある。Conventional configurations and their problems The recording section of a facsimile machine generally uses an electrostatic head or a thermal head, but in such a recording section, if the sub-scanning line density is made coarse, white spots may appear in the recorded and reproduced image, resulting in poor quality. There are problems such as not being able to obtain image quality.

そこで、ファクシミリ装置においては、受信画信号の各
ラインの間に１ラインの画信号を挿入する処理（画信号
内挿処理）を行うことが多い。Therefore, facsimile machines often perform a process of inserting one line of image signal between each line of a received image signal (image signal interpolation process).

第１図は従来のファクシミリ装置における画信号内挿方
式を示す概略ブロック図である。この図。FIG. 1 is a schematic block diagram showing an image signal interpolation method in a conventional facsimile machine. This diagram.

において、１は受信部、２は１ライン分の画信号を蓄積
するラインメモリ、３は記録部、４はＡＮＤゲート、５
はインヒビットゲート、６はＯＲゲートである。, 1 is a receiving section, 2 is a line memory that stores image signals for one line, 3 is a recording section, 4 is an AND gate, and 5
is an inhibit gate, and 6 is an OR gate.

受信部１は筐ずインヒビット信号ａ　ｆ：”Ｏ”、書き
込み信号すを１”にして学信した１ラインの画信号Ｃを
出力する。この画信号Ｃは、インヒビ・ソトゲート５と
ＯＲゲート６を経由し記録部３へ入力され記録されると
同時に、ラインメモリ２に蓄積される。この１ラインの
画信号Ｃの記録を終了すると、受信部１はインヒビ、ノ
ド重帯ａをパ１”にし、書き込み信号すをｏ”にする。The receiving unit 1 outputs a 1-line image signal C, which is input by setting the inhibit signal af: "O" and the write signal 1 to 1. This image signal C is sent to the inhibit gate 5 and the OR gate 6. It is input to the recording unit 3 via the 1 line and is recorded, and at the same time is stored in the line memory 2. When the recording of this one line of image signal C is completed, the receiving unit 1 outputs the inhibited throat belt a as the signal C. and set the write signal to "o".

ラインメモリ２より蓄積されている両信号が出力され、
これはＡＮＤゲ−）　４とＯＲ１’−１−６を介Ｌ　−
’Ｃ記’ｉｌ’、　ＲＩＳ　３に入力され記録される。Both signals stored in line memory 2 are output,
This is an AND game) 4 and OR1'-1-6 through L-
'il', input to RIS 3 and recorded.

つ１す、受信ラインの次に同内容のライン（内挿ライン
）が内挿され記録されるわけである。First, a line with the same content (interpolated line) is interpolated and recorded next to the received line.

このように、従来の画信′＼号内挿方式は、内挿ライン
の各画素を直前の入力１ラインと同一状態であると単純
に予測するものであり、予測誤差が大きいため記録再生
画像の品質を七分良くできないという問題があった。第
２図はそのような画質劣化の説明図であり、入力ライン
■、■の間４Ｃ同図（ａ）に示すようなライン■を内挿
十べき場合に、実際には同図（ｂ）に示すようなライン
■が内挿されるため、画質が不自然になってしまうこと
を示している。In this way, the conventional image signal interpolation method simply predicts each pixel of the interpolation line to be in the same state as the previous input line, and because the prediction error is large, the recorded and reproduced image The problem was that the quality could not be improved by 70%. Figure 2 is an explanatory diagram of such image quality deterioration, and when the line ■ shown in Figure (a) is interpolated between the input lines ■ and ■, it is actually This indicates that the image quality becomes unnatural because the line ■ shown in is interpolated.

発明の目的 本発明は上記従来の問題点を解消するもので、従来より
も内挿ライン画素の予測連中率を向上し、画質の優れた
画像の記録再生を可能とした画信号内挿方式を提供する
ことを目的とする。Purpose of the Invention The present invention solves the above-mentioned conventional problems, and provides an image signal interpolation method that improves the predicted success rate of interpolated line pixels compared to the conventional method and enables recording and reproduction of images with excellent image quality. The purpose is to provide.

発明の構成 本発明は、内挿ライン上の任意の画素（注目画素）を下
記の（イ）、（ロ）または（ハ）の何れかの場合に黒画
素とし、それ以外の場合に白ｌＩ！ｉ７素とすることに
より、上述の目的を達成せんとするものである。Structure of the Invention The present invention makes an arbitrary pixel (pixel of interest) on an interpolation line a black pixel in any of the following cases (a), (b), or (c), and makes it a white pixel in other cases. ! By using the i7 element, the above object is achieved.

（イ）　内挿ラインの前後の入力ラインのそれぞれに、
注目画素と斜め方向に隣接する黒画素が１個以上存在す
る。(b) For each input line before and after the interpolation line,
There is one or more black pixels diagonally adjacent to the pixel of interest.

（ロ）　内挿ラインの前の入力ライン上に注目画素と隣
接する黒画素が２個以上存在し、かつ内挿ラインの後の
入力ラインに注目画素と隣接する黒画素が１個以上存在
する。(b) Two or more black pixels adjacent to the pixel of interest exist on the input line before the interpolation line, and one or more black pixels adjacent to the pixel of interest exist on the input line after the interpolation line. .

（ハ）　内挿ラインの前の入力ライン上に注目画素と隣
接する黒画素が１個以上存在し、かつ後の入力ライン上
に注目画素と隣接する黒画素が２個以上存在する。(c) One or more black pixels adjacent to the pixel of interest exist on the input line before the interpolation line, and two or more black pixels adjacent to the pixel of interest exist on the input line after the interpolation line.

実施例の説明 以下、図面を参照し本発明の実施例につき説明する。Description of examples Embodiments of the present invention will be described below with reference to the drawings.

＠３図は本発明の一実雄例によるファクシミリ装置の概
略ブロック図である。この図において、１１は受信部、
１２は記録ｒτＩＳ、１３と１４はそれぞれ１ライン分
の両信号を蓄積できるラインメモリ、１６はタイミング
制御部である。１６は前後２本の入力ライン（受信ライ
ン）の画信号を参照して内挿ラインの画像りを子側生成
する予測部である。１７〜１９ｔ；ｌ：ＯＲゲート、２
０〜２４はＡＮＤゲートである。Figure 3 is a schematic block diagram of a facsimile machine according to an example of the present invention. In this figure, 11 is a receiving section;
12 is a recording rτIS, 13 and 14 are line memories each capable of storing one line of both signals, and 16 is a timing control section. Reference numeral 16 denotes a prediction unit that generates an image of the interpolation line on the child side by referring to the image signals of the two input lines (front and rear) (receiving lines). 17-19t; l: OR gate, 2
0 to 24 are AND gates.

第４図は第３図中のイへ号ｆ〜ｐのタイミング図である
。この図を参照しながら、本実施例のファクシミリ装置
の動作を説明する。FIG. 4 is a timing diagram of numbers f to p in FIG. The operation of the facsimile machine of this embodiment will be explained with reference to this figure.

受信部１１より受信したライン■の画信号ｆとその同期
信号ｑが出力さＪ’Ｌ　７）。この時、タイミング制御
部１５から書き込み信号りが出るため、ライン■の画信
号ｆはラインメモリ１３に順次蓄積される。The image signal f of the line ■ received from the receiving section 11 and its synchronization signal q are output J'L7). At this time, since a write signal is output from the timing control section 15, the image signal f of line (2) is sequentially stored in the line memory 13.

ライン■の画信号ｆの出力を完了し、同期信号ｑがオフ
した後、タイミング制御部１５から読み出し信号ｉが出
されるため、ラインメモリ１３からライン■の画信号が
出力される。この時、タイミング制御部１５からは信号
ｊが出されるため、ラインメモリ１３から出力されたラ
イン■の画信号はＡＮＤゲート２２を通過し、さらにＯ
Ｒゲート１９を経て記録画信号ｐとして記録部１２に入
力される。After the output of the image signal f of the line ■ is completed and the synchronization signal q is turned off, the timing control section 15 outputs the read signal i, so that the line memory 13 outputs the image signal of the line ■. At this time, since the signal j is output from the timing control section 15, the image signal of the line ■ output from the line memory 13 passes through the AND gate 22, and is further outputted from the O
The signal is inputted to the recording unit 12 via the R gate 19 as a recording image signal p.

次のライン■の画信号■が受信部１１から出力される時
は、タイミング制御部１５よりラインメモリ１４に対す
る書き込み信号ａ、ラインメモリ１３に対する読み出し
信号ｉ、および信号ｋが出される。したがって、ライン
（■の画信号ｆはラインメモリ１４に蓄積されると同時
にＡＮＤゲート２０を介して予測部１６に入力され、ま
たラインメモリ１３から出力されるライン■の画信号は
ＡＮＤゲート２１とＯＲゲート１８を介して予測部１６
に入力される。予測部１６から内挿ライン■の画信号が
出力さり、、この両信号はＯＲゲート１９を介し記録画
信号ｐとして記録部１２に入力される。When the image signal ■ of the next line ■ is output from the receiving section 11, the timing control section 15 outputs a write signal a to the line memory 14, a read signal i to the line memory 13, and a signal k. Therefore, the image signal f of the line (■) is stored in the line memory 14 and simultaneously input to the prediction unit 16 via the AND gate 20, and the image signal f of the line (■) output from the line memory 13 is stored in the AND gate 21. The prediction unit 16 via the OR gate 18
is input. The prediction unit 16 outputs the image signal of the interpolation line (3), and both signals are input to the recording unit 12 via the OR gate 19 as the recorded image signal p.

ライン■の記録ｉｉ！ｉｉ信号ｐの入力が終わると、タ
イミング制呻部１５から読み出し信号ｍと信号ｎが出さ
れる。ラインメモリ１４よりライン■の画信号が読み出
され、ＡＮＤゲート２４とＯＲゲート１９を誼じ記録画
信号ｐとして記録部１２に入力される。Line ■ record ii! When the input of the ii signal p is completed, the timing control section 15 outputs a read signal m and a signal n. The image signal of line (2) is read out from the line memory 14, passed through an AND gate 24 and an OR gate 19, and is input to the recording section 12 as a recorded image signal p.

以上で、受信したライン■、■と内挿ライン■の３ライ
ンの両信号の記録が行われる。As described above, both signals of the three lines, the received lines (2) and (2) and the interpolated line (2), are recorded.

次のライン■の画信号ｆが受信部１１より出力される時
は、タイミング制御押部１６からラインメモリ１３と１
４に対する書き込み信号りと読み出し信号ｍ、および信
号０が出される。従って、ライン■の画信号ｆはライン
メモリ１３に書き込まれるとともにＡＮＤゲート２０を
通じ予測＠１６に入力され、同時にラインメモリ１４か
ら出力されるライン■の画信号はＡＮＤゲート２３とＯ
Ｒゲート１８を介して予測部１６に入力される。この２
ラインに基づき予測部１６で内挿ライン■の画信号が予
測生成され、ＯＲゲート１９を通じ記録画信号ｐとして
記録部１２に入力される。When the image signal f of the next line ■ is output from the receiving section 11, the line memory 13 and 1 are pressed from the timing control push section 16.
A write signal for 4, a read signal m, and a signal 0 are issued. Therefore, the image signal f of the line ■ is written to the line memory 13 and input to the prediction@16 through the AND gate 20, and at the same time, the image signal f of the line ■ output from the line memory 14 is written to the AND gate 23 and O
The signal is input to the prediction unit 16 via the R gate 18. This 2
Based on the line, the prediction section 16 predicts and generates an image signal of the interpolation line (2), and inputs it to the recording section 12 through the OR gate 19 as a recorded image signal p.

ついでタイミング制御部１５から読み出し信号ｉと信号
ｊが出され、ラインメモリ１３よりライン■の画信号が
出力され、これはＡＮＤゲート２２とＯＲゲート１９を
経由し記録画信号ｐとして記録部１２に入力される。Next, the timing control unit 15 outputs the readout signal i and the signal j, and the line memory 13 outputs the image signal of the line ■, which is sent to the recording unit 12 as the recorded image signal p via the AND gate 22 and the OR gate 19. is input.

以下同様の動作により、受信したライン■、■。Following the same operation, received lines ■ and ■.

■、■・・・と内挿ライン■、■、■・・・が交互に記
録される。■, ■... and interpolation lines ■, ■, ■... are recorded alternately.

第６図は上記予測部１６の一例を示すブロック図である
。３１は内挿ラインの前の受信ライン（入力ライン）の
画信号がＯＲゲート１８からシリアルに入力される端子
、３２は内挿ラインの後の受信ラインの画信号かＡＮＤ
ゲー）２０からシリアルに入力される端子である。３３
と３４は３ビ、トのシフトレジスタであり、端子３１と
３２より入力されるシリアル画信号をパラレル画信号（
３ビツト）に変喚して組合せ回路３５に入力する。即ち
第６図において、内挿ライン上の注目画素Ｘと隣接する
前ライン上の３画素Ａ、Ｂ、Ｃ１後ライン上の注目画素
Ｘと隣接する３画素り、Ｅ。FIG. 6 is a block diagram showing an example of the prediction section 16. 31 is a terminal to which the image signal of the reception line (input line) before the interpolation line is serially inputted from the OR gate 18, and 32 is the image signal of the reception line after the interpolation line or the AND terminal.
This is a terminal for serial input from the game console 20. 33
and 34 are 3-bit shift registers, which convert serial image signals input from terminals 31 and 32 into parallel image signals (
3 bits) and input to the combinational circuit 35. That is, in FIG. 6, three pixels A, B, C on the previous line adjacent to the pixel of interest X on the interpolation line, three pixels E adjacent to the pixel of interest X on the rear line.

Ｆの画信号が組合ぜ回路３６に人力さ几る。The image signal F is sent to the combination circuit 36 manually.

次の表１は組合せ回路３６の真Ｊ′ｉｌｉ値表である。The following Table 1 is a true J'ili value table for the combinational circuit 36.

表　１ 注１）※はＤｏｄｔ　Ｃａｒｅである。Table 1 Note 1) * indicates Dodt Care.

注２）表に示されていない入力条 件ではＸ＝Ｏ（白）である。Note 2) Input conditions not shown in the table In this case, X=O (white).

この真理値表から明らかなように、組合せ回路３５の出
力信号が１になるのは、つまり内挿ライン上の注目画素
Ｘが黒画素とされるのは、隣接画素Ａ−Ｆが第７図（ａ
）〜（１）の何れかに示す状態の場合である。なお、第
７図において、斜線を施した画素は黒画素、○を記入し
た画素は白画素または黒画素（Ｄｏｎ’ｔ　Ｃａｒｅ）
である。As is clear from this truth table, the reason why the output signal of the combinational circuit 35 becomes 1, that is, the reason why the pixel of interest X on the interpolation line is a black pixel is because the adjacent pixels A to F are (a
) to (1). In addition, in FIG. 7, the pixels with diagonal lines are black pixels, and the pixels with circles are white pixels or black pixels (Don't Care).
It is.

このようなルールに従って、予測部１４は前後メ入カラ
イ゛ンの６画素Ａ＝Ｆの状態から内挿ライン上の各画素
の状態を予測するから、従来よりはるかに高い予測連中
率を得られ、その結果、記録再生画像の画質が従来より
も大幅に向上する。According to these rules, the prediction unit 14 predicts the state of each pixel on the interpolation line from the state of 6 pixels A = F of the preceding and main lines, so it can obtain a much higher prediction success rate than before. As a result, the quality of recorded and reproduced images is significantly improved compared to the conventional technology.

以上、−実症例につき詳細に説明したが、本発明は同実
症例の構成のみに限定されるものではなく、適宜変形し
て実施できるものである。また、本発明はファクシミリ
装置以外の画像処理機器にも同様に適用できるものであ
る。Although the actual case has been described in detail above, the present invention is not limited to the configuration of the same actual case, and can be implemented with appropriate modifications. Further, the present invention can be similarly applied to image processing equipment other than facsimile machines.

発明の効果 本発明によれば、内挿ライン上の各画素の状態は上述の
ように前後の入力ライン上の６個の隣接画素の状態から
予測されるから、予測連中率は従来より大幅に向上し、
従って記録（ｊｆ生画像の画質を著しく改善できる等の
効果を１：Ｉられる。Effects of the Invention According to the present invention, the state of each pixel on the interpolation line is predicted from the states of six adjacent pixels on the previous and succeeding input lines as described above, so the prediction success rate is significantly higher than before. improve,
Therefore, effects such as the ability to significantly improve the image quality of recorded (JF raw images) can be achieved by 1:1.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来の両信号内挿方式を示す概略ブロック図、
第２図は従来の両信号内挿方式の問題点の説明図、第３
図は本発明の一実施例によるファクシミリ装置の概略ブ
ロック図、第４図は第３図中の各信号のタイミング図、
端５図は第３図中の予測部の一列を示すブロック図、第
６図は内挿ライン上の注目画素と、その状態の予測のた
めに参照される前後人カライン上の隣１妾画素の配置を
示す概念図、第７図は内挿ラインＬの注目画素が黒画素
とされる隣接画素の状態を示す概念図である。 １１−・・・受信部、１２・・・・・記録部、１３．１
４・・・・・・ラインメモリ、１５・・・・・タイミン
グ制御部、３３．３４・・・・・レジスタ、３５・・・
・・組合せ回路。 第２図 第４図 第６図 第７図FIG. 1 is a schematic block diagram showing a conventional dual-signal interpolation method.
Figure 2 is an explanatory diagram of the problems of the conventional two-signal interpolation method.
The figure is a schematic block diagram of a facsimile machine according to an embodiment of the present invention, and FIG. 4 is a timing diagram of each signal in FIG.
Figure 5 at the end is a block diagram showing one row of the prediction unit in Figure 3, and Figure 6 shows the pixel of interest on the interpolation line and the adjacent pixel on the front and rear lines that are referred to for predicting its state. FIG. 7 is a conceptual diagram showing the state of adjacent pixels where the pixel of interest on the interpolation line L is a black pixel. 11-... Receiving section, 12... Recording section, 13.1
4...Line memory, 15...Timing control section, 33.34...Register, 35...
...Combination circuit. Figure 2 Figure 4 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】 入力される前後２ライン（入力ラインと称する）の画信
号に１ライン（内挿ラインと称する）の画信号を内挿す
る自信シシ内挿方式であって、上記内挿ライン上の任意
の画素（注口画素と称する）を、（イ）上記前後の各入
力ライン上に上記注目画素と斜め方向に隣接する黒画素
がそれぞれ１個以上存在する、 （ロ）　上記前の入力ライン上に上記注目画素と隣接す
る黒画素が２個以上存在し、かつ上記後の入力ライン上
に上記注目画素と１隣接する黒画素が１個以上存在する
、 （ハ）　上記前の入力ライン」二に上記注目画素と隣接
する黒画素が１個以−り存在し、かつ上記後の入力ライ
ン上に上記注目画素と隣接する黒画素が２個以上存在す
る、 の何れかの場合に黒１１ｊｊｊ素とし、それ以外の場合
に白画素とすることを特徴とする画信号内挿方式。[Scope of Claims] A self-interpolation method that interpolates an image signal of one line (referred to as an interpolation line) to an input image signal of two lines before and after input (referred to as an input line), An arbitrary pixel on the line (referred to as a spout pixel) is determined by (a) one or more black pixels diagonally adjacent to the pixel of interest on each of the input lines before and after the above, (b) before and after the above. There are two or more black pixels adjacent to the pixel of interest on the input line, and there is one or more black pixels adjacent to the pixel of interest on the input line after the above. In any of the following cases, there is one or more black pixels adjacent to the pixel of interest on the second input line, and there are two or more black pixels adjacent to the pixel of interest on the subsequent input line. An image signal interpolation method characterized in that black pixels are used as 11jjj pixels in other cases, and white pixels are used in other cases.