JPS6085800U - Semiconductor read-only memory - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の縦積み方式のＲＯＭの一例の要部のブロ
ック図、第２図は第１図に示す縦積み方式のＲＯＭの詳
細回路図、第３図は本考案の一実施例の回路図である。 １・・・メモリセル・トランジスタ、２・・・メモリセ
ル列、３，３′・・・Ｘデコーダ、４，４′・・・Ｙデ
コーダ、５・・・センスアンプ、６・・・入力端子、７
・・・チップイネーブル信号入力端子、８・・・出力端
子、９・・・ｔｉ端子、１０・・・プリチャージ用トラ
ンジスタ、１１・・・セル列切換用トランジスタ、１２
．１３・・・インバータ、１４・・・ｍ入力ＮＯＲ回路
、１５・・・ｎ入力ＮＡＮＤ回路、１６・・・テスト端
子、１７・・・インバータ、１Ｂ・・（ｎ＋１）入力Ｎ
ＡＮＤ回路、１９・・・インバータ、２０・・・（ｍ＋
１）入力ＮＯＲ回路、２１・・・２人力ＮＯＲ回路。 カｌ圀 ６ １　　　　μ４　　　ＣＹＪ４ −　　　〜乃２ｇ」Figure 1 is a block diagram of the main parts of an example of a conventional vertically stacked ROM, Figure 2 is a detailed circuit diagram of the vertically stacked ROM shown in Figure 1, and Figure 3 is an example of an embodiment of the present invention. It is a circuit diagram. DESCRIPTION OF SYMBOLS 1...Memory cell transistor, 2...Memory cell column, 3, 3'...X decoder, 4,4'...Y decoder, 5...Sense amplifier, 6...Input terminal ,7
... Chip enable signal input terminal, 8 ... Output terminal, 9 ... ti terminal, 10 ... Precharge transistor, 11 ... Cell row switching transistor, 12
．． 13... Inverter, 14... m input NOR circuit, 15... n input NAND circuit, 16... test terminal, 17... inverter, 1B... (n+1) input N
AND circuit, 19...inverter, 20...(m+
1) Input NOR circuit, 21...2 manual NOR circuit. Kakuni 6 1 μ4 CYJ4 - ~no 2g"

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 複数個のメモリセル・トランジスタを直列に接続してな
るメモリセル列を複数列配置して構成されるメモリセル
アレイと、該メモリセルアレイの各行のトランジスタの
ゲートに共通に出力端が接続するｎ入力ＮＡＮＤ回路の
列を含んで構成されるＸデコーダと、入力端子の一つに
チップイネーブル信号を入力し他の端子にＹデコーダ信
号を入力するＮＯＲ回路の列と該ＮＯＲ回路の各々の出
力端にそれぞれゲートが接続するトランジスタの列から
成るメモリセル列切換えデコーダと、チップイネーブル
信号をゲートに入力するプリチャージ用トランジスタと
を含んで構成されるＹデコーダとを有する半導体読出し
専用メモリにおいて、前記ＸデコーダのＮＡＮＤ回路を
（ｎ＋１）入力ＮＡＮＤ回路とし、前記ＹデコーダのＮ
ＯＲ回路を（ｍ　十１）入力ＮＯＲ回路とし、前記新し
く追加されたＮＡＮＤ回路の入力端子をすべて接続し、
インバータを介して新しく設けたテスト端子に接続し、
前記ＹデコーダのＮＯＲ回路の新しく追加された入、力
端子をすべて共通接続しかつインバータを介して接続し
、前記チップイネーブル信号入力端子に入力端子の一つ
が接続し他の入力端子が前記（ｍ＋１）入力ＮＯＲ回路
の新しく追加された入力端子に接続し出力端子が前記プ
リチャージ用トランジスタのゲートに接続する２人力Ｎ
ＯＲ回路を設けたことを特徴とする半導体読出し専用メ
モ１几A memory cell array configured by arranging a plurality of memory cell columns each having a plurality of memory cells/transistors connected in series, and an n-input NAND whose output end is commonly connected to the gates of transistors in each row of the memory cell array. An X decoder including a row of circuits, a row of NOR circuits that input a chip enable signal to one of the input terminals and a Y decoder signal to the other terminal, and an output terminal of each of the NOR circuits. In a semiconductor read-only memory having a memory cell column switching decoder consisting of a column of transistors whose gates are connected, and a Y decoder including a precharging transistor inputting a chip enable signal to the gate, the The NAND circuit is an (n+1) input NAND circuit, and the NAND circuit of the Y decoder is
The OR circuit is made into a (m 11) input NOR circuit, and all the input terminals of the newly added NAND circuit are connected,
Connect to the newly installed test terminal via the inverter,
The newly added input and output terminals of the NOR circuit of the Y decoder are all commonly connected and connected via an inverter, one of the input terminals is connected to the chip enable signal input terminal, and the other input terminal is connected to the (m+1) input terminal. ) A two-power NOR circuit whose output terminal is connected to the newly added input terminal of the input NOR circuit and whose output terminal is connected to the gate of the precharge transistor.
1 liter of semiconductor read-only memo featuring an OR circuit