JPS6084835A - Method of treatment of fuse - Google Patents
Method of treatment of fuseInfo
- Publication number
- JPS6084835A JPS6084835A JP58192360A JP19236083A JPS6084835A JP S6084835 A JPS6084835 A JP S6084835A JP 58192360 A JP58192360 A JP 58192360A JP 19236083 A JP19236083 A JP 19236083A JP S6084835 A JPS6084835 A JP S6084835A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- state
- resistance value
- film
- treatment part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、ヒユーズ技術さらにはヒユーズの処理技術
に関し、たとえば半導体装置におけるヒユーズの形成、
処理に利用して有効な技術に関するものである。[Detailed Description of the Invention] [Technical Field] The present invention relates to fuse technology and further fuse processing technology, such as formation of fuses in semiconductor devices,
It relates to techniques that are effective for processing.
例えば、２５６にビットのダイナミックＲＡＭ（ランダ
ム・アクセス・メモリ）のような半導体記憶装置におい
ては、メモリアレイ内の欠陥ビットを含むメモリ列を、
予備のメモリ列と切り換えることによってチップの歩留
まりを向上させる目的で冗長回路が設けられることがあ
る。この冗長回路への切換えを行なうため、半導体基板
上にＳｉｎ、膜のような絶縁膜を介してポリシリコン等
からなるヒユーズを形成し、このヒーーズの切断の有無
によって設定を行なうことを考えた。この場合、ヒユー
ズは両端に２０Ｖ程度の電圧をかけて過電流を流しある
いはレーザーを照射することによりて溶断させることが
できる。For example, in a semiconductor storage device such as a 256-bit dynamic RAM (random access memory), a memory column containing a defective bit in the memory array is
Redundant circuitry may be provided to improve chip yield by switching with spare memory columns. In order to switch to this redundant circuit, we considered forming a fuse made of polysilicon or the like on a semiconductor substrate via an insulating film such as a Si film, and setting the fuse depending on whether or not the fuse is cut. In this case, the fuse can be blown by applying a voltage of about 20 V to both ends and causing an overcurrent to flow or by irradiating it with a laser.
ところが、過電流を流し１とニーズを溶断させた場合、
ヒユーズの切断状態が一様にならず、切断幅が非常に狭
かったり、あるいは飛び飛びの状態で切断されていたり
することがある。そのため、ヒユーズを備えた半導体チ
ップをパッケージに封入したとき、パッケージ内に生ず
る応力によってチップが湾曲させられ、ヒユーズの切断
部が再導通させられるおそれがある。また、半導体集積
回路においては、溶断されたヒーーズの成分が飛散でき
るようにするため、ヒユーズの上方の層間絶縁膜やパッ
シベーション膜は除去さ２ｔ、開口部が形成される。そ
のため、上記のごとく、ヒユーズの切断幅が狭いと、こ
の開口部から水分等が侵入して付着し、切断されたはず
のヒユーズ部分が導連状態にされてしまうおそれがある
。However, if an overcurrent flows and fuses 1 and needs,
The fuse may not be cut uniformly, and the width of the cut may be very narrow, or the fuse may be cut intermittently. Therefore, when a semiconductor chip including a fuse is enclosed in a package, the chip may be bent by the stress generated within the package, and there is a risk that the cut portion of the fuse may be re-conducted. Further, in a semiconductor integrated circuit, an interlayer insulating film or a passivation film above the fuse is removed 2t and an opening is formed so that the components of the blown fuse can be scattered. Therefore, as described above, if the cutting width of the fuse is narrow, there is a risk that moisture, etc. may enter and adhere to the opening through this opening, causing the fuse portion that was supposed to be cut to be in a connected state.
この発明の目的は、従来にない新規な効果を奏するヒユ
ーズ技術を提供することにある。An object of the present invention is to provide a fuse technology that provides novel effects not seen before.
この発明の他の目的は、例えば半導体集積回路における
ヒーーズの処理技術に適用した場合に、溶断されたヒユ
ーズの再導通による設定状態の変化のおそれをな（し、
確実に設定状態を維持させることかできるようにするこ
とにある。Another object of the present invention is to eliminate the possibility of a change in the setting state due to re-conduction of a blown fuse when applied to a heat treatment technique in a semiconductor integrated circuit, for example.
The purpose is to ensure that the set state is maintained.
この発明の他の目的は、例えば半導体集積回路における
状態設定用のヒユーズに適用した場合に、そのヒユーズ
の耐食性を向上させることにある。Another object of the present invention is to improve the corrosion resistance of a fuse when applied to a state setting fuse in a semiconductor integrated circuit, for example.
本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および霜付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention are:
It will become clear from the description in this specification and the frosted drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、この発明は、例えば半導体集積回路におい℃
状態設定用に設けられたヒーーズの一部を酸化物に変化
させることによっ℃その抵抗値を変え℃状態の設定を行
なえるように一′ｆることにより、ヒユーズ溶断に伴な
う再導通状態の発生等のおそれをなくし、確実に初期の
設定状態を維持させることができるようにする。また、
併せて、抵抗値の変化処理のされないヒユーズについて
もその表面ヲ酸化させることによりて耐食性を向上させ
るという上記目的を達成するものである。That is, the present invention can be used, for example, in semiconductor integrated circuits to
By changing a part of the fuse provided for setting the temperature into an oxide, the resistance value of the temperature can be changed and the temperature can be set. To eliminate the fear of occurrence of a state, etc., and to surely maintain an initial setting state. Also,
In addition, the above object of improving the corrosion resistance of fuses which are not subjected to resistance value changing treatment is also achieved by oxidizing the surface of the fuses.
以下図面を用いてこの発ａＡｔ具体的に説明する。This generation aAt will be specifically explained below using the drawings.
第１図およびｔＪｒ、２図は、本発明を半導体集積回路
における状態設定用のヒユーズに適用した場合の一実施
例を示すものである。1 and 2 show an embodiment in which the present invention is applied to a state setting fuse in a semiconductor integrated circuit.
この実施例では、シリコンチップのような一枚の半導体
基板１の主面に、熱酸化によりフィールド酸化膜２が形
成され、この酸化膜２の表面にＣＶＤ法によりＰＳＧ膜
（リン・シリコン・ガラス膜）のような層間絶縁膜３が
形成され又いる。そして、この層間絶縁膜３上に、図示
しない回路素子間Ｙ接続する配線を構成するためのアル
ミニウム層が蒸着され、ホトエツチングによる配線形成
と同時に、第１図に示すように、中央に幅の狭い処理部
４ａを有するヒユーズ４が形成さｔｔ−ｃいる。In this embodiment, a field oxide film 2 is formed on the main surface of a single semiconductor substrate 1 such as a silicon chip by thermal oxidation, and a PSG film (phosphorus silicon glass) is formed on the surface of this oxide film 2 by CVD. An interlayer insulating film 3 such as a film) is formed. Then, on this interlayer insulating film 3, an aluminum layer for configuring wiring for Y-connection between circuit elements (not shown) is vapor-deposited, and at the same time as the wiring is formed by photoetching, a narrow width is formed in the center as shown in FIG. A fuse 4 having a processing section 4a is formed tt-c.
また、上記ヒユーズ４の上には、Ｓｉｎ、等からナルフ
ァイナルバッジベージ目ン膜５がプラズマデポジション
等により形成される。そして上記ヒユーズ４の処理部４
ａ上方のパッシベーション膜５が、ホトエツチングによ
り一部除去されて開口部５ａが形成され、上記ヒユーズ
４の処理部４ａが露出されている。Further, on the fuse 4, a final badge film 5 made of Sin or the like is formed by plasma deposition or the like. And the processing section 4 of the fuse 4
A portion of the passivation film 5 above a is removed by photoetching to form an opening 5a, exposing the processed portion 4a of the fuse 4.
上記のごとく構成されたヒーーズ４は、配線と同一のア
ルミニウム層によって形成されているため、プロセスを
追加することなく形成することができるとともに、次の
ような方法により比較的容易に状態の設定を行なうこと
ができる。すなわち、上記ヒユーズ４は、半導体基板１
を酸化＊囲気中に置いて、開口部５ａからヒユーズ中央
の処理部４ａに適当な強さのレーザーを適当な時間だけ
照射してやることにより、第３図にドツトで示されてい
るごとく処理部４ａをアルミナ（ＡＩ！ｔ’ｓ）に変化
させることができる。このようにして、処理部４ａがア
ルミナ化されるとその抵抗値が非常に高くなるので、回
路のｔａ電圧Ｖｃｃ−７８８間にこのヒユーズ４と直列
に接続された抵抗素子を組み合わせてなる状態設定回路
における両者の接続ノードのレベルを、ヒーーズ４の抵
抗値の変化により変えてやることができる。従って、そ
の接続ノ−ドの電位ｔ、適当な論理しきい値電圧を有す
るインバータ等の入力信号とすることにより冗長回路を
備えた半導体記憶装置における冗長回路の切換え信号と
することができる。しかも、ヒユーズの溶断によって状
態の設定が行なわれるわけではないため、基板に加わる
応力によって再導通状態にされるようなこともない。Since the heater 4 configured as described above is formed of the same aluminum layer as the wiring, it can be formed without any additional process, and the state can be set relatively easily by the following method. can be done. That is, the fuse 4 is connected to the semiconductor substrate 1.
By placing it in an oxidizing atmosphere and irradiating the treatment part 4a at the center of the fuse with a laser of appropriate intensity for an appropriate time from the opening 5a, the treatment part 4a as shown by the dots in FIG. can be changed to alumina (AI!t's). In this way, when the processing section 4a is made of alumina, its resistance value becomes very high, so the state setting is made by combining a resistance element connected in series with this fuse 4 between the ta voltage Vcc-788 of the circuit. The level of the connection node between the two in the circuit can be changed by changing the resistance value of the heater 4. Therefore, by using the potential t of the connection node as an input signal of an inverter or the like having an appropriate logic threshold voltage, it can be used as a switching signal for a redundant circuit in a semiconductor memory device equipped with a redundant circuit. Moreover, since the state is not set by blowing out the fuse, there is no possibility that the state will be re-conducted due to stress applied to the substrate.
第４図は、ポリシリコンヒユーズにおける溶断処理に相
当する上記レーザーによる高抵抗化処理の１よされない
ヒーーズ４′の耐食性を向上させた構ｍ’ｌ示す。丁な
わち、このヒーーズ４′は、その表面が薄い酸化膜（Ａ
７！ｔ Ｕｓ） ６に覆われた構造となっている。この
酸化膜６は、上記と同様に酸素雰囲気中でヒユーズ４０
表面にレーザーを照射することにより形成することがで
きる。この場合、上記のごとく処理部４ａを完全にアル
ミナに変化させて高抵抗化する場合よりもレーザーの照
射時間を短くしてやることにより、ヒユーズ４０表面の
みを酸化させてＡｌｔｏｓ膜６を形成することができる
。FIG. 4 shows a structure in which the corrosion resistance of the fuse 4' is improved, even though the above-mentioned laser-based high-resistance process corresponding to the fusing process of a polysilicon fuse is not performed. In other words, this heater 4' has a thin oxide film (A
7! t Us) It has a structure covered by 6. This oxide film 6 is exposed to the fuse 40 in an oxygen atmosphere as described above.
It can be formed by irradiating the surface with a laser. In this case, it is possible to oxidize only the surface of the fuse 40 and form the Altos film 6 by making the laser irradiation time shorter than when the treated portion 4a is completely changed to alumina and made to have a high resistance as described above. can.
上記のようにヒユーズ４の表面が酸化膜６で覆われ又い
るとアルミナ（Ａ７！２０ｇ）は水分に対する耐食性が
高いので、開口部５ａより侵入した水分によりヒユーズ
４が腐食されるのを防止することができる。ポリシリコ
ンヒユーズの代わりにアルミヒユーズを用いると、アル
ミニウムがポリシリコンに比べて水分に対する耐食性が
低いため、ヒユーズ４が腐食され易くなるおそれかあ２
）が、上記のごとく表面に酸化膜６を形成−１−ること
によってこれを防止することができる。When the surface of the fuse 4 is covered with the oxide film 6 as described above, since alumina (A7! 20g) has high corrosion resistance against moisture, the fuse 4 is prevented from being corroded by moisture entering through the opening 5a. be able to. If an aluminum fuse is used instead of a polysilicon fuse, there is a risk that the fuse 4 will be easily corroded because aluminum has lower corrosion resistance against moisture than polysilicon.
) can be prevented by forming the oxide film 6 on the surface as described above.
ｌＲに、最近はコストダウンを図るためプラスチックパ
ッケージが使用されることが多くなって米ており、プラ
スチックパック゛−ジは水が侵入し易いという欠点を有
し又いる。ところが、」−記実施例によればヒーーズ４
の耐食性が向上されるため、開口部５ａから侵入した水
分によるヒユーズの腐食、断線のおそれがなくなるとい
う利点がある。In recent years, plastic packages have been increasingly used to reduce costs, but plastic packages also have the disadvantage of being easily penetrated by water. However, according to the embodiment described above, Hees 4
Since the corrosion resistance of the fuse is improved, there is an advantage that there is no risk of fuse corrosion or disconnection due to moisture entering through the opening 5a.
なお、上記実施例では、層間絶縁膜３上にアルミヒユー
ズ４が形成されているが、フィールド酸化膜２上に直接
アルミヒユーズ４を形成するようにし℃もよい。In the above embodiment, the aluminum fuse 4 is formed on the interlayer insulating film 3, but it is also possible to form the aluminum fuse 4 directly on the field oxide film 2 at a temperature of .degree.
また、上記ヒユーズ４０表面の酸化膜６はチップ上に複
数個設けられたヒーーズ４に対シーっずつレーザーを照
射して形成させる代わりに、プラズマＯＶＤ装置のよう
な装置を用いてプラズマ酸化を行ない、複数のヒーーズ
４の表面に同時に酸化膜６を形成させるようにしてもよ
い。Furthermore, instead of forming the oxide film 6 on the surface of the fuse 40 by irradiating a plurality of fuses 4 provided on the chip with a laser one by one, plasma oxidation is performed using a device such as a plasma OVD device. Alternatively, the oxide film 6 may be formed on the surfaces of a plurality of heaters 4 at the same time.
また、レーザーによる酸化の代わりに、陽極酸化法を用
いてヒユーズ４を酸化させるようにすることもできる。Furthermore, instead of laser oxidation, the fuse 4 may be oxidized using anodic oxidation.
さらに、上記実施例では、−例として半導体記憶装置に
おける冗長回路への切換え信号を発生するための状態設
定回路用のヒユーズに適用したものについて説明したが
、この発明はヒユーズ表面いて状態の設定を行なうよう
にしたすべての回路。Further, in the above embodiment, the fuse for a state setting circuit for generating a switching signal to a redundant circuit in a semiconductor memory device was described as an example. All circuits made to perform.
例えば０ＯＤＥＯ（符号器−復号器）のよりなＡ／Ｄ、
Ｄ／Ａ変換器を備えた半導体集積回路において、Ａ／Ｄ
、Ｄ／Ａ変換器に供給される基準電圧発生回路に使用さ
れる電圧調整用のヒユーズ等にも適用することができる
。For example, 0ODEO (encoder-decoder) more A/D,
In a semiconductor integrated circuit equipped with a D/A converter, A/D
The present invention can also be applied to voltage regulating fuses used in reference voltage generation circuits supplied to D/A converters.
半導体基板の主面に平面的に形成された状態設定用のヒ
ユーズの一部ヲ酸化物に変化させることによってその抵
抗値を変えて状態の設定を行なうようにしたので、ヒユ
ーズに切断箇所を生じさせることなく状態の設定を行な
えるという作用により、パッケージングの際に、半導体
基板内に生ずる応力によって切断された箇所が接触した
り、パッシベーション膜の開口部から侵入した水分が付
着することにより、ヒユーズが再導通状態されるような
ことがなくなり、確実に初期の設定状態を維持させるこ
とができるという効果がある。By changing part of the state setting fuse, which is formed flat on the main surface of the semiconductor substrate, into oxide, the resistance value can be changed to set the state. Due to the ability to set the state without causing damage, during packaging, the stress generated within the semiconductor substrate may cause the cut points to come into contact with each other, or moisture that has entered through the openings of the passivation film may adhere to the semiconductor substrate. This has the effect that the fuse will not be re-conducted and the initial setting state can be reliably maintained.
また、半導体基板上に平面的に形成された状態設定用の
ヒユーズのうち抵抗値の変化処理のなされないヒユーズ
の表面に酸化膜を形成させるようにしたので、ヒユーズ
表面の酸化膜が開口部から侵入した水分等に対する保砕
膜となるという作用により、ヒーーズの腐食を防止する
ことができるという効果がある。In addition, among the state setting fuses that are formed flat on the semiconductor substrate, an oxide film is formed on the surface of the fuse that is not subjected to resistance value change processing, so that the oxide film on the fuse surface can be seen from the opening. By acting as a crushing membrane against intruding moisture, etc., it is effective in preventing corrosion of the heater.
さらに、上記ヒユーズを半導体集積回路における配線形
成用のアルミニウム層で構成することにより、プロセス
を追加することなくヒユーズを形成することができると
ともに、アルミニウムは比較的酸化され易いので、ヒユ
ーズ形成後における状態設定のための酸化処理が容易に
行なえるという効果がある。Furthermore, by constructing the above-mentioned fuse with an aluminum layer for forming wiring in a semiconductor integrated circuit, the fuse can be formed without additional processes, and since aluminum is relatively easily oxidized, the state of the fuse after formation is This has the effect that oxidation treatment for setting can be easily performed.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定さｔし
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained based on the examples above, the present invention is not limited to the above examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.
例えば、上記実施例ではヒユーズを配線形成用のアルミ
ニウム層で構成しているが、アルミニウム以外の金属や
ポリシリコン等でヒーーズを構成することも可能である
。For example, in the above embodiment, the fuse is made of an aluminum layer for forming wiring, but it is also possible to make the fuse with a metal other than aluminum, polysilicon, or the like.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路につ
いて説明したが、それに限定されるものではなく、たと
えば、配線基板等に設けられるヒユーズの形成、処理技
術などにも適用できる。In the above description, the invention made by the present inventor has mainly been explained with respect to the semiconductor integrated circuit, which is the field of application that forms the background of the invention, but is not limited thereto. It can also be applied to processing technology, etc.
第１図は本発明に係るヒユーズの構成の一実施例を示す
平面図、
第２図は第１図における…−ＩＩ紗断面同断面図図はそ
のヒユーズの酸化処理（高抵抗化）後の状態を示す断面
図、
第４図はヒユーズの表面のみ’＆ｆｆ化して耐食性ン向
上させた状態を示す断面図である。
１・・・半導体基板、２・・・フィールド酸化膜、３・
・・層間絶縁膜、４・・・ヒーーズ、４ａ・・・処理部
、５・・・パッシベーション膜、５ａ・・・開口部、６
・・・ｆｆ化膜（ＡＡ！ｔｅａ膜）。
第１図
ｄ
第 ２ 図
第 ３ 図
／
第 ４ 図Fig. 1 is a plan view showing an embodiment of the structure of a fuse according to the present invention, Fig. 2 is a cross-sectional view of the...-II gauze cross section in Fig. 1, and the figure shows the fuse after oxidation treatment (high resistance) Fig. 4 is a cross-sectional view showing a state in which only the surface of the fuse has been made '&ff' to improve its corrosion resistance. 1... Semiconductor substrate, 2... Field oxide film, 3...
... Interlayer insulating film, 4... Heater, 4a... Processing section, 5... Passivation film, 5a... Opening, 6
...ff film (AA! tea film). Figure 1d Figure 2 Figure 3/Figure 4
Claims (1)
ヒユーズの一部を酸化物忙変化させることによってその
抵抗値を変えて状態の設定を行なえるようにしたことを
特徴とするヒユーズ処理方法。 ２、上記ヒユーズのうち高抵抗化されないものの表面に
酸化膜を形成させることによってヒユーズの耐食性を向
上させるようにしたことｔ特徴とする特許請求の範囲第
１項記載のヒユーズ処理方法。 ３、上記ヒユーズを半導体集積回路における配線形成用
のアルミニウム層で構成するとともに、酸素雰囲気中で
このアルミヒユーズの一部にレーザーを照射してアルミ
ナに変化させることによって状態の設定を行なえるよう
にしたことを特徴とする特許請求の範囲第１項もしくは
第２項記載のヒユーズ処理方法。[Claims] 1. The state can be set by changing the resistance value of a part of the state setting fuse formed flat on the surface of the substrate by changing the oxide content. A fuse disposal method characterized by: 2. The method for treating a fuse according to claim 1, characterized in that the corrosion resistance of the fuse is improved by forming an oxide film on the surface of the fuse that is not made to have a high resistance. 3. The above-mentioned fuse is made of an aluminum layer for forming wiring in a semiconductor integrated circuit, and the state can be set by irradiating a part of the aluminum fuse with a laser in an oxygen atmosphere to change it to alumina. A fuse treatment method according to claim 1 or 2, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192360A JPS6084835A (en) | 1983-10-17 | 1983-10-17 | Method of treatment of fuse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192360A JPS6084835A (en) | 1983-10-17 | 1983-10-17 | Method of treatment of fuse |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084835A true JPS6084835A (en) | 1985-05-14 |
Family
ID=16289979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192360A Pending JPS6084835A (en) | 1983-10-17 | 1983-10-17 | Method of treatment of fuse |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084835A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0387887A2 (en) * | 1989-03-17 | 1990-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device suitable for cutting or joining inter connection layer by charged particles and method of manufacturing the same |
| US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007515057A (en) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure and laser fuse programming |
| JP2008034838A (en) * | 2006-07-07 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device mounted with fuse memory |
| JP2009062587A (en) * | 2007-09-07 | 2009-03-26 | Global Mach Kk | Method for depositing alumina layer and coating film of base material |
-
1983
- 1983-10-17 JP JP58192360A patent/JPS6084835A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0387887A2 (en) * | 1989-03-17 | 1990-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device suitable for cutting or joining inter connection layer by charged particles and method of manufacturing the same |
| US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2007515057A (en) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure and laser fuse programming |
| JP4871132B2 (en) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure and method for forming the same |
| JP2008034838A (en) * | 2006-07-07 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device mounted with fuse memory |
| JP2009062587A (en) * | 2007-09-07 | 2009-03-26 | Global Mach Kk | Method for depositing alumina layer and coating film of base material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503315A (en) | Semiconductor device with fuse | |
| JPH10270566A (en) | Solid circuit having laser fusing conductor and its manufacture | |
| EP0112675A1 (en) | A link structure selectively activable to create a conducting link in an integrated circuit | |
| JP2728412B2 (en) | Semiconductor device | |
| JPS6084835A (en) | Method of treatment of fuse | |
| JPS6084837A (en) | Semiconductor integrated circuit device | |
| JPH0225055A (en) | Semiconductor memory device | |
| JPS62119938A (en) | Semiconductor device provided with redundancy circuit | |
| KR20000035223A (en) | Fuse layout for improved fuse blow process window | |
| JPS5650531A (en) | Semiconductor integrated circuit and programming method therefor | |
| JPS5823475A (en) | Semiconductor device and its manufacture | |
| JP2001244344A (en) | Fuse for semiconductor device | |
| JPS6035534A (en) | Semiconductor device | |
| JP3171977B2 (en) | Semiconductor device | |
| JPS61110447A (en) | Semiconductor device | |
| JPH058579B2 (en) | ||
| JPS6412097B2 (en) | ||
| JPS59148198A (en) | Semiconductor device | |
| JPS63198354A (en) | Semiconductor device | |
| JPS60180140A (en) | Semiconductor device | |
| JPS6237944A (en) | Semiconductor device | |
| JPS6091654A (en) | Fuse of laser-trimming in semiconductor device | |
| JPH01181545A (en) | Semiconductor device | |
| JPH03106055A (en) | Semiconductor device and manufacture thereof | |
| JPH0344062A (en) | Integrated circuit having improved soluble link |