JPS6083299A - 電荷結合半導体装置 - Google Patents
電荷結合半導体装置Info
- Publication number
- JPS6083299A JPS6083299A JP58191505A JP19150583A JPS6083299A JP S6083299 A JPS6083299 A JP S6083299A JP 58191505 A JP58191505 A JP 58191505A JP 19150583 A JP19150583 A JP 19150583A JP S6083299 A JPS6083299 A JP S6083299A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- electrodes
- horizontal shift
- horizontal
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電荷結合素子、とくに複数の垂直シフトレジス
タと水平シフトレジスタとを有する電荷結合素子に関す
る。
タと水平シフトレジスタとを有する電荷結合素子に関す
る。
電荷結合素子（以後ＣＯＤと記す）は、従来からの高度
の集積回路技術を基盤とし、その発展とともに急速な開
発が進められ、近年固体撮像、アナログ遅延線、メモリ
等の各種の応用がなされるようになった。特にＣＯＤを
用いた固体撮像素子は、低消費電力、小型、軽量など多
くの特徴を有し近年その開発が盛んである。一般にＣＯ
Ｄ固体撮］象素子はフレームトランスファ型とインタラ
イン型とに分類さｈるが、いずｉｔも現在、多画素。
の集積回路技術を基盤とし、その発展とともに急速な開
発が進められ、近年固体撮像、アナログ遅延線、メモリ
等の各種の応用がなされるようになった。特にＣＯＤを
用いた固体撮像素子は、低消費電力、小型、軽量など多
くの特徴を有し近年その開発が盛んである。一般にＣＯ
Ｄ固体撮］象素子はフレームトランスファ型とインタラ
イン型とに分類さｈるが、いずｉｔも現在、多画素。
高密度化される傾向にある。これらの固体撮像素子は複
数の垂直シフトレジスタと水平シフトレジスタとを有す
るが、多画素、高密度化にともない水平シフトレジスタ
の素子ピッチが縮小化されろ。
数の垂直シフトレジスタと水平シフトレジスタとを有す
るが、多画素、高密度化にともない水平シフトレジスタ
の素子ピッチが縮小化されろ。
このため水平方向の密度は、通常水平シフトレジスタの
最小の素子ピッチで制限さノする。
最小の素子ピッチで制限さノする。
第１図は従来の固体撮像素子の垂直シフトレジスタと、
水平シフトレジスタとの接続部の平面図を示している。
水平シフトレジスタとの接続部の平面図を示している。
図において、１は水平シフトレ・ンスタの信号転送チャ
ネル、２〜４は垂直シフトレジスタの信号転送チャネル
、６〜１５は水平シフトレジスタを構成する転送電極、
１６は垂直シフトレジスタを構成する一転送電極、２１
は垂直シフトレジスタの最終転送電極１６および水平シ
フトレジスタ１の転送電極６〜１０に隣接するトランス
ファゲート電極士ある。また本素子では水平シフトレジ
スタの駆動として二相駆動を仮定しておシ、水平シフト
レジスタの転送電極６〜１０は蓄積電極、１１〜１５は
バリヤ電極として作用する。
ネル、２〜４は垂直シフトレジスタの信号転送チャネル
、６〜１５は水平シフトレジスタを構成する転送電極、
１６は垂直シフトレジスタを構成する一転送電極、２１
は垂直シフトレジスタの最終転送電極１６および水平シ
フトレジスタ１の転送電極６〜１０に隣接するトランス
ファゲート電極士ある。また本素子では水平シフトレジ
スタの駆動として二相駆動を仮定しておシ、水平シフト
レジスタの転送電極６〜１０は蓄積電極、１１〜１５は
バリヤ電極として作用する。
１７〜１８は蓄積電極６〜１００間隙部に電位バリヤを
発生させるだめの領域である。図において、水平シフト
レジスタの一素子のピッチは、水平シフトレジスタの４
つの転送電極、例えば６，１１゜７．１２の水平方向の
電極長によって決定され、したがって垂直シフトレジス
タ２〜４の水平方向のピンチも水平シフトレジスタの一
素子のピッチによって決定されている。すなわち、垂直
シフトレジスタの密度は水平シフトレジスタの電極の最
小加工寸法によって決定されてしまう。このため多画素
、高密度世するためには従来の素子構造では不可能であ
る。
発生させるだめの領域である。図において、水平シフト
レジスタの一素子のピッチは、水平シフトレジスタの４
つの転送電極、例えば６，１１゜７．１２の水平方向の
電極長によって決定され、したがって垂直シフトレジス
タ２〜４の水平方向のピンチも水平シフトレジスタの一
素子のピッチによって決定されている。すなわち、垂直
シフトレジスタの密度は水平シフトレジスタの電極の最
小加工寸法によって決定されてしまう。このため多画素
、高密度世するためには従来の素子構造では不可能であ
る。
本発明め目的は、このような従来の欠点を除去した新し
い電荷結合半導体装置を提供することにある。
い電荷結合半導体装置を提供することにある。
本発明によれば、電荷結合素子による複数列の垂直シフ
トレジスタ群と、該シフトレジスタ群の信号転送方向と
直角方向に配置さｈたＭ行の水平シフトレジスタ群とを
有し、前記垂直シフトレジスタ群と前記水平シフトレジ
スタ群の第一の水平シフトレジスタとの間および前記Ｍ
行の水平シフトレジスタとの間および前記Ｍ行の水平シ
フトレジスタ間には該水平シフトレジスタの信号転送方
向と平行にトランスファゲート電極が配置されだ１捏荷
結合半導体装置において、前記Ｍ行の水平シフトレジス
タ間に配置されたトランスファゲート電極を複数の電極
によって構成せしめたこと全特徴とする↑］イ荷結合半
導体装置が得られる。
トレジスタ群と、該シフトレジスタ群の信号転送方向と
直角方向に配置さｈたＭ行の水平シフトレジスタ群とを
有し、前記垂直シフトレジスタ群と前記水平シフトレジ
スタ群の第一の水平シフトレジスタとの間および前記Ｍ
行の水平シフトレジスタとの間および前記Ｍ行の水平シ
フトレジスタ間には該水平シフトレジスタの信号転送方
向と平行にトランスファゲート電極が配置されだ１捏荷
結合半導体装置において、前記Ｍ行の水平シフトレジス
タ間に配置されたトランスファゲート電極を複数の電極
によって構成せしめたこと全特徴とする↑］イ荷結合半
導体装置が得られる。
以下、図面を用いて本発明を説明する。
第２図は本発明による一実施例を示し、垂直シフトレジ
スタと、水平シフトレジスタとの接続部の平面図を示し
ている。図において、３１．３２は第１および第２の水
平シフトレジスタの信号転送チャネル、３３〜３７は垂
直シフトレジスタの（＝Ｍ転送チャネル、３８〜４７は
水平シフトレジスタの転送電極、４８は垂直シフトレジ
スタの一転送電極、４９〜５１はそれぞれ、第１．第２
および第３のトランスファゲート電極である。本素子で
は２チヤネルの水平シフトレジスタの駆動として二相駆
動を仮定しておし、水平シフトレジスタの転送電極３８
〜４２は蓄積電極、４３〜４７はバリヤ電極として作用
する。５２〜５９は蓄積電極３８〜４２の間隙部に電位
バリヤを発生させるだめの領域である。本実施例では垂
直シフトレジスタから送られてくる信号電荷を２つの水
平シフトレジスタに振シ分けて転送する例について示し
てあり、１つの垂直シフトレジスタに２つの水平転送電
極が対応して配置されている。また２つの水平シフトレ
ジスタ３１．３２間には２つのトランスファゲート電極
５０．５１が配置されている。斜線部で示される領域６
０．６１はチャネルストッパである。つぎに本素子の動
作を説明する。第３図は本素子葡駆動するだめの駆動波
形の一例を示す。時刻ｔ、において垂直シフトレジスタ
の最終転送電極４８（φｖ４）に蓄積されていた電荷は
、時刻ｔ、においてφｖ４がオフすると同時に、第１の
トランスファゲート電極４９（φＬｌ）がオンすること
により、第１のトランスファゲート電極下へ移動する。
スタと、水平シフトレジスタとの接続部の平面図を示し
ている。図において、３１．３２は第１および第２の水
平シフトレジスタの信号転送チャネル、３３〜３７は垂
直シフトレジスタの（＝Ｍ転送チャネル、３８〜４７は
水平シフトレジスタの転送電極、４８は垂直シフトレジ
スタの一転送電極、４９〜５１はそれぞれ、第１．第２
および第３のトランスファゲート電極である。本素子で
は２チヤネルの水平シフトレジスタの駆動として二相駆
動を仮定しておし、水平シフトレジスタの転送電極３８
〜４２は蓄積電極、４３〜４７はバリヤ電極として作用
する。５２〜５９は蓄積電極３８〜４２の間隙部に電位
バリヤを発生させるだめの領域である。本実施例では垂
直シフトレジスタから送られてくる信号電荷を２つの水
平シフトレジスタに振シ分けて転送する例について示し
てあり、１つの垂直シフトレジスタに２つの水平転送電
極が対応して配置されている。また２つの水平シフトレ
ジスタ３１．３２間には２つのトランスファゲート電極
５０．５１が配置されている。斜線部で示される領域６
０．６１はチャネルストッパである。つぎに本素子の動
作を説明する。第３図は本素子葡駆動するだめの駆動波
形の一例を示す。時刻ｔ、において垂直シフトレジスタ
の最終転送電極４８（φｖ４）に蓄積されていた電荷は
、時刻ｔ、においてφｖ４がオフすると同時に、第１の
トランスファゲート電極４９（φＬｌ）がオンすること
により、第１のトランスファゲート電極下へ移動する。
つぎに時刻ｔ、で水平シフトレジスタの転送ｍｉ＆３８
，４３゜４０．４５，４２．４７（φ、）がオンすると
、この電荷はパルスφ、が印加される前記転送電極の蓄
積電極３８，４０．４２下へ移動する。このとき水平シ
フトレジスタを駆動する他方のパルスφ１ はオフ状態
を保つため、パルスφ１と対応する垂面シフトレジスタ
３４．３６中の第１のトランスファゲート電極４９下の
電荷は移動せずにそのままの状態を保つ。つぎに時刻ｔ
４でパルスφ、がオフして第２のトランスファゲート電
極５０に印加されるパルスφＬｔがオンすると蓄積電極
３８，４０．４２下の電荷は第２のトランスファゲート
電極５０下へ移動する。これと同時にパルスφ、がオン
状態とな勺第１のトランス７アゲート箪極４９下に残っ
ていた電智が、第１の水平シフトレジスタの蓄積電極３
９，４］下へと移動する（時刻ｔｓ）。この七きφ、は
オフ状態を保つ。つぎに時刻ｔ６でＭｆＪ記第２のトラ
ンス７アゲート電極下の電荷は、パルスφＬ、のオンに
よって第３のトランスノアゲート電極下へと移動する。
，４３゜４０．４５，４２．４７（φ、）がオンすると
、この電荷はパルスφ、が印加される前記転送電極の蓄
積電極３８，４０．４２下へ移動する。このとき水平シ
フトレジスタを駆動する他方のパルスφ１ はオフ状態
を保つため、パルスφ１と対応する垂面シフトレジスタ
３４．３６中の第１のトランスファゲート電極４９下の
電荷は移動せずにそのままの状態を保つ。つぎに時刻ｔ
４でパルスφ、がオフして第２のトランスファゲート電
極５０に印加されるパルスφＬｔがオンすると蓄積電極
３８，４０．４２下の電荷は第２のトランスファゲート
電極５０下へ移動する。これと同時にパルスφ、がオン
状態とな勺第１のトランス７アゲート箪極４９下に残っ
ていた電智が、第１の水平シフトレジスタの蓄積電極３
９，４］下へと移動する（時刻ｔｓ）。この七きφ、は
オフ状態を保つ。つぎに時刻ｔ６でＭｆＪ記第２のトラ
ンス７アゲート電極下の電荷は、パルスφＬ、のオンに
よって第３のトランスノアゲート電極下へと移動する。
さらにこの電荷は時刻ｔ７においてφ、がオンすること
によシ、第２の水平シフトレジスタの蓄積電極３８，４
０．４２下へと移動する。このとき前記第１の水平シフ
トレジスタの蓄積電極３９．４１下に蓄積されていた信
号電荷は左方へ移動し、第１の水平シフトレジスタの蓄
積電極３８．４０へ蓄積゛されるようになる（時刻ｔｏ
）。
によシ、第２の水平シフトレジスタの蓄積電極３８，４
０．４２下へと移動する。このとき前記第１の水平シフ
トレジスタの蓄積電極３９．４１下に蓄積されていた信
号電荷は左方へ移動し、第１の水平シフトレジスタの蓄
積電極３８．４０へ蓄積゛されるようになる（時刻ｔｏ
）。
この状態で、垂直シフトレジスタ３４．３６から転送さ
れてきた信号１Ｌ荷は第１の水平シフトレジスタへ、垂
直シフトレジスタ３３，３５．３７から転送されてきた
侶号亀σｊは第２の水平シフトレジスタへ蓄積されたこ
とになる。結局、垂直シフトレジスタの縦方向の交互の
列毎ｅこ信号電荷が２つの水平シフトレジスタに振シ分
けられたことになる。
れてきた信号１Ｌ荷は第１の水平シフトレジスタへ、垂
直シフトレジスタ３３，３５．３７から転送されてきた
侶号亀σｊは第２の水平シフトレジスタへ蓄積されたこ
とになる。結局、垂直シフトレジスタの縦方向の交互の
列毎ｅこ信号電荷が２つの水平シフトレジスタに振シ分
けられたことになる。
したがって、本実施例に示されるような素子構成によシ
、水平シフトレジスタの２ｉｌ！極毎に１垂直シフトレ
ジスタを配置できるため、従来素子のように水平シフト
レジスタの４電極毎に１垂直シフトレジスタを配置した
場合と比べ、水平方向の密度を２倍にできる。本実施例
においては、垂直シフトレジスタからの信号電荷を２つ
の水平シフトレジスタに振シ分けることによシ高密度化
をはかっているが、本発明の主旨を適用することにより
、３つ、あるいはそれ以上の複数の水平シフトレジスタ
に信号電荷を振シ分けることも可能である。
、水平シフトレジスタの２ｉｌ！極毎に１垂直シフトレ
ジスタを配置できるため、従来素子のように水平シフト
レジスタの４電極毎に１垂直シフトレジスタを配置した
場合と比べ、水平方向の密度を２倍にできる。本実施例
においては、垂直シフトレジスタからの信号電荷を２つ
の水平シフトレジスタに振シ分けることによシ高密度化
をはかっているが、本発明の主旨を適用することにより
、３つ、あるいはそれ以上の複数の水平シフトレジスタ
に信号電荷を振シ分けることも可能である。
以上述べたように、本発明によれば水平方向に高密度の
電荷結合半導体装置が実現できる。
電荷結合半導体装置が実現できる。
第１図は従来の電荷結合半導体装置の垂直シフトレジス
タと水平シフトレジスタとの接続部、第２図は本発明に
よる電荷結合半導体装置の垂直シフトレジスタと水平シ
フトレジスタとの接続部の一実施例、第３図は本発明に
よる電荷結合半導体装置の駆動波形の一例金示す。図に
おいて、１゜３１．３２は水平シフトレジスタの信号転
送チャネル、２〜４，３３〜３７は垂直シフトレジスタ
の信号転送チャネル、６〜１５．３８〜４７ は水平シ
フトレジスタの転送電極、１６．４８は垂直シフトレジ
スタの転送電極、２１．４９ 、５０ 、５１はトラン
ス７アゲート電極である。 第１図 第２図
タと水平シフトレジスタとの接続部、第２図は本発明に
よる電荷結合半導体装置の垂直シフトレジスタと水平シ
フトレジスタとの接続部の一実施例、第３図は本発明に
よる電荷結合半導体装置の駆動波形の一例金示す。図に
おいて、１゜３１．３２は水平シフトレジスタの信号転
送チャネル、２〜４，３３〜３７は垂直シフトレジスタ
の信号転送チャネル、６〜１５．３８〜４７ は水平シ
フトレジスタの転送電極、１６．４８は垂直シフトレジ
スタの転送電極、２１．４９ 、５０ 、５１はトラン
ス７アゲート電極である。 第１図 第２図
Claims (1)
- 電荷結合素子による複数列の垂直シフトレジスタ群と、
該シフトレジスタ群の信号転送方間と直角方向に配置さ
れたＭ行の水平シフトレジスタ群とを有し、前記垂直シ
フトレジスタ群と前記水平シフトレジスタ群の第一の水
平シフトレジスタとの間および前記Ｍ行の水平シフトレ
ジスタ間には該水平シフトレジスタの信号転送方向と平
行にトランスファゲート電極が配置された電荷結合半導
体装置において、前記Ｍ行の水平シフトレジスタ間に配
置されたトランスファゲート電極を複数の電極によって
構成せしめたことを特徴とする電荷結合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191505A JPS6083299A (ja) | 1983-10-13 | 1983-10-13 | 電荷結合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191505A JPS6083299A (ja) | 1983-10-13 | 1983-10-13 | 電荷結合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6083299A true JPS6083299A (ja) | 1985-05-11 |
| JPH0443358B2 JPH0443358B2 (ja) | 1992-07-16 |
Family
ID=16275764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191505A Granted JPS6083299A (ja) | 1983-10-13 | 1983-10-13 | 電荷結合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083299A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525744U (ja) * | 1991-09-12 | 1993-04-02 | 三洋電機株式会社 | 固体撮像素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111491A (ja) * | 1981-12-25 | 1983-07-02 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
-
1983
- 1983-10-13 JP JP58191505A patent/JPS6083299A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111491A (ja) * | 1981-12-25 | 1983-07-02 | Nippon Kogaku Kk <Nikon> | 固体撮像装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0525744U (ja) * | 1991-09-12 | 1993-04-02 | 三洋電機株式会社 | 固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443358B2 (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807037A (en) | Low noise CCD image sensor having a plurality of horizontal CCD registers | |
| US4575763A (en) | CCD with number of clocking signal phases increasing in later charge transfer stages | |
| US6185270B1 (en) | Solid state imaging device and method for driving the same | |
| JPS6038869A (ja) | 二次元ｃｃｄイメ−ジセンサ | |
| JPS6083299A (ja) | 電荷結合半導体装置 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JPH0113676B2 (ja) | ||
| JPS639153A (ja) | 電荷結合素子装置およびその駆動方法 | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| JPS60213060A (ja) | 電荷結合素子およびその駆動方法 | |
| JPS6329872B2 (ja) | ||
| JP3002365B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| EP0308624A2 (en) | Solid state imaging device for providing line decimated output | |
| JP2507993B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JPH0697412A (ja) | 固体撮像装置 | |
| JPH0697206A (ja) | 電荷転送装置 | |
| JPS62229876A (ja) | 電荷結合素子およびその駆動方法 | |
| JP2754918B2 (ja) | 電荷結合装置及びその駆動方法 | |
| JP2867447B2 (ja) | 固体撮像装置 | |
| JPH0714043B2 (ja) | 電荷結合半導体素子とその駆動方法 | |
| JPH06311432A (ja) | 固体撮像装置 | |
| JPH0415560B2 (ja) | ||
| EP0060198A2 (en) | Serial-parallel-serial charge coupled device and method of transferring charge therein | |
| JPS622509B2 (ja) |