JPS6077543A - 多重伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、多重伝送装置に係シ、特に、制御盤及び制御
装置の内部、複数の制御盤の相互間、または制御盤と制
御装置の間に適用するのに好適な多重伝送装置に関する
。

〔発明の背景」 従来の制イ卸盤及び制御装置における配線状況を第１図
に示す。ｌは制御盤、２Ｎ及び２Ｂは制御装置である。

制御盤１内のスイッチ及びレノく−等の操作ｇｙ　Ｓ　
Ｗ　、及びランプやメータ等の表示器ＬＴは、ケーブル
Ｃｔ介して制御装置ａｉＺＡ及び２Ｂに接続されている
。近年、特にプラントの自動化推進や監視機能強化によ
ってケーブルＣの本数が増大し、配線作業が著しく面倒
になって配線に要する時間が長くなっている。

そこで、配線作業の合理化のためには、特に、ディジタ
ル信号を対象とした場合、第２図に示すような多重伝送
技術の採用が容易に考えられる。

ここで、第１図と同一の符号は、第１図と同一の構成を
示している。ＴａＵは多重伝送処理ユニット、ＭＣは多
重伝送路となるケーブルである。第２図から明らかなよ
う５こ、制御盤ｌ内の操作器ＳＷや表示器Ｉ、Ｔに接続
するケーブルＣは、一旦多重伝送処理ユニツ）　Ｔ　［
４Ｕで集約される。制Ｏｊ１装置ｔ２Ａ及び２Ｂにおい
ても、制御盤１とつながる信号のケーブルは、それぞれ
の多重伝送処理ユニット’Ｉ’ＥＬＵに集約される。こ
のようにすれば、制御盤１と制御装置２Ｎ及び２Ｂとの
間のケーク。

ルｔまケーブルＭＣに集約されたことになシ、ケーブル
本数の大幅削減が可能となる。

ただし、第２図において適用する多重伝送技術は、一般
に１ｄ号の方向性に注意を払わねばならない。操作器Ｓ
Ｗと表示器ＬＴでは、それぞれ信号の方向は逆であり、
前者は制御装置２Ａ及び２Ｂの方向に向って信号が伝送
されるのに対し、後者は制御装置１ｔＺＡ及び２Ｂから
信号が向って来るように伝送される。従って、多重伝送
処理ユニットＴａＵへのケーブルＣの接続に際しては、
このような信号の方向性に留意しなければならない。

この留意点の内容を、第３図において説明する。

第３図に於て、一対のディジタル信号の多重伝送処理ユ
ニットｉ’　ｉｔ　Ｕ（１）及びＴｌ（Ｕ（２）は、い
ずれも同一の４’ｔ＋￥成になっている。Ｐ／Ｓは並列
・直列変（Ａ器、Ｓ／Ｐは１１列・並列変換器であシ、
Ｔ、　ａはそれぞれ送信ｄ；、受信器である。いま、多
重伝送処理ユニツ）　Ｔ　ｔ（、Ｕ（１）は制飼盤１に
、多重伝送処理ユニットＴ　ＦＬＵ（２＋は制御装置２
Ｎ及び２Ｂに、ｌ＆Ｍされるものとする。制御盤ｌの多
数のディジタル信号送信用のケーブルＣのうち、制御装
置の方向に向かって信号を伝送するケーブルは多重伝送
処理二二ツ）ＴＲ，Ｕ（１）の並列・直列変換器Ｐ／Ｓ
の端子ｔ１に接続し、一方、制御装置の方から送られて
くる信号を受けとるケーブルＣは多重伝送処理二二ツ）
ＴａＵ（１）の直列・並列変換器Ｓ／Ｐの端子ｔ、８の
該当部に接続する。一方、同じように、伝送における信
号の方向性に留意した配線作業が制御装置側の多重伝送
処理ユニツ）ＴａＵ（２）においてもなされる。多重伝
送処理ユニットＴ　Ｒ，Ｕｆｌ）の並列・直列変換器Ｐ
／Ｓで直列信号に変換された多重信号は、送信器Ｔから
出力されてケーブルＭＣｔ−介して送られ、多重伝送処
理ユニツ）ＴＲＵ（２１の受信器ａで受信される。この
受信信号は、並列・直列変換器Ｐ／Ｓで並列信号に戻さ
れ、端子ｔ１２の該当部に分配される。このようにして
、制御盤ｌ内の信号は、ケーブルＭＣを介して制御装置
ｆ２＆及び２Ｂに伝送される。一方、制御装置２ｋ及び
２Ｂから制御ｍｌに向かう信号は、多重伝送処理ユニッ
トＴ　Ｅｌ　Ｕｔ２）を送信側、多【■伝送処理ユニッ
トＴ　ＲＵ（１）を受信側として、上述と同様の動作で
伝送される。

前述の如く設計時や配線作業においては、各ケーブルＣ
の信号の伝送方向に応じて並列・直列変換器Ｐ／Ｓ及び
直列・並列変換器Ｓ／Ｐのいずれの端子にケーブルＣを
接続しなければならないかを決定する必要がある。一般
に、並列・直列変換器Ｐ／Ｓ及び直列・並列変換器８７
Ｐの端子数は予め定められている。このためケーブルＣ
ｔ並列・直列変３％！Ｐ／Ｓ及び直列・並列変換器Ｓ／
Ｐの端子に接続していくうちに、並列・直列変換器Ｐ／
Ｓの端子は余っているが、直列・並列変換器Ｓ／Ｐの端
子数は足りないということも起こシ得る。すｌわら、プ
ラントの調整中に時々起きる配線変更や追加配線にも柔
軟に対応できない。

〔発明の目的〕

本発明の目的は、上記した事項を考慮し、信号の伝送方
向を考慮することなく容易に配線作業ができる多重伝送
袋′ａｔ−提供することにある。

〔発明の概要〕

本発明の特徴は、送信器と、受信器と、送信器に接続さ
れる並列・直列変換器と、受信器に接続された直列・並
列変換器と、信号伝送路に接続されて信号伝送路を並列
・直列変換器及び直列変換器のいずれか一方に接続する
切換手段と、直列・並列変換器の出力信号に基づいて切
換手段の接続状態を制御する手段を有することにある。

〔発明の実施例〕 本発明の好適な一実施例である多重伝送装置の実施例を
以下に示す。第４図に示す多重伝送処理ユニットＴＲ，
Ｕ−１及びＴａＵ−２は、本実施例の多重伝送装置ｔを
構成する要素である。多重伝送処理ユニッ）ＴａＵ−１
は、第２図の制御盤１内に設置され、多重伝送処理ユニ
ットチルＵ−２は制御装置２人内に設置される。図示さ
れていないが、同一構成の多重伝送処理二二ツ）ｉ’Ｒ
Ｕ−１がもう１つ制御盤１内にｅ置され、それとの間で
信号伝送を行う多重伝送処理ユニッ）　ｉ’几Ｕ−２が
制御装ｄ２Ｂ（第２図）内にｅ置される。

多重伝送処理ユニットＴＲＵ　−１の構成を第４図に基
づいて以下に説明する。多重伝送処理ユニットＴＲＵ−
１は、伝送路切替回路Ｑａｌｅ　Ｑａａ＊・・・、Ｑ、
、、並列・直列変換器３Ａ、直列・並列変換回路４Ａ、
伝送器５Ａ及び受ｇＩ器６人から構成される。伝送路切
替口ｌｌ８Ｑ　−ｔは、第４図に示すように、抵抗１ｔ
、Ｇ、スイッチ回路Ｗ、記憶回路Ｆ及び遅延回路りから
構成されている。スイッチ回路Ｗは、第５図に示すよう
に、可動接点３６、可動接点３６の一端が接触する固定
接点３４及び３５ヲ、汀している。可動接点３６の他端
は端子Ｅ１、固定接点３４は端子３１及び固定接点３５
は端子３２にそれぞれ接続される。町ｗＪ接点３６と固
定接点３４及び３５との接続関係は、制御端子３３に入
力される信号値によって決っている。すなわち、制御端
子３３に＠Ｏ＃が入力された時、可動接点３６は１ｄに
接点３４に接続され、制御端子３３に１１＃が入力され
た時、０ＴＩＩＪＪ接点３６は固ホ接点に接続される。

第６図は、スイッチ回路の曲の実施例である。このスイ
ッチ回路Ｗ２は、半導体化されたものであり、２個の電
解降下型トランジスタ（ＰＥＴ）４０及びＮＯＴ回路４
１全有している。この回路で第５図のスイッチ回路Ｗと
同一のスイッチ機能を果す。記憶回路Ｆの構成を第７図
に示す。記憶回路Ｆは、セット・リセット（Ｓ几）型の
ノリツブフロップ１０及びＡＮＤ回路１１からなってい
る。端子２０はＡＮＤ回路１１の一方の入力側に接続さ
れ、フリップフロップ１０のＱ出力端子はＡＮＤ回路１
１の他方の入力側に接続される。ＡＮＤ回路１１の出力
端子は、フリップ７０ツブ１０のＳ入力端子に接続され
る。

端子２１はフリップフロップ１０のＲ，入力端子、端子
２２は７リツブプロツプｌＯのＱ出力端子にそれぞれ接
続される。記憶回路Ｆの機能を説明する。端子２１ｔ−
介して几入力端子に１”を人力することによってＱ出力
端子はＯｎにＱ出力端子は′″１′にセットされる。次
に、端子２０に′１＃が入力されると、この信号はＡＮ
Ｄ回路１１を通過して８入力端子に入力され、クリップ
フロップｌＯのＱ出力端子の出力を１”に、Ｑ出力端子
の出力を０“にする。特に、Ｑ出力端子の出力信号″′
０＃は、Ａ　ＥＪ　Ｄ回路１１を閉じるので、その説、
端子２０にいかｌる信号が入力されようとも、Ｑ出力端
子の出力は常に１１”に保持される。

＋ｉ′ＩＮ述した伝送路切替回路Ｑ−＋ｔ−＠成するス
イッチ回路Ｗ、記１Ｍ回路Ｆ及び遅延回路りは、次のよ
うに接続されている。端子３２が遅延回路りの出力側に
、記憶回路Ｆの２２はスイッチ回路Ｗの制ｄＪ子３３に
それぞれ接続される。スイッチ回路Ｗの端子３１は、配
線１２によって並列・直列変換器３Ａに連路されている
。端子３１と並列・直列笈換器３Ａを結ぶ配線は、抵抗
凡Ｇを介して接地されている。遅延回路りの入力側及び
フリップ７０ツブＦの端子２０は、ともに配線工３によ
って直列・並列変換回路４Ａに連絡されている。端子Ｅ
２．・・・、Ｅ、は、伝送切換回路Ｑａ　２１・・・。

Ｑａａの可動接点３６に接続されている。伝送切換回路
Ｑ、２．・・・、Ｑ、、の端子３工はすべて並列・直列
変換器３Ａに接続されておシ、伝送切替回路側はすべて
直列・並列変換器４Ａに接続されている。発信器５Ａと
並列・直列変換器５Ａが連絡され、受信器６Ａと直列・
並列変換器４Ａが連絡されている。リセットスイッチＲ
ＷＩは、遅延回路り及び記憶回路Ｆの端子２１に接続さ
れる。

多重伝送処理ユニットＴＲＵ−２は、多重伝送処理二二
ツ）ＴＲ，Ｕ−１と同一構成を有している。

すなわち、伝送路切換回路Ｑ、ｔと同一構成の伝送路切
換回路Ｑｈ　１　、Ｑｂ！、・・・Ｉ　Ｑｂ＠ｚ並列・
直列変換器３Ｂ、直列・並列変換器４Ｂ、送信器５Ｂ。

受信器６Ｂ、リセットスイッチ几Ｗｚ　ｔ”有している
。端子Ｇ＋　＊　Ｇ！　ｅ・・・、Ｇ１は、伝送゛δ切
替回路Ｑｂｓ＋　Ｑｂ雪ｍ・・・、ＱｉのＯＴ励接点３
６に接続される。多重伝送処理二二ツ）ＴＩ（、Ｕ−１
の送信器５八及び受信器６Ａは、多重ケーブルＭＣによ
って多ｌ伝送処理ユニツ）Ｔ几Ｕ−２の送信器５Ｂ及び
６Ｂに連絡されている。すなわち、多重ケーブルＭＣは
２つの伝送路ＭＣ，及びＭＣ宜に有しており、伝送路Ｍ
　ＣＩは送信器５Ａと受信器６Ｂ信器６Ａを連゛絡して
いる。

次に、ケーブルの配線作業について説明する。

１ｌＩＩＪ＃盤１内に取付けられて制御装置２人に対す
る操作器ＳＷまたは表示器ＬＴＫ接続されたケーブルＣ
ｍ１ｌＣａｆｉ＋・・・、Ｃ１，は、作業員によって信
号の伝送方向を考慮することなく、多重伝送処理ユニッ
トＴ几Ｕ−１の端子Ｅ　１　＋’Ｂ　２　、・・・、Ｅ
−に順次接続される。制御装置２人内に取付けられたケ
ーブルＣｂ＋ｅ　Ｃｂｚ＋・・・、ｃｂ、（プラントの
制御対象機器↑たは計測器に接続されている）は、作業
員によって信号の伝送方向を考慮することなく多重伝送
処理ユニツ）ＴＲＵ−２の端子Ｇ＋　＊　Ｇ＊　ｍ・・
・。

Ｇ、にｌｌ１１次接続される。ケーブルＣｍ１ｌ　Ｃａ
ｚ＋・・・。

ＣＭＢ及びＣｂｌ＊　Ｃｂ２ｙ・・・＠Ｃｂｍの取付は
作業は、信号の伝送方向を考慮する必要がないので著し
く容易になり、それに要する時間も著しく短縮される。

ケーブルの接続作業が完了した後、多重伝送処理ユニツ
）ＴＲＵ−１及びＴＲＵ−２のリセットスイッチ几Ｗ１
　及び几Ｗ２を押す。これによシ、遅延回路りの中味は
クリアされ、記憶回路Ｆの７リツプ７０ツブ１０がリセ
ットされてＱ出力端子の信号が０″となる。この犬態で
は第４図のように、ケーブルＣａｌ＋　０Ｍ２１・・・
、Ｃ，、は全て並列・直列変換器３Ａの入力側に、そし
てケーブルＣｂＩ、　Ｃｂｚ、・・・Ｉ　Ｃｂｍは全て
並列・直列変換器３Ｂの入力側に接続されたことになる
。なお、並列・直列変換器３Ａ及び３Ｂの入力端には全
て抵抗比Ｇが並列接続されているので、端子Ｅ１゜Ｅ２
＋”’＋Ｅａ及びＧ　Ｉ　＋　０２　＋　”’Ｈ（）ａ
に信号が入力されない無信号時には、並列・直列変換器
３Ａ、３Ｂに“０”値が入力されたと等価になる。

多重伝送ユニツ）ＴＲＵ−１及びＴＲＵ−２とも同じ機
能を有するので、多重伝送ユニットＴ　Ｉｔ　Ｕ−１か
ら多重伝送ユニツ）　Ｔ　ｉｔ　Ｕ　−２への信号の流
れについて説明する。その″′０″信号は並列・直列変
換器３Ａ、送信器５Ａ及び伝送路ＭＣ＋　を介して多重
伝送ユニットＴ几Ｕ−２に伝送され、受信器６Ｂ及び直
列・並列変換器４Ｂへと伝えられる。しかし、直列・並
列変換器４１３を通った信号が記憶回路Ｆに入力されて
も、その値は１０″であるので、記憶回路Ｆの出力信号
（フリップ７０ツブ１０のＱ出力端子の出力）、すなわ
ちスイッチ回路Ｗの制御信号は“０＃となり、スイッチ
回路Ｗの接続状態（可動接点３６は固定接点３４に接続
）はそのまま保たれる。

ケーブルＣａ　１より端子８里に入力される信号値が′
０″のときは、上記と同一の状態であシ多重伝送処理ユ
ニツ）ＴＲＵ−２側の対応する伝送路切替回路ＱｂＭの
スイッチ回路Ｗも前述の状態を保持する。このスイッチ
回路Ｗの近傍にも抵抗比Ｇが挿入されているため、”０
”値を示す。このような状態は“０＃値の信号が相対応
するケーブルＣ，ＩとケーブルＣｂａの間で伝送された
こと等価である。上記の状態は、伝送路切替回路Ｑ、２
．・・・。

Ｑａａ及びＱｂｌ＋・・・＋　Ｑｂ（カー〇に対しても
実現されている。

さて、ケーブルよ少入力される信号の値が変化したとき
の伝送系統を第８図（ａ）及び（ｂ）に示す。第８図は
説明の便宜上第４図よシ、相対応する伝送路切替回路Ｑ
、Ｉ及びＱｂｍを抽出して表示したものである。

第７図（ａ）は、多重伝送処理ユニツ）Ｔｌｌ（、Ｕ−
１の端子Ｅ！に接続されるケーブルＣａ　Ｉより入力さ
れる信号の値が“０＃から′１＃に変化したときの各部
の信号の値の変化、並びにスイッチ回路Ｗの接続状況の
変化を示している。ここで、楕円で囲んだ値が、信号変
化を示し、スイッチ回路Ｗ内で破線で示される可動接点
３６が、切替った直後の接続を示している。多重伝送処
理ユニットＴ几Ｕ−１におけるこの１０″から″１＃へ
の変化は、固定接点３４、陣列・直列変換器３Ａ、発信
器５Ａ及び伝送路ＭＣＩ　を介して多重伝送処理ユニツ
）’ＩＲＵ−２，の受信器６Ｂに入力される。

その後、信号は直列・並列変換器４Ｂを介して記憶回路
Ｆに入力される。これにより記憶回路Ｆの出力は、′０
”よシ″″１”に変り、スイッチ回路Ｗの可動接点３６
は破線のように切替わる。（固定接点３５に接続）。従
って、端子Ｅ！に入力される信号の０”から′ａ１＃へ
の変化は伝送路切替回路Ｑｂａの遅延回路りにおいて、
スイッチ回路Ｗの切替え時間に相当する時間（例えば１
ビツト）だけ遅延された後、切替え後のスイッｆ回ｍＷ
を経由して端子ＧＩｌよりケーブルＣｂｍに伝送される
。

一方、多重伝送処理ユニツ）ＴＲＵ−２の並列・直列変
換器３Ｂの入力信号は、抵抗几Ｇにょシ″′Ｏ”となる
。この＠０”値の信号は並列・直列変換器３Ｂ、Ｐ／Ｓ
発信器５Ｂ及び伝送路Ｍｃ２を介して多重伝送処理ユニ
ツ）ＴＲＵ−１の受信５６Ａに入力される。その信号は
その後直列・並列変換４４Ａを介して記憶回路Ｆに入力
されるが、“Ｏｎ値なので記憶回路Ｆの出力も″０＃と
なる。

従って、伝送路切替回路Ｑａ＋のスイッチ回路Ｗの接続
状況に変化はない。

以上のようにして、接点ｇｔに接続されたケーブルＣ，
Ｉの信号は、多重伝送処理ユニットＴｆＬＵ２の端子Ｇ
７に接続されたケーブルＣｂｍに伝送されるように、伝
送系統が構成される。

以上のように伝送系統が構成されたあと、ケーブルＣ１
の信号が元の値（”０’）に戻っても、−Ｅｌ定まった
伝送系統は、り七ットスイッチ几ｗ１及びＲＷ＊　（第
４図）を押さない限シ変らない。

これは、第８図（ｂ）から明らかである。第８図（ｂ）
に示すように、ケーブルＣａ　１の値が＠１＃から再び
′″０＃に戻やとする。この変化は、第７図（ａ）に示
すように多重伝送処理ユニットＴｆＬＵ−２の伝送路切
替回路ＱｂＭに伝送され、記憶回路Ｆに入力される。し
かし、記憶回路Ｆの出力は″１＃のままで変らない。従
って、伝送路切替回路Ｑｂ１のスイッチ回路Ｗの接続状
態は変化せず、第８図（ｂ）に示す信号の変化状態は遅
延回路りを経由して、スイッチ回路Ｗを通って信号ケー
ブルＣｈ　ａに伝送される。このように、伝送系統に変
化は生じず、そのまま維持される。

上述の説明では、リセットスイッチＦＬＷｔ及び几２を
押したあと、ケーブルにて伝送される信号に変化が生じ
ることにより、伝送系統が形成されることを説明した。

次に、リセットスイッチＲＷＩ及び几Ｗ２を押したとき
に、信号ケーブルにすでに信号が有る場合の伝送系統の
形成について、第８図（Ｃ）を用いて説明する。

第８図（Ｃ）に示すように、多重伝送処理ユニットＴＲ
Ｕ−１の伝送路切替回路Ｑ＠１０端子Ｅ１に接続された
ケーブルＣａＢにて伝送されてきた信号が′１“である
ときは、この′″１＃の信号は並列・直列変換５３Ａ、
送信器５Ａ及び伝送路ＭＣＩを経由して、多重伝送処理
ユニツ）ＴＲ，Ｕ−２の受信器６Ｂに伝送される。この
″１”値の信号は伝送切替回路Ｑｂ　ｍの記憶回路Ｆに
入力され、記憶回路Ｆの出力を′０＃から１１＃に変え
る。これにょシ、伝送切替回路Ｑｂｍのスイッチ回路Ｗ
の可動接点３６は破線で示す側に切替えられ（固定接点
３５に接続）、上記の′１＃値の信号は、遅延回路りを
経由して切替えられたあとのスイッチ回路Ｗｔ通ってケ
ーブルＣ工に達する。この後ケーブルＣａ　１にて伝え
られてきた信号の値が“Ｏ”Ｋなっても、前述の第８図
（ｂ）の場合と同じになシ、一旦形成された伝送系統は
、記憶回路Ｆがリセットされない限シそのままの状態を
保持する。

前述の全ての動作説明は、信号の発生が制御盤１側にあ
り、信号伝送の方向が多重伝送処理ユニットＴ几Ｕ−１
から多重伝送処理ユニットＴＲＵ−２に向う方向であっ
た。しかし、図示から明らかなように、多重伝送処理ユ
ニツ）ＴＩ（Ｕ−１と多重伝送処理ユニツ）Ｔｌ（Ｕ−
２とは、回路構成上、互いに対称である。従って、信号
発生が制御装置２人側にあシ、信号伝送の方向が多重伝
送処理ユニツ）ＴＲＵ−２から多重伝送処理ユニットＴ
ＲＵ−１に向う方向の場合についても前述と同様にして
、伝送系統が自動的に構成される。

以上の実施例は、信号ケーブルの取り扱う信号がディジ
タル信号の場合であったが、次に他の実施例として、取
シ扱う信号がアナログ信号の場合を第９図に示す。同図
においてＡ／Ｄはアナログ・ディジタル変換器、Ｄ／Ａ
はディジタル・アナログ変換器である。ＤＹはアナログ
信号用の遅延回路で、遅延時間はスイッチ回路Ｗの動作
時間よシやや長く設定されている。Ｐはアナログ信号の
有無を検出する信号検出回路であシ、その回路構成の一
例を第１０図に示す。５０はコンパレータであシ１対の
入力端のそれぞれには、図示のように、Ｖ　＋−、Ｖ　
ｓ　ｌｒ”かカッ−ｃ　イる。ｖｌ、カｖ１１ニ比べて
等しいか大きいときに、出力Ｖ＊ｔｌ　が論理値“１＃
を出力し、ＶＩ＋ａがＶｓよシ小さいときに、Ｖ　ｅｓ
＆は′０″を出力する。Ｒ１，Ｒ雪は抵抗である。Ｆは
、論理信号となった上記Ｖ　５Ｉｌｔを入力とする記憶
回路であシ、第７図に示したものと同一回路構成である
。また、抵抗Ｒ３の一端の電位Ｖｚはｖｌより微かに低
く設定しである。さらに、とのＶｗは入力端子４０に加
わる信号の変化範囲Ｖ＋〜ｖ２の下限ｖ１　よシ微かに
低い。これらのＶｍ、Ｖｓ、Ｖ＋　の設定条件をｆｌＪ
式に示す。

また、回路構成から明らかなように、入力端子４０に刃
口わる信号が無信号のときには、コンパレータ５０の入
力インピーダンスを高くしておけば、ｖｌ、はＶｍに、
はぼ等しくなる。このためＶ＋ｍはＶｓよシ低くなるの
で、出力ｖ０．Ｉは１０＃となる。一方、記憶回路Ｆの
機能は、前述のように、−たん１１”値が入力すれば、
これを記憶する。

従って、最初にリセット端子４１に１１＃値を入れて記
憶回路Ｆの７リツプ７０ツブ１ｏをリセットしておけば
、入力端子４ｏに信号が無ければ、出力端子４２の信号
の値は＠０”であり、入力端子４０に信号が有れば、出
力端子４２の信号は″１”となる。−たん、１１″にな
ればこの値は４０の信号の有無にかかわらず保持される
。

第９図に戻シ、先ず同図（ａ）は、リセットスイッチ几
Ｗを押したあとの多重伝送処理ユニット、ＴＲＵ−１’
及びＴＲＵ−２’の初期状態を示す。

ケーブルＣａｌ、　Ｃｂ、のいずれにも信号が無いとき
には、いずれの信号検出回路Ｐの出力も′ｏ＃であシ、
スイッチＷはこのままの状態が継続する。

いま、ケーブルＣ１に信号が来たときの伝送系統の形成
される状況を第９図（ｂ）に示す。ケーブルＣａ　１か
らのアナログ信号は、多重伝送処理ユニッ）ＴＲＵ−１
’のＡ／Ｄを通ってディジタル信号に変ったのち並列・
直列変換器３Ａ及び送信器５Ａを通って、伝送路ＭＣｔ
を伝ゎル、多重伝送処理ユニッ）Ｔ）？、Ｕ−２’に伝
送される。この信号は、多重伝送処理二二ツ）ＴＲＵ−
２′の受信器６Ｂ、直列・並列変換器４Ｂ及びＤ／Ａｔ
？経てアナログ信号に戻シ信号検出回路Ｐに入る。信号
検出回路Ｐは、前述の動作原理に従い、出力値が″Ｏ”
よｐ″１＃に変る。これによシスイッチ回路Ｗの可動接
点３６は、破線のように接続状況が変る。従って、Ｉ）
／Ａから出力されたアナログ信号は、信号検出回路Ｐに
入るのと並行して、遅延回路ＪＩＹに入って遅延後、切
替えられたあとのスイッチ回路Ｗを通って、ケーブルＣ
ｂ　ｍに至る。このようにして、一旦、形成された伝送
系統は、ケーブルＣａ　Ｈに信号が万−無くなっても、
リセットスイッチ几Ｗ１　及び几Ｗ鵞を押さない限シ保
持される。

〔光明の効果〕

以上の説明から明らかなように、本発明によれば、設計
者あるいは作業者が信号の伝送方向を意識して谷ケーブ
ルの接続を行わなくても、装置側で、信号の有無を検出
して信号系統を自動的に形成してくれる。従って、近年
、ますます配線址が増大する制御盤や制御装置の設計や
配線作業の低減に大きく寄与できる。また、配線変更や
追加に柔軟に対応できる。

【図面の簡単な説明】

第１図及び第２図は従来の多重伝送装置の構成図、第３
図は第２図におけるケーブルの接続状態を示す説明図、
第４図は本発明の好適な一実施例である多重伝送装置の
構成図、第５図は第４図のスイッチ回路の詳細構成図、
第６図はスイッチ回路の他の実施例の構成図、第７図は
第４図ｑ】記憶回路の構成図、第８図（ａ）、　（ｂ）
及び（Ｃ）は第４図における信号伝送の状態を示す説明
図、第９図（ａ）及びの詳細構成図である。 １・・・制御盤、２Ａ、２Ｂ・・・制御装置、３Ａ、３
Ｂ・・・並列・直列変換器、４Ａ、４Ｂ・・・直列・並
列変換器、５Ａ、５Ｂ・・・送信器、６Ａ、６Ｂ・・・
受信器、１０・・・フリップフロップ、Ｃ，ｉｎ　Ｃａ
ｍｅ・・・Ｂ　ＣａｍｅＣｙ　＋　Ｃｂｓ　＊　”’　
＃　Ｃｂｓ　’・・ケーブル、Ｄ、ＤＹ・・・遅延回路
、Ｆ・・・記憶回路、Ｍ　Ｃ１＊　Ｍ　Ｃｚ・・・伝送
路、几Ｗ＋　、　■ＬＷ２・・・リセットスイッチ、Ｔ
ＲＵ−１゜ＴＲＵ−２，ＴＲＵ−１’　、ＴＲＵ−２′
・・・多重伝送処理ユニット、Ｑａｔｅ　Ｑｍｚ・・・
、Ｑ、、ＱｈＩ。 Ｑｂ２・・・ＨＱｈａ・・・伝送路切替回路、Ｗ・・・
スイッチ回路。 ｎＳ図 ゴｊ 慄６図 第ｑ図

Claims (1)

【特許請求の範囲】
1. １、送信器と、受信器と、前記送信器に接続される並列
   ・直列変換器と、前記受信器に接続された直列・並列変
   換器と、信号伝送路に接続されて前記信号伝送路を前記
   並列・直列変換器及び前記直列変換器のいずれか一方に
   接続する切換手段と、前記直列・並列変換器の出力信号
   に基づいて前記切換手段の接続状Ｊｌ？制御する手段と
   からなる多重伝送装置。