JPS6074972A - 同期式pwmインバ−タの基準信号作成回路 - Google Patents
同期式pwmインバ−タの基準信号作成回路Info
- Publication number
- JPS6074972A JPS6074972A JP58181856A JP18185683A JPS6074972A JP S6074972 A JPS6074972 A JP S6074972A JP 58181856 A JP58181856 A JP 58181856A JP 18185683 A JP18185683 A JP 18185683A JP S6074972 A JPS6074972 A JP S6074972A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- reference signal
- inverter
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はP W Mインバータの基準信号をデジタル
的に生成する回路に関する。
的に生成する回路に関する。
〔従来技術]
同期式PWMインバータ例えばスイッチング素子がゲー
トターンオフサイリスクであるインバータの点弧パルス
は第1図に示す如く、基準三角波信号Vcと正弦波信号
■csを比較して生成する。Vpは出力パルスを示す。
トターンオフサイリスクであるインバータの点弧パルス
は第1図に示す如く、基準三角波信号Vcと正弦波信号
■csを比較して生成する。Vpは出力パルスを示す。
同期式の場合には、−周期中にふくまれる出力パルスV
pのパルス数Nは常に整数個になるが、インバータのス
イッチング素子のスイッチンク周波数に制限がある為、
上記パルス数Nはインバータの出力周波数foが増加す
るとこれに対応して低減させる必要がある。?ffJち
、変調基準周波数=foXNが最大スイッチング周波数
fmtl−越えないようにする必要がある。しかしなが
ら、インバータ負荷が交流電動機である場合、電動機の
トルク脈動を小さくする為には、foXNの値はできる
だけ大きい方が良いので、第2図に示す如く、パルス数
Nを出力周波数foに応じて変化させるが、この結果、
変調基準周波数fは図示の如く不連続に変化することに
なる。
pのパルス数Nは常に整数個になるが、インバータのス
イッチング素子のスイッチンク周波数に制限がある為、
上記パルス数Nはインバータの出力周波数foが増加す
るとこれに対応して低減させる必要がある。?ffJち
、変調基準周波数=foXNが最大スイッチング周波数
fmtl−越えないようにする必要がある。しかしなが
ら、インバータ負荷が交流電動機である場合、電動機の
トルク脈動を小さくする為には、foXNの値はできる
だけ大きい方が良いので、第2図に示す如く、パルス数
Nを出力周波数foに応じて変化させるが、この結果、
変調基準周波数fは図示の如く不連続に変化することに
なる。
この為、マイクロコンピュータを用いる従来のPWM制
御回路では、第3図に示す如く、この不連続に変化する
変調基準周波数fを函数として符号1で示すROMに記
1aさせておき、これを呼び出してD/A変換器2でア
ナログ信号に変換したのち電圧/周波数変換器3に導い
て変調基準周波数をもつPWM基準信号を得るようにし
ている。
御回路では、第3図に示す如く、この不連続に変化する
変調基準周波数fを函数として符号1で示すROMに記
1aさせておき、これを呼び出してD/A変換器2でア
ナログ信号に変換したのち電圧/周波数変換器3に導い
て変調基準周波数をもつPWM基準信号を得るようにし
ている。
このように、従来のコンピュータ制御のPWM基準信号
作成回路では変調基準周波数に対応するROMのデジタ
ル出力をアナログ信号に戻す必要があるので回路が複雑
で高価になると云う欠点があった。
作成回路では変調基準周波数に対応するROMのデジタ
ル出力をアナログ信号に戻す必要があるので回路が複雑
で高価になると云う欠点があった。
この発明は上記した従来の欠点を除去する為にりなされ
たもので、コンピュータ制御される第1及び第2のプロ
グラマブルデバイダと、帰還回路に他の固定もしくはプ
ログラマブルなデバイダを持つP L 1.、回路を用
い、」二記第1のプログラマブルデバイダにマイクロコ
ンピュータの基準クロックを与えてインバータ周波数基
準を生成せしめ、ごのインバータ周波数基準を」−記P
L L回路に与、このP L L回路の出力を北記第
2のプログラマブルデバイダで分周してPWM基準信号
を得る構成とすることにより、純デジタル的に上記PW
M基準信号を作成することができ、従って、従来のもの
に比して安価である同期式PWMインバータの基準信号
作成回路を提案するものである。
たもので、コンピュータ制御される第1及び第2のプロ
グラマブルデバイダと、帰還回路に他の固定もしくはプ
ログラマブルなデバイダを持つP L 1.、回路を用
い、」二記第1のプログラマブルデバイダにマイクロコ
ンピュータの基準クロックを与えてインバータ周波数基
準を生成せしめ、ごのインバータ周波数基準を」−記P
L L回路に与、このP L L回路の出力を北記第
2のプログラマブルデバイダで分周してPWM基準信号
を得る構成とすることにより、純デジタル的に上記PW
M基準信号を作成することができ、従って、従来のもの
に比して安価である同期式PWMインバータの基準信号
作成回路を提案するものである。
゛第4図はの発明の一実施例を示すブロック図である。
同図において、10.20.30.40はプログラマブ
ルデバイダ(以下、分周器と略記する)であって、その
分周数はマイクロコンピュータ100によって制御され
る。50はPLL回路であって、上記分周器30と40
をその帰還回路に具え、周波数てい倍器作用を行う。
ルデバイダ(以下、分周器と略記する)であって、その
分周数はマイクロコンピュータ100によって制御され
る。50はPLL回路であって、上記分周器30と40
をその帰還回路に具え、周波数てい倍器作用を行う。
分周器10にはマイクロコンピュータ+00の基((1
クロツクが入力される。分周器10は基準クロックの周
波数fcをインバータの出力周波数foに応じた値に分
周する。この場合、分周器10の分周数M1を充分に大
にすれば、高精度の出力周波数を得ることができる。こ
のようにして得た出力周波数[0はI) L T−回路
50の周波数基γ(へとして与えられる。PI、L回路
50の出力は分周器(分周数M2)20に入力される。
クロツクが入力される。分周器10は基準クロックの周
波数fcをインバータの出力周波数foに応じた値に分
周する。この場合、分周器10の分周数M1を充分に大
にすれば、高精度の出力周波数を得ることができる。こ
のようにして得た出力周波数[0はI) L T−回路
50の周波数基γ(へとして与えられる。PI、L回路
50の出力は分周器(分周数M2)20に入力される。
なお、帰還回路の分周器30と40は一つにして固定の
デバイダとしてもよい。
デバイダとしてもよい。
今、説明の便宜」−1分周器30の分周数M3=256
、分周器40の分周数MIl=135であるとするとP
L L回路50の性質から、出力点5I、31.41
に現れる周波数はそれぞれ256×135Xfo、13
5Xfo、foとなり、P I−■1回路50の出力は
出力周波数foに応じた値となる。この値、即ち256
X135Xfoが分周器40に与えられる。従って、分
周器40の分周数M4を、例えは、45.27.15・
・・とコンピュータ制御ずれは、パルス数N=3.5.
9・・・に対する変調周波数のPWM基準信号が簡単に
高精度で得られる。
、分周器40の分周数MIl=135であるとするとP
L L回路50の性質から、出力点5I、31.41
に現れる周波数はそれぞれ256×135Xfo、13
5Xfo、foとなり、P I−■1回路50の出力は
出力周波数foに応じた値となる。この値、即ち256
X135Xfoが分周器40に与えられる。従って、分
周器40の分周数M4を、例えは、45.27.15・
・・とコンピュータ制御ずれは、パルス数N=3.5.
9・・・に対する変調周波数のPWM基準信号が簡単に
高精度で得られる。
この発明は以上説明したとおり、プログラマブルデバイ
ダとP L L回路を用いた純デジタル的な構成である
ので、従来に比し、安価に構成することができ、その構
成も簡単になるという効果がある。
ダとP L L回路を用いた純デジタル的な構成である
ので、従来に比し、安価に構成することができ、その構
成も簡単になるという効果がある。
第1図は同期式PWM信号の波形図、第2図はインバー
タ出力周波数に対する変調基準周波数の関係を示す図、
第3図は従来のPWM基準信号作成回路のブロック図、
第4図L:1、この発明の一実施例のブロック図である
。 図において、10〜40ばプログラマブルデバイダ、5
Q 、−P L 1−回路、100−マイクロコンピ
ュータ。 代理人 大 岩 増 雄 第 3 図 第 4 図 00
タ出力周波数に対する変調基準周波数の関係を示す図、
第3図は従来のPWM基準信号作成回路のブロック図、
第4図L:1、この発明の一実施例のブロック図である
。 図において、10〜40ばプログラマブルデバイダ、5
Q 、−P L 1−回路、100−マイクロコンピ
ュータ。 代理人 大 岩 増 雄 第 3 図 第 4 図 00
Claims (1)
- (1) マイクロコンピュータにより制御される第1及
び第2のプログラマブルデバイダ、及び帰還回路に固定
もしくはプログラマブルなデバイダを有し上記第2のプ
ログラマブルデバイダに出力を与えるP L L回路を
具え、」二記第1のプログラマブルデバイダは上記マイ
クロコンピュータの基準クロックの周波数をインバータ
出方周波数に分周して上記P L L回路に与え、上記
第2のプログラマブルデバイダの分周数を制御してPW
M基準信号を生成せしめることを特徴とする同期式2w
Mインバータの基準信号作成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181856A JPH0681509B2 (ja) | 1983-09-28 | 1983-09-28 | 同期式pwmインバータの基準信号作成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181856A JPH0681509B2 (ja) | 1983-09-28 | 1983-09-28 | 同期式pwmインバータの基準信号作成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6074972A true JPS6074972A (ja) | 1985-04-27 |
JPH0681509B2 JPH0681509B2 (ja) | 1994-10-12 |
Family
ID=16108025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58181856A Expired - Lifetime JPH0681509B2 (ja) | 1983-09-28 | 1983-09-28 | 同期式pwmインバータの基準信号作成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0681509B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01214268A (ja) * | 1988-02-22 | 1989-08-28 | Nippon Steel Corp | インバータ制御装置 |
WO2004109901A1 (ja) * | 2003-06-02 | 2004-12-16 | Seiko Epson Corporation | Pwm制御システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5566288A (en) * | 1978-11-09 | 1980-05-19 | Toshiba Corp | Inverter control circuit |
JPS55136732A (en) * | 1979-04-13 | 1980-10-24 | Sanyo Electric Co Ltd | Receiver of frequency synthesizer system |
-
1983
- 1983-09-28 JP JP58181856A patent/JPH0681509B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5566288A (en) * | 1978-11-09 | 1980-05-19 | Toshiba Corp | Inverter control circuit |
JPS55136732A (en) * | 1979-04-13 | 1980-10-24 | Sanyo Electric Co Ltd | Receiver of frequency synthesizer system |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01214268A (ja) * | 1988-02-22 | 1989-08-28 | Nippon Steel Corp | インバータ制御装置 |
WO2004109901A1 (ja) * | 2003-06-02 | 2004-12-16 | Seiko Epson Corporation | Pwm制御システム |
US7315155B2 (en) | 2003-06-02 | 2008-01-01 | Seiko Epson Corporation | PWM control system |
US7528591B2 (en) | 2003-06-02 | 2009-05-05 | Seiko Epson Corporation | PWM control system |
Also Published As
Publication number | Publication date |
---|---|
JPH0681509B2 (ja) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4615000A (en) | Pulse width modulation inverter system | |
JPS58103875A (ja) | パルス幅変調インバータの出力電圧制御装置 | |
US4017801A (en) | Low frequency triangular waveform generator | |
GB1578829A (en) | Circuit arrangement for generating a pulse-width-modulated carrier wave | |
JPS6074972A (ja) | 同期式pwmインバ−タの基準信号作成回路 | |
US3597638A (en) | Multiphase waveform generator | |
US3992657A (en) | AC feed control system | |
US4268900A (en) | Device for controlling a plurality of converters | |
JPS6074973A (ja) | 同期式pwmインバ−タの基準信号作成回路 | |
JPS6126316B2 (ja) | ||
JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
JP2575633B2 (ja) | 多重化pwmインバ−タ | |
JPH01103169A (ja) | Pwmインバータ装置の制御回路 | |
JPS6147074B2 (ja) | ||
JPH025675Y2 (ja) | ||
KR890000760B1 (ko) | 저출력 교류동기 모터 속도 제어용 dc-ac 변환장치 | |
JPH02123815A (ja) | アナログ位相発生器 | |
JPS58133174A (ja) | パルス幅変調インバ−タの制御方法 | |
JPH0263243A (ja) | Dtmfジェネレータ回路 | |
JPS62171314A (ja) | パルス列信号発生回路 | |
JPS58192466A (ja) | インバ−タ制御回路 | |
JPS6243433B2 (ja) | ||
JPS6194571A (ja) | インバ−タ装置の制御回路 | |
JPH0559672B2 (ja) | ||
JPH0568951B2 (ja) |