JPS6074190A - Defective loop information processing system - Google Patents
Defective loop information processing systemInfo
- Publication number
- JPS6074190A JPS6074190A JP58181928A JP18192883A JPS6074190A JP S6074190 A JPS6074190 A JP S6074190A JP 58181928 A JP58181928 A JP 58181928A JP 18192883 A JP18192883 A JP 18192883A JP S6074190 A JPS6074190 A JP S6074190A
- Authority
- JP
- Japan
- Prior art keywords
- defective
- data
- defective loop
- loop information
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
Description
【発明の詳細な説明】
くイ〉発明の技術分野
本発明は不良ループ情報処理方式に係り、特に複数の磁
気バブルメモリデバイスを備えている場合のそれらメモ
リデバイスへのデータの書込み又はそこからのデータの
読み出しの1際の不良ループの処理を改善した不良ルー
プ情報処理力式に関する。[Detailed Description of the Invention] Kui〉Technical Field of the Invention The present invention relates to a faulty loop information processing method, and particularly to a method for writing data to or from a plurality of magnetic bubble memory devices when the memory devices are provided. This invention relates to a defective loop information processing power formula that improves the processing of defective loops during data reading.
(ロ)技術の背景
磁気バブルメモリ装置には、ノソヤーマイナーループ式
のもの等がある。この装置の磁気バフルデバイスを製造
したとき、そのループの中に不良ループが存在してしま
うことがある。その不良ループ数が許容限度内にあるな
らば、たとえ不良ループか存在したとしても、その磁気
バフルデバイスを良品として使用しうる対策が採られて
いる。(b) Background of the Technology Magnetic bubble memory devices include those of the Nosoya minor loop type. When the magnetic baffle device of this device is manufactured, a defective loop may exist among the loops. If the number of defective loops is within an acceptable limit, measures are taken to allow the magnetic baffle device to be used as a good product even if there are defective loops.
そして、磁気ハフルデバイスが複数になった場合にもそ
の数が多くなったことに列する充分y、(配+、Qをす
ることなく、同様の対策を採用している。Even when there is a plurality of magnetic huffle devices, the same countermeasure is adopted without having to deal with the increase in the number of magnetic huffle devices.
そのため、不良ループの処理も個別的となり、それに要
するバー1−ウェアが増大する等、なお改善すべき余地
が残され−(いるのか実情(ある。As a result, the processing of defective loops becomes individual, and the amount of software required for this increases, leaving room for improvement.
(ハ)従来技術と問題点
複数の磁気バブルメモリデバイスを有する従来の磁気バ
ブルメモリ装置にお1.する不良ループの処理に用いら
れる不良ループ情報は第1図に示すように、各デバイス
毎に設けられるデータコレクタフォーマツクa1+ a
2.=’aNの不良ループバッファb1.b2. ・・
・bNに対応する一デバイス分だLJ格納されていた。(c) Prior art and problems A conventional magnetic bubble memory device having a plurality of magnetic bubble memory devices has 1. As shown in Fig. 1, the defective loop information used for processing defective loops is stored in the data collector format a1+a provided for each device.
2. ='aN defective loop buffer b1. b2.・・・
-LJ was stored for one device corresponding to bN.
従って、不良ループの処理を各データコレクタフォーマ
ツクで行なわな+−1ればならないので、ハードウェア
の増大を招来している。Therefore, each data collector format has to process the defective loop, resulting in an increase in hardware.
くユ)発明の目的
本発明は−に述したような従来方式の有する欠点に鑑み
て創案されたもので、その目的は複数の磁気バブルデバ
イスの不良ループの処理態様の改善手段を提供し、ハー
ドウェアの削減に寄与し得る不良ループ情報処理方式を
提供することにある。Object of the Invention The present invention was devised in view of the drawbacks of the conventional method as described in . An object of the present invention is to provide a defective loop information processing method that can contribute to reducing hardware requirements.
(ホ)発明の構成
そして、この目的達成のため、本発明方式は、不良ルー
プを有し並列に駆動される複数の磁気バブルメモリデバ
イスの不良ループ情報列をバッファで受り取り、そのバ
ッファの不良ループ情報列を各磁気バフルメモリデバイ
スの対応するループ1n報を、11′!位とする不良ル
ープI’i’?報列に絹替え手段で組み替えてその組み
替えられた不良ループ情報列を書込みデータの上記複数
の磁気バブルメモリデバイスのためのデバイス書込みデ
ーター・の変換、又は」二記複数の磁気バブルメモリデ
バイスからのセンスデータの読み出しデーター、の変換
にイバするようにしたものである。(E) Structure of the Invention In order to achieve this object, the method of the present invention receives, in a buffer, the defective loop information strings of a plurality of magnetic bubble memory devices having defective loops and being driven in parallel, and The defective loop information string is the corresponding loop 1n information of each magnetic baffle memory device, 11'! Bad loop I'i'? Conversion of device write data for the plurality of magnetic bubble memory devices of the write data by recombining the recombined defective loop information string into the information string using a recombination means, or (ii) converting the write data from the plurality of magnetic bubble memory devices. It is designed to interrupt the conversion of sense data to read data.
(・)発明の実施例
以下、添(+1図面を参jj(j Lなから本発明の詳
細な説明する。(・) Embodiments of the Invention The present invention will be described in detail below with reference to the accompanying drawings.
第2図は本発明の一実施例を示す。この実施例は並列に
駆動されるθり気バブルメモリデバイスの数が4つであ
る場合の例である。それらのバフルメモリデバイスを1
.2,3.4で参照用る。これらのバブルメモリデバイ
スの不良ループ情報(第3図参照)若しくは71込めデ
ータは外部装置5からデータバッファ (RAM)6へ
送り込まれ、後述するように読み出しデータはデータハ
、ソア6から外部装置5へ転送される。FIG. 2 shows an embodiment of the invention. This embodiment is an example in which the number of θ bubble memory devices driven in parallel is four. 1 of those baffle memory devices
.. Used for reference in 2, 3.4. The defective loop information (see Fig. 3) or 71 data of these bubble memory devices is sent from the external device 5 to the data buffer (RAM) 6, and as described later, the read data is transferred from the Soar 6 to the external device 5. be transferred.
7はデータバッファ6に接続されたシーケンサで、これ
番コデータバソファ6に記憶された各デバイスの第4図
に示すような第1のフォーマントの不良ループ情報を第
5図に示すような第2のフメーマソ)−の不良ループ情
報に組み替えるものである。7 is a sequencer connected to the data buffer 6, which reads defective loop information of the first formant of each device stored in the data buffer 6, as shown in FIG. 4, as shown in FIG. This is to rearrange the defective loop information of the second Fumemaso).
8はシーケンサ7で組み替えられたフッ−マットの不良
ループ情報を貯える不良ループバッファ(RAM)であ
る。Reference numeral 8 denotes a defective loop buffer (RAM) for storing defective loop information of formats rearranged by the sequencer 7.
9は不良ループ処理回路であり、その詳細は第6図に示
すように、不良ループバッファ8からのバラI/ルの不
良ループ情報をシリアルの不良ループ情41(lj、N
A)に変換する第1のパラレル−ノリアル変換回路10
と、ENA及びクロックパルス(DLYCLK)を受け
るアンドケート11と、該アン1−ゲートの出力、pト
込み制御パルス(WRI、OD)、及びデータバッファ
6からのパラレル書込みデータを受けてシリアルなデバ
イス書込めデータを発生ずる第2のパラレル−シリアル
変換回路12と、デハ”イス]、2,3.4からのシリ
アルセンスデータ及びENAを受りてノぐラレ/L−i
4め出しデータを発生し、該UCめ出しデータをデータ
バッファ6に転送するシリアノト−ノぐラレル変1負回
路13とから成る。Reference numeral 9 denotes a defective loop processing circuit, the details of which are shown in FIG.
A) first parallel-norial conversion circuit 10 that converts
, an AND gate 11 receiving ENA and a clock pulse (DLYCLK), the output of the AND gate, a p-input control pulse (WRI, OD), and a serial device receiving parallel write data from the data buffer 6. A second parallel-to-serial converter circuit 12 that generates write data, and a second parallel-to-serial converter circuit 12 that receives serial sense data and ENA from the device 2 and 3.
and a serial negative circuit 13 which generates UC data and transfers the UC data to the data buffer 6.
次に、上記構成の本発明装置の動作を説明j′る。Next, the operation of the apparatus of the present invention having the above structure will be explained.
不良ループを有するデバイス1,2,3.4を並列に駆
動するのに先立って、それらテ)<イス0)不良ループ
情報が外部装置5からデータバッファ6に置かれる。そ
の不良ループ1n報は、例スーム;〔イく良ループ情報
ハイしか16進で表わされ、第4閉Iのようなものであ
るとする。Prior to driving the devices 1, 2, 3, and 4 having defective loops in parallel, their defective loop information is placed from the external device 5 into the data buffer 6. Assume that the defective loop 1n information is expressed in hexadecimal format, such as the fourth closed I, for example.
この不良ループ情報がンーケン9−7におし1−ζ各デ
バイスの不良ループ情報を各デノ\イスの対ll1s;
1−るループ、即ち4つのループを1 栄位とする如
くして、つまり工6進として絹み替える。、二:+1.
’で、組の替えられたフォーマントの不良)1ノーブ情
報力く第5図の最右欄に示されており、この情報tel
、そθ)先口「1からハイドを構成するようにし゛ζ処
理’i” 11− ζハイド毎にアドレスを有する不良
11ノ−ブノ\ノーノー、・8に格納される。その格納
態様を第7図θ)ノi側G、二示す。This defective loop information is sent to the controller 9-7 and the defective loop information of each device is sent to each device's pair 1s;
1-1 loops, that is, 4 loops, are treated as 1 rank, in other words, they are transformed into hexadecimal numbers. , 2:+1.
', the defective formant that was rearranged) 1 node information is shown in the rightmost column of Figure 5, and this information is
, so θ) First ``ζ process 'i'' to configure the hide from 1. 11-ζ is stored in the defective 11 node \no-no, 8 having an address for each hide. The manner in which it is stored is shown in FIG.
このようにして、不良ループ情報が格納された後に、デ
バイス]、2.3.4にデータ5F、77、FF、・・
・を沓き込む動作が開始され、不良ループバッファ8か
らΔB、EB、FF、・・・の罷で不良ループ情報が読
み出され、目つ第7図に示すようなりロックパルス(B
LCLK)及び制御パルス(BLLOD)がパラレル−
シリアル変換回路10へ(Jj給されてそこからEN八
を発生する。In this way, after the defective loop information is stored, data 5F, 77, FF, etc. are stored in device], 2.3.4.
・The operation to input the .DELTA.B, EB, FF, etc. is started from the defective loop buffer 8, and the lock pulse (B
LCLK) and control pulse (BLLOD) are parallel.
(Jj is supplied to the serial conversion circuit 10 and generates EN8 from there.
そして、E N /1.はアンドゲート11によりパル
スANDCLKと化され、このパルスΔN I) Ci
。And E N /1. is converted into a pulse ANDCLK by the AND gate 11, and this pulse ΔN I) Ci
.
Kは書込み制御パルスW l’i +−OD及びデータ
バッファ6からのパラレルデータと共にパラレルーンリ
アル変襖回路I2へ供給されてシリアルなデバイス書込
みデータ(ライトデータ)に変換され(第7図参照)、
そしてデバイス1.2.3.4に供給されてそこに記憶
される。K is supplied to the parallel run real conversion circuit I2 together with the write control pulse W l'i +-OD and the parallel data from the data buffer 6, and is converted into serial device write data (write data) (see FIG. 7). ,
It is then provided to device 1.2.3.4 and stored there.
こうして書き込まれたデータの読め出しに当たっては、
デバイス1. 2. 3. 4からのシリ゛アルなセン
スデータと共にパルスANDC1,Kがシリアルーパラ
レル変換回路13へ供給され、そこにおいて不良ループ
がないかの如く処理された時刻、即ちパルスANDC1
,に7時に、正しい読め出しデータが変換回路13の出
力からデータノ\・/ノア6−・転送される。When reading data written in this way,
Device 1. 2. 3. Pulses ANDC1 and K are supplied to the serial-to-parallel conversion circuit 13 together with the serial sense data from 4, and are processed there as if there were no defective loops, that is, the pulse ANDC1
, the correct read data is transferred from the output of the conversion circuit 13 to the data no\./nor 6-.
このように、本発明によれば、不良ループ情報がデバイ
ス毎に+1iil別化されて取り扱われるのではなく、
各デバイスの不良ループ情報を、すバーこのデバイスを
統合した処理を可能とするように変換しているので、不
良ループ処理回路はデノ\・イスθ)数による制限を受
LJることなく、たた1一つあれば足りることとなった
。従ゲζ、バートウ】−アを削減し得る。その度合は従
来に比し、デノ\イス数が多いほど、高くなる。In this way, according to the present invention, defective loop information is not handled separately for each device, but
Since the defective loop information of each device is converted to enable integrated processing of this device, the defective loop processing circuit is not limited by the number of devices. One tatami was enough. The subordinate game ζ, Bartow]-a can be reduced. The degree of this becomes higher as the number of denominations increases compared to before.
なお、上記実施例におりるンーケンサはI\−トウエア
に限らず、ソフト的に構成刈ることも1旧1ヒであり、
又不良ループ処理回路も口J反曲に同様である。In addition, the controller in the above embodiment is not limited to I\-toware, but can also be configured using software.
Also, the defective loop processing circuit is similar to that of the J-curve.
(ト)発明のリノ果
以上述べたように、本発明によれば、
■すべての磁気ハブルメモリデノ\イスの不良ノ【・−
ブの統合化した処理を可能にする手段を提供し得る、
■従って、ハードウェアの削減に寄ツブシ(↓7ること
になる、等の効果が得られる。(g) Effects of the Invention As described above, according to the present invention, ■ all magnetic hub memory device defects [・-
(1) Therefore, the following effects can be obtained, such as contributing to the reduction of hardware (↓7).
第1図は従来装置を示す図、第2図は本発明の一実施例
を示す図、第3し1はデータノへ・ノファに置かれた不
良ループ情報を示す図、第4図はデノ\イス別の16進
表示の不良ループ情報を示すし1、第5図は不良ループ
情報の絹み替えを図解する図、第6図は不良ループ処理
回路のiY細図、第7図番、1本発明実施例の書込み及
び読み出しを説明するためのクイミングチャートである
。
図中、1.2.3.4は磁気バブルメモリプ)<イス、
6はデータバッファ、7はンーケンサ、8は不良ループ
バッファ、9は不良ループ処理回路である。
第1図
入
力
第3図
ろ”即し一1メlノしi“良ルにン);(j111j乏
〒町j唾gに1第4図
o−rバイス4 oザ゛バ′イス3 o−1:゛バイス
2 09八′イス1第5図
第6図Fig. 1 is a diagram showing a conventional device, Fig. 2 is a diagram showing an embodiment of the present invention, Fig. 3 is a diagram showing defective loop information placed in the data no. \ Shows the defective loop information in hexadecimal display for each chair 1. Figure 5 is a diagram illustrating the reshuffling of the defective loop information, Figure 6 is an iY detailed diagram of the defective loop processing circuit, Figure 7 is 1 is a quimming chart for explaining writing and reading according to an embodiment of the present invention. In the figure, 1.2.3.4 is a magnetic bubble memory tape)
6 is a data buffer, 7 is a controller, 8 is a defective loop buffer, and 9 is a defective loop processing circuit. Figure 1 Input Figure 3 ``Immediately 11 melenoshi i ``good run''; o-1:゛Vise 2 098'Chair 1 Fig. 5 Fig. 6
Claims (1)
モリデバイスの不良ループ情報列をバッファで受Lj取
り、そのバッファの不良ループ情報列を各硼気バブルメ
モリデバイスの対応するループ情報を単位とする不良ル
ープ情報列に組替え手段で組み替えてその組み替えられ
た不良ループ情flj列を書込みデータの上記複数の磁
気バブルメモリデバイスのためのデバイス書込みデータ
への変換、又は上記複数の磁気バブルメモリデバイスか
らのセンスデータの読み出しデータへの変換に供するよ
うにしたことを特徴とする不良ループ情報処理方式。A buffer receives the defective loop information strings of a plurality of magnetic bubble memory devices having defective loops and are driven in parallel, and the defective loop information strings of the buffer are divided into units of corresponding loop information of each magnetic bubble memory device. converting the recombined defective loop information flj into a defective loop information string by a recombining means and converting the write data into device write data for the plurality of magnetic bubble memory devices, or from the plurality of magnetic bubble memory devices. What is claimed is: 1. A defective loop information processing method, characterized in that the method is used for converting sense data into read data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181928A JPS6074190A (en) | 1983-09-30 | 1983-09-30 | Defective loop information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181928A JPS6074190A (en) | 1983-09-30 | 1983-09-30 | Defective loop information processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6074190A true JPS6074190A (en) | 1985-04-26 |
Family
ID=16109346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58181928A Pending JPS6074190A (en) | 1983-09-30 | 1983-09-30 | Defective loop information processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6074190A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6282593A (en) * | 1985-10-05 | 1987-04-16 | Tech Res & Dev Inst Of Japan Def Agency | Bubble file memory device |
-
1983
- 1983-09-30 JP JP58181928A patent/JPS6074190A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6282593A (en) * | 1985-10-05 | 1987-04-16 | Tech Res & Dev Inst Of Japan Def Agency | Bubble file memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002351737A (en) | Semiconductor storage device | |
JPS6074190A (en) | Defective loop information processing system | |
JPH02210685A (en) | Dram controller | |
JPH02500692A (en) | Integration of computational elements in multiprocessor computers | |
TW407283B (en) | Embedded memory device and its burn-in method | |
JPS59197946A (en) | Memory device | |
JPS6171443A (en) | Controller of tape recorder | |
JPS6010488A (en) | Magnetic bubble memory device | |
JPS6041146A (en) | Data transfer control system | |
JP2642087B2 (en) | Data transfer processing mechanism between main storage devices | |
JPH0810724B2 (en) | Semiconductor integrated circuit device having gate array and memory | |
JPS59105151A (en) | Controlling method of interruption | |
JPS6022797A (en) | Magnetic bubble memory device | |
JPS63106991A (en) | Memory integrated circuit | |
JPS63106992A (en) | Memory integrated circuit | |
JPS62189681A (en) | Magnetic disk device | |
JPS6214866B2 (en) | ||
JPS6396794A (en) | Magnetic bubble memory device | |
JPS60201456A (en) | Memory access controlling system | |
JPS6242235A (en) | Virtual stack system | |
JPS593667A (en) | Data transfer system between magnetic tape and magnetic disk | |
JPS58137024A (en) | Controller for peripheral device | |
JPS61112272A (en) | Microcomputer applied device | |
JPS62175854A (en) | Data transfer system | |
JPS6369326A (en) | Data converter |