JPS6071964A - 物理量検出回路 - Google Patents
物理量検出回路Info
- Publication number
- JPS6071964A JPS6071964A JP58181101A JP18110183A JPS6071964A JP S6071964 A JPS6071964 A JP S6071964A JP 58181101 A JP58181101 A JP 58181101A JP 18110183 A JP18110183 A JP 18110183A JP S6071964 A JPS6071964 A JP S6071964A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch
- terminal
- circuit
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/02—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning
- G01L9/04—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning of resistance-strain gauges
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
- G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
- G01L1/225—Measuring circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
- Amplifiers (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は物理量検出回路に関し、特に物理量の変化に
応じて抵抗値変化を示す抵抗素子を含むブリ、ジ回路を
備えた物理量検出回路の改良に関する。
応じて抵抗値変化を示す抵抗素子を含むブリ、ジ回路を
備えた物理量検出回路の改良に関する。
従来、この種の物理量検出回路として、ストレイン・ゲ
ージを用いた圧力変換器がよく知られている。該圧力変
換器では、ゲージ抵抗を用いてホイートストーンブリッ
ジ回路（以後単にブリッジ回路と略称する）を構成し、
印加圧力に応答して生じる該ゲージ抵抗の抵抗値変化を
、咳ブリッジ回路を定電圧あるいは定電流源で励起する
ことによって該ブリッジ回路の不平衡電圧として検出し
、該不平衝電圧をさらに増幅して圧力に比例した出力信
号を取り出していた。第１図はその回路構成例である。
ージを用いた圧力変換器がよく知られている。該圧力変
換器では、ゲージ抵抗を用いてホイートストーンブリッ
ジ回路（以後単にブリッジ回路と略称する）を構成し、
印加圧力に応答して生じる該ゲージ抵抗の抵抗値変化を
、咳ブリッジ回路を定電圧あるいは定電流源で励起する
ことによって該ブリッジ回路の不平衡電圧として検出し
、該不平衝電圧をさらに増幅して圧力に比例した出力信
号を取り出していた。第１図はその回路構成例である。
図において、土はゲージ抵抗１〜４から成るブリッジ回
路、５，６は該ブリッジ回路に定電圧あるいは定電流を
印加するための励起端子、７．８は咳ブリッジ回路の検
出端子をそれぞれ示す。ｒ−ジ抵抗１〜４としては例え
ば半導体ダイアフラム上に選択拡散等により形成された
波数抵抗が用いられ、ゲージ抵抗１，３とゲージ抵抗２
，４はそれぞれ印加圧力に対し互いに逆方向の抵抗値変
化を示すよう、その長手及び横手方向の結晶軸が選択さ
れて配列されている。この結果、印加圧力に対して例え
はゲージ抵抗１，３の抵抗値が増大すると、ゲージ抵抗
２，４の抵抗値は逆に減少し、この結果、ブリッジ回路
亜の検出端子７，８間には印加圧力に比例した不平衡電
圧ΔＥが得られる。次に該不平衡電圧ΔＥは電圧増幅回
路里によって増幅、シングルエンド化すレる。該電圧増
幅回路２００としては、例えば図に示したような３個の
演算増幅器９，１０．１１と抵抗１２，１３，１４，１
５，１６，１７．１８から成る周知の差動増幅回路が用
いられ、不平衡電圧ΔＢは増幅、インピーダンス変換さ
れたシングルエンド出力■。として該圧力変換器の出力
端子２０に取り出される。
路、５，６は該ブリッジ回路に定電圧あるいは定電流を
印加するための励起端子、７．８は咳ブリッジ回路の検
出端子をそれぞれ示す。ｒ−ジ抵抗１〜４としては例え
ば半導体ダイアフラム上に選択拡散等により形成された
波数抵抗が用いられ、ゲージ抵抗１，３とゲージ抵抗２
，４はそれぞれ印加圧力に対し互いに逆方向の抵抗値変
化を示すよう、その長手及び横手方向の結晶軸が選択さ
れて配列されている。この結果、印加圧力に対して例え
はゲージ抵抗１，３の抵抗値が増大すると、ゲージ抵抗
２，４の抵抗値は逆に減少し、この結果、ブリッジ回路
亜の検出端子７，８間には印加圧力に比例した不平衡電
圧ΔＥが得られる。次に該不平衡電圧ΔＥは電圧増幅回
路里によって増幅、シングルエンド化すレる。該電圧増
幅回路２００としては、例えば図に示したような３個の
演算増幅器９，１０．１１と抵抗１２，１３，１４，１
５，１６，１７．１８から成る周知の差動増幅回路が用
いられ、不平衡電圧ΔＢは増幅、インピーダンス変換さ
れたシングルエンド出力■。として該圧力変換器の出力
端子２０に取り出される。
しかしながら、上記検出回路に用いられる差動増幅回路
μｍには、 （１）、計３蘭の演算増幅器を必要とするので、回路規
模及び消費電力が大きくゲる。
μｍには、 （１）、計３蘭の演算増幅器を必要とするので、回路規
模及び消費電力が大きくゲる。
（２）、多数の抵抗を必要とする上、各抵抗間の抵抗値
及び温度係数にはＮ！Ｌ蜜なマツチングが要求されるの
で、回路の調整が煩雑となり、組立・検査に多大な時間
と労力を要する。
及び温度係数にはＮ！Ｌ蜜なマツチングが要求されるの
で、回路の調整が煩雑となり、組立・検査に多大な時間
と労力を要する。
（３）、（２）と同一の理由により、モノリシ、りＩＣ
化による量産化が困難で、製造コストが高価になる。
化による量産化が困難で、製造コストが高価になる。
等の問題があり、これらが、圧力変換器の小型化、低消
費電力化、モノリシ、りＩＣ化による低価格化を妨げる
要因となっていた。
費電力化、モノリシ、りＩＣ化による低価格化を妨げる
要因となっていた。
すなわち、圧力変換器を小型化、低消費電力化、低価格
化するためＫは、１閲の演算増幅器で構成できて、しか
も高入力抵抗、高同相除去比（ＣＭＩ（、Ｒ）等のブリ
、ジ回路側からの性能要求を満足する差動増幅回路のブ
リッジ回路との一体化が不可欠である。
化するためＫは、１閲の演算増幅器で構成できて、しか
も高入力抵抗、高同相除去比（ＣＭＩ（、Ｒ）等のブリ
、ジ回路側からの性能要求を満足する差動増幅回路のブ
リッジ回路との一体化が不可欠である。
１個の演算増幅器で構成される差動増幅回路として、従
来、第２図に示すような演算増幅器３゜と４個の抵抗３
１．３２，３３．３４から成る回路がよく知られている
。図において、３５及び３６は差動入力端子、３７は出
力端子であり、抵抗３２．３１の抵抗比（几３２／Ｒ３
１） と抵抗３４゜５− ３３の抵抗比（Ｒ３４／Ｒ３３）を等しく選ぶことによ
り、出力端子３７には端子３６．３５間の差電圧が（Ｒ
３２／Ｒ，３１）倍された出力電圧が得られる。
来、第２図に示すような演算増幅器３゜と４個の抵抗３
１．３２，３３．３４から成る回路がよく知られている
。図において、３５及び３６は差動入力端子、３７は出
力端子であり、抵抗３２．３１の抵抗比（几３２／Ｒ３
１） と抵抗３４゜５− ３３の抵抗比（Ｒ３４／Ｒ３３）を等しく選ぶことによ
り、出力端子３７には端子３６．３５間の差電圧が（Ｒ
３２／Ｒ，３１）倍された出力電圧が得られる。
しかしながら、上記構成の差動増幅回路をブリッジ回路
と一体化した場合、 （１） 入力抵抗が高くとれない（ブリッジ回路の負荷
が大きい） （２）抵抗３２．３１の抵抗比と抵抗３４．３３の抵抗
比との間にアンバランスがあると、差動入力に対するゲ
インにアンバランスが生じるばかりでなく、回路の同相
除去比（ＣＭＲＢ、）が著しく劣化する 欠点があり、第１図に示した回路と同程度の性能を得る
ことは非常に困難であった。
と一体化した場合、 （１） 入力抵抗が高くとれない（ブリッジ回路の負荷
が大きい） （２）抵抗３２．３１の抵抗比と抵抗３４．３３の抵抗
比との間にアンバランスがあると、差動入力に対するゲ
インにアンバランスが生じるばかりでなく、回路の同相
除去比（ＣＭＲＢ、）が著しく劣化する 欠点があり、第１図に示した回路と同程度の性能を得る
ことは非常に困難であった。
以上、圧力変換器の場合を例に詳しく説明したようＫ、
従来の物理量検出回路には、小屋・低消費電力・低価格
等の要求と性能面の要求を同時に満足できるものがなか
った。
従来の物理量検出回路には、小屋・低消費電力・低価格
等の要求と性能面の要求を同時に満足できるものがなか
った。
この発明は上記圧力変換器をはじめとする物理量検出回
路の従来の問題を解決するためになされ６− たもので、その目的はブリ、ジ回路と、１ｌＩＩの演算
増幅器で構成できて、しかも入力抵抗やＣＭＲＲ低下等
低下能劣化のない差動増幅回路が一体化された小型、低
消費電力でモノリシ、クエＣ花に適した低価格の物理量
検出回路を提供することにある。
路の従来の問題を解決するためになされ６− たもので、その目的はブリ、ジ回路と、１ｌＩＩの演算
増幅器で構成できて、しかも入力抵抗やＣＭＲＲ低下等
低下能劣化のない差動増幅回路が一体化された小型、低
消費電力でモノリシ、クエＣ花に適した低価格の物理量
検出回路を提供することにある。
この発明によれば、すくなくとも−辺に検知対象の変化
に応じて抵抗値変化を示す検知素子を含むブリ、ジ回路
と、両端がそれぞれ第１及び第２のスイッチを介して前
記ブリッジ回路の不平衡電圧検出端子に導びかれた第１
のコンデンサと、該第１のコンデンサの一端とバイアス
端子の間に設けられた第３のスイッチと、反転入力端子
が第４のスイッチを介して前記第１のコンデンサの他の
一端に導ひかれる一方非反転入力端子がバイアス端子に
接続された演算増幅器と、該演算増幅器の反転入力端子
と出力端子間に接続された第２のコンデンサと、該第２
のコンデンサと並列に接続された第５のスイッチを備え
たことを特徴とする物理量検出回路が得られる。
に応じて抵抗値変化を示す検知素子を含むブリ、ジ回路
と、両端がそれぞれ第１及び第２のスイッチを介して前
記ブリッジ回路の不平衡電圧検出端子に導びかれた第１
のコンデンサと、該第１のコンデンサの一端とバイアス
端子の間に設けられた第３のスイッチと、反転入力端子
が第４のスイッチを介して前記第１のコンデンサの他の
一端に導ひかれる一方非反転入力端子がバイアス端子に
接続された演算増幅器と、該演算増幅器の反転入力端子
と出力端子間に接続された第２のコンデンサと、該第２
のコンデンサと並列に接続された第５のスイッチを備え
たことを特徴とする物理量検出回路が得られる。
さらに、この発明によれば、上記検出回路において、前
記ブリッジ回路の励起端子と励起用電源との間に設けら
れたスイッチを備えたことを特徴とする物理量検出回路
が得られる。
記ブリッジ回路の励起端子と励起用電源との間に設けら
れたスイッチを備えたことを特徴とする物理量検出回路
が得られる。
以下、図面を用いてこの発明の詳細な説明する。
第３図は、この発明を圧力変換器に適用した場合につい
ての第１の発明の一実施例を示す図である。図において
、遅速は第１図と全く同一の構成要素から成るブリ、ジ
回路、里は演算増幅器４０と、それぞれＣ３及びＣ８な
る容量値をもつコンデンサ４１及び４２と、それぞれ周
期的に開閉（ＯＦＦ−ＯＮ）を繰り返すスイッチ４３，
４４゜４５．４６及び４７とで構成される差動増幅回路
である。この実施例では、ブリ、ジ回路、リリーの不平
衡電圧検出端子７及び８がスイッチ４３反び４４を介し
てコンデンサ４１の両端に結ばれている。＃コンデンサ
４１の一端はアース端子に接続、されており、他の一端
が、スイッチ４５を介して演算増幅器４００反転反転入
力端子ひかれている。該演算増幅器４０の非反転側入力
端子は７−ス端子に接続されており、反転入力端子と出
力端子５００間にコンデンサ４２が接続されている。
ての第１の発明の一実施例を示す図である。図において
、遅速は第１図と全く同一の構成要素から成るブリ、ジ
回路、里は演算増幅器４０と、それぞれＣ３及びＣ８な
る容量値をもつコンデンサ４１及び４２と、それぞれ周
期的に開閉（ＯＦＦ−ＯＮ）を繰り返すスイッチ４３，
４４゜４５．４６及び４７とで構成される差動増幅回路
である。この実施例では、ブリ、ジ回路、リリーの不平
衡電圧検出端子７及び８がスイッチ４３反び４４を介し
てコンデンサ４１の両端に結ばれている。＃コンデンサ
４１の一端はアース端子に接続、されており、他の一端
が、スイッチ４５を介して演算増幅器４００反転反転入
力端子ひかれている。該演算増幅器４０の非反転側入力
端子は７−ス端子に接続されており、反転入力端子と出
力端子５００間にコンデンサ４２が接続されている。
さらに該コンデンサ４２に社並列にスイッチ４７が設け
られている。
られている。
第４図は、第３図に示した構成図におけるスイ、チ４３
〜４７の開閉手続の一例を示すタイミング図である。図
において５３，５４．５ｊ、５６゜５７はそれぞれ、第
３図におけるスイッチ４３゜４４．４５，４６，４７の
開閉状態を示しており、実線区間がスイッチの閉じた（
ＯＮ）期間、破線区間がスイッチの開いた（ＯＦＦ）期
間をそれぞれ表わしている。図から明らかなように、こ
の実施例では、４３，４４．４７及び４５．４６がそれ
ぞれ連動している。
〜４７の開閉手続の一例を示すタイミング図である。図
において５３，５４．５ｊ、５６゜５７はそれぞれ、第
３図におけるスイッチ４３゜４４．４５，４６，４７の
開閉状態を示しており、実線区間がスイッチの閉じた（
ＯＮ）期間、破線区間がスイッチの開いた（ＯＦＦ）期
間をそれぞれ表わしている。図から明らかなように、こ
の実施例では、４３，４４．４７及び４５．４６がそれ
ぞれ連動している。
以下、第３図と第４図を参照しつつ、この実施例の動作
を説明する。まず、第４図の期間５８では、スイッチ４
３と４４が閉じるので、コンデンサ４１はブリ、ジ回路
Ｍ戊の端子７．８間に得られる不平衡電圧Δ′ＢＫより
充電される。また、スイッチ４７が閉じるので、演算増
幅器４０はユニ９− ティフィードバック接続となり、反転入力端子５０及び
出力端子５２はともに非反転入力端子５１と等電位（今
の場合は０ボルト）にバイアスされる。すなわち、この
とき、コンデンサ４２の電荷はリセットされる。次の期
間５９で、スイ。
を説明する。まず、第４図の期間５８では、スイッチ４
３と４４が閉じるので、コンデンサ４１はブリ、ジ回路
Ｍ戊の端子７．８間に得られる不平衡電圧Δ′ＢＫより
充電される。また、スイッチ４７が閉じるので、演算増
幅器４０はユニ９− ティフィードバック接続となり、反転入力端子５０及び
出力端子５２はともに非反転入力端子５１と等電位（今
の場合は０ボルト）にバイアスされる。すなわち、この
とき、コンデンサ４２の電荷はリセットされる。次の期
間５９で、スイ。
チ４３及び４４が開き、ブリ、ジ回路亜が切り離される
と、コンデンサ４１にはブリ、ジ回路の不平衡電圧ΔＥ
に比例し九〇、・ΔＥなる蓄積電荷が残留する。なお、
この期間５９でスイッチ４７も開くか、コンデンサ４２
に蓄積電荷はないから、出力端子５２は依然０ボルトの
ままである。次に期間６０となり、スイッチ４５７ｉび
４６が閉じると、コンデンサ４１は演算増幅器４０の反
転側入力端子５０と７一ス端子間に接続されることにな
る。このとき、演算増幅器４０社、過渡的には、反転入
力端子５０と非反転入力端子５１間の電圧差を増幅し、
その出力電圧でコンデンサ４２を充電するように働き、
最終的には反転入力端子５０と非反転入力端子５１の電
圧差を零にする。したがって定常状態では反転入力端子
５０は０ボルト１０− になり、コンデンサ４１に蓄積されていた電荷Ｃ１・Δ
Ｅはすべてコンデンサ４２に転送される。
と、コンデンサ４１にはブリ、ジ回路の不平衡電圧ΔＥ
に比例し九〇、・ΔＥなる蓄積電荷が残留する。なお、
この期間５９でスイッチ４７も開くか、コンデンサ４２
に蓄積電荷はないから、出力端子５２は依然０ボルトの
ままである。次に期間６０となり、スイッチ４５７ｉび
４６が閉じると、コンデンサ４１は演算増幅器４０の反
転側入力端子５０と７一ス端子間に接続されることにな
る。このとき、演算増幅器４０社、過渡的には、反転入
力端子５０と非反転入力端子５１間の電圧差を増幅し、
その出力電圧でコンデンサ４２を充電するように働き、
最終的には反転入力端子５０と非反転入力端子５１の電
圧差を零にする。したがって定常状態では反転入力端子
５０は０ボルト１０− になり、コンデンサ４１に蓄積されていた電荷Ｃ１・Δ
Ｅはすべてコンデンサ４２に転送される。
それゆえ、期間６０１Ｃおいて演算増幅器４０の出力端
子５２に得られる出力電圧Ｖ。は、電荷保存則Ｃ１＠Δ
Ｅ＋Ｃ，・Ｖｏ＝Ｏより、次式で与えられる。
子５２に得られる出力電圧Ｖ。は、電荷保存則Ｃ１＠Δ
Ｅ＋Ｃ，・Ｖｏ＝Ｏより、次式で与えられる。
”ｏ” （”ｔ／Ｃｔ ）・３８
次に期間６１でスイッチ４５及び４６が開くと、コンデ
ンサ４１は演算増幅器４０と切り離され、コンデンサ４
２の蓄積電荷は保持されるので、出力電圧は期間６１中
も−（Ｃ１／Ｃ２）・ΔＥＫ保持される。以上がこの実
施例での動作の一周期であり、以後、同様な動作が周期
的に繰り返される。
ンサ４１は演算増幅器４０と切り離され、コンデンサ４
２の蓄積電荷は保持されるので、出力電圧は期間６１中
も−（Ｃ１／Ｃ２）・ΔＥＫ保持される。以上がこの実
施例での動作の一周期であり、以後、同様な動作が周期
的に繰り返される。
以上説明したように、この実施例では、ブリッジ回路６
リリーの出力電圧ΔＥＫ比例した電荷量を差動増幅回路
里のコンデンサ４１に蓄積し、このコンデンサ４１の蓄
積電荷を予めリセットされたコンデンサ４２に転送する
ことによりコンデンサ４１と４２の容伍比（Ｃ１／Ｃ８
）で決まる増幅度を得ている。この場合、コンデンサ４
１のリークを無視すれば、差動増幅回路奥の入力抵抗は
無限大となり、ブリ、ジ回路の負荷を極めて小さくする
ことができる。また、ブリ、ジ回路の不平衡電圧に比例
した電荷をコンデンサ４１に蓄積する過程でのＣＭＲ，
Ｒ・は原理上無限大であるので、非常に高ＣＭＲ，Ｒ・
の差動増幅が達成される。
リリーの出力電圧ΔＥＫ比例した電荷量を差動増幅回路
里のコンデンサ４１に蓄積し、このコンデンサ４１の蓄
積電荷を予めリセットされたコンデンサ４２に転送する
ことによりコンデンサ４１と４２の容伍比（Ｃ１／Ｃ８
）で決まる増幅度を得ている。この場合、コンデンサ４
１のリークを無視すれば、差動増幅回路奥の入力抵抗は
無限大となり、ブリ、ジ回路の負荷を極めて小さくする
ことができる。また、ブリ、ジ回路の不平衡電圧に比例
した電荷をコンデンサ４１に蓄積する過程でのＣＭＲ，
Ｒ・は原理上無限大であるので、非常に高ＣＭＲ，Ｒ・
の差動増幅が達成される。
以上のように、この実施例では、ブリッジ回路と単一の
演算増幅器、コンデンサ及びスイッチを用いて検出回路
を構成し、第１図に示したブリ。
演算増幅器、コンデンサ及びスイッチを用いて検出回路
を構成し、第１図に示したブリ。
ジ回路と３個の演算増幅器及び抵抗を使用した従来の検
出回路と同程度ないしそれ以上の効果を達成している。
出回路と同程度ないしそれ以上の効果を達成している。
従来の検出回路が３個の演算増幅器を必要とし、かつ各
演算増幅器が抵抗を駆動するだめの定常的な電流の駆動
能力を必要としたのに対し、この実施例は演算増幅器を
１個に減らせる上、該演算増幅器にはコンデンサを充放
電する過渡的な電流駆動能力しか必要ないので大幅な低
消費電力化が達成される。
演算増幅器が抵抗を駆動するだめの定常的な電流の駆動
能力を必要としたのに対し、この実施例は演算増幅器を
１個に減らせる上、該演算増幅器にはコンデンサを充放
電する過渡的な電流駆動能力しか必要ないので大幅な低
消費電力化が達成される。
また、この実施例に使用されたスイッチは例えばＭＯ８
ＦＦｔＴスイ、チ、コンデンサは例えばＭＯＳゲート電
極−反転層間容量あるいは二層電極間容量を用いること
Ｋより現在の集積回路技術で容易実現可能であり、演算
増幅器、波数形ゲージ抵抗とのオンチアブ一体化は極め
て容易である。また、モノリシ、りＩＣ化を行なう場合
、第１図に示した従来の検出回路では、抵抗１２〜１８
間の不純物濃度の不均一性が各種誤差の原因となるが、
この実施例では、単にゲインの誤差がコンデンサの酸化
膜厚の不均一性に影響されるにすぎず、しかも酸化膜厚
の不均一性は不純物濃度の不均一性に比べ小さくできる
ので、製造プρセス変動の影響が小さく、モノリシ、り
ＩＣ化に極めて有利な検出回路が得られる。
ＦＦｔＴスイ、チ、コンデンサは例えばＭＯＳゲート電
極−反転層間容量あるいは二層電極間容量を用いること
Ｋより現在の集積回路技術で容易実現可能であり、演算
増幅器、波数形ゲージ抵抗とのオンチアブ一体化は極め
て容易である。また、モノリシ、りＩＣ化を行なう場合
、第１図に示した従来の検出回路では、抵抗１２〜１８
間の不純物濃度の不均一性が各種誤差の原因となるが、
この実施例では、単にゲインの誤差がコンデンサの酸化
膜厚の不均一性に影響されるにすぎず、しかも酸化膜厚
の不均一性は不純物濃度の不均一性に比べ小さくできる
ので、製造プρセス変動の影響が小さく、モノリシ、り
ＩＣ化に極めて有利な検出回路が得られる。
以上、許しく説明したように、この実施例によれば、ブ
リ、ジ回路と単一演算増幅器による高入力抵抗、高ＣＭ
Ｒ・Ｒ・の差動増幅回路から成る検出回路が構成され、
従来に比べ著しい低消費電力化が図れる上、モノリシ、
りＩＣ化による小屋・低価格化に極めて好都合な圧力変
換器が得られる。
リ、ジ回路と単一演算増幅器による高入力抵抗、高ＣＭ
Ｒ・Ｒ・の差動増幅回路から成る検出回路が構成され、
従来に比べ著しい低消費電力化が図れる上、モノリシ、
りＩＣ化による小屋・低価格化に極めて好都合な圧力変
換器が得られる。
第５図は、消費電力をさらに低減できる構成を１３−
存するこの発明の第２の発明の一実施例を示す図である
。同図において遅用及び４瓜は第３図と全く同一の構成
要素から成るブリ、ジ回路及び差動増幅回路であり、６
２はブリッジ回路の励起端子５と電源供給端子１９０間
に設けられたスイッチである。いま、スイッチ４３〜４
７が前記第１の発明の一実施例と同様、第３図に示した
タイミングで開閉されるものとすると、この実施例にお
けるスイ、チロ２の開閉手続は、スイッチ４３及び４４
が閉じた状態から開いた状態になった後、スイ、チロ２
が閉じた状態から開いた状態になるよう選定される必要
がある。ただし、スイ、チロ２の閉じる時刻は、スイッ
チ４３及び４４の閉じる前でも後でもよい。−例を第６
図に示す。すなわち、第６図において、６３はスイ、チ
ロ２の開閉状態、５３．５４．５５．５６．５７は第４
図と全く同一なスイッチ４３，４４，４５，４６゜４７
の開閉状態の一例をそれぞれ示しており、実線区間がス
イッチの閉じだ（ＯＮ）期間、破線区間がスイッチの開
いた（ＯＦＦ）期間にそれぞれ対応し１４− ている。この場合、ブリ、ジ回路１００に不平［ｊ圧Δ
Ｂが得られるのは、スイッチ６２が閉状態となる期間６
４のみであるが、これはコンデンサ４１の蓄積電荷が決
まる時刻ｔ８ と一致しているので、コンデンサ４１に
はブリッジ回路１００の不平衡電圧ΔＥに比例した電ｉ
量が支障なく蓄積される。
。同図において遅用及び４瓜は第３図と全く同一の構成
要素から成るブリ、ジ回路及び差動増幅回路であり、６
２はブリッジ回路の励起端子５と電源供給端子１９０間
に設けられたスイッチである。いま、スイッチ４３〜４
７が前記第１の発明の一実施例と同様、第３図に示した
タイミングで開閉されるものとすると、この実施例にお
けるスイ、チロ２の開閉手続は、スイッチ４３及び４４
が閉じた状態から開いた状態になった後、スイ、チロ２
が閉じた状態から開いた状態になるよう選定される必要
がある。ただし、スイ、チロ２の閉じる時刻は、スイッ
チ４３及び４４の閉じる前でも後でもよい。−例を第６
図に示す。すなわち、第６図において、６３はスイ、チ
ロ２の開閉状態、５３．５４．５５．５６．５７は第４
図と全く同一なスイッチ４３，４４，４５，４６゜４７
の開閉状態の一例をそれぞれ示しており、実線区間がス
イッチの閉じだ（ＯＮ）期間、破線区間がスイッチの開
いた（ＯＦＦ）期間にそれぞれ対応し１４− ている。この場合、ブリ、ジ回路１００に不平［ｊ圧Δ
Ｂが得られるのは、スイッチ６２が閉状態となる期間６
４のみであるが、これはコンデンサ４１の蓄積電荷が決
まる時刻ｔ８ と一致しているので、コンデンサ４１に
はブリッジ回路１００の不平衡電圧ΔＥに比例した電ｉ
量が支障なく蓄積される。
したがって、以下前記第１発射の実施例と同様にして１
期間６０７ｉび６１には出力端子５２に（Ｃｓ／Ｃ２）
ΔＥなる出力電圧が得られる。この実施例によれば、ブ
リッジ回路１００の通１１！、峙間が期間６４だけに制
限されており、ブリッジ回路での消費電力の大幅な削減
が可能になる。したがって、この実施例によれば、前記
第１の発明の実施例と同様、モノリシ、りＩＣ化による
小型・低価格化が可能な上、消費電力の大幅に削減され
た圧力変換器が書られる。
期間６０７ｉび６１には出力端子５２に（Ｃｓ／Ｃ２）
ΔＥなる出力電圧が得られる。この実施例によれば、ブ
リッジ回路１００の通１１！、峙間が期間６４だけに制
限されており、ブリッジ回路での消費電力の大幅な削減
が可能になる。したがって、この実施例によれば、前記
第１の発明の実施例と同様、モノリシ、りＩＣ化による
小型・低価格化が可能な上、消費電力の大幅に削減され
た圧力変換器が書られる。
なお、以上の説明に用いたスイッチ４３，４４゜４５．
４６．４７の開閉手続は単なる一例であって、これに限
るものではない。この発明の適用においては、 （１）スイッチ４３．４４とスイッチ４５，４６とが同
時に閉じた状態となってはならない。
４６．４７の開閉手続は単なる一例であって、これに限
るものではない。この発明の適用においては、 （１）スイッチ４３．４４とスイッチ４５，４６とが同
時に閉じた状態となってはならない。
（２） スイッチ４７が開いた状態のときにのみスイ、
チ４５と４６が開いた状態から閉じた状態となる。
チ４５と４６が開いた状態から閉じた状態となる。
以上の２条件か満足されれば、他の時間関係はどのよう
に選んでもよい。例えば、期間６１は必しも必要ではな
く、スイッチ４５及び４６の閉じた状態が、スイッチ４
７の閉じた状態となる時期まで延長されても、動作の達
成にはさしつかえない。
に選んでもよい。例えば、期間６１は必しも必要ではな
く、スイッチ４５及び４６の閉じた状態が、スイッチ４
７の閉じた状態となる時期まで延長されても、動作の達
成にはさしつかえない。
なお、残る３つの期間５８，５９．６０は必要であるが
、これらの−周期中に占める割合等は自由である。
、これらの−周期中に占める割合等は自由である。
以上、検知素子として感圧ゲージ抵抗を用いた圧力変換
器の場合を例にこの発明を説明したが、この発明は圧力
変換器のみならず、温度センサをはじめ検知素子を用い
てブリ、ジ回路を構成する各種センサの検出回路に広く
適用できる。
器の場合を例にこの発明を説明したが、この発明は圧力
変換器のみならず、温度センサをはじめ検知素子を用い
てブリ、ジ回路を構成する各種センサの検出回路に広く
適用できる。
このようにこの発明によれば、従来に比べはるかに低消
費電力化された上、モノリシックＩＣ化による量産化に
適した小型、低価格の物理量検出回路が実現される。ま
た、この発明はＭＯ８集積回路技術との共合性に優れて
おり、同技術によるＡ／Ｄ 、Ｄ／Ａ変換器、マイクロ
ブｐセ、す等の一体化が可能である。したがって、この
発明によれば、機能拡張性に富んだ物理量検出回路が実
現される。
費電力化された上、モノリシックＩＣ化による量産化に
適した小型、低価格の物理量検出回路が実現される。ま
た、この発明はＭＯ８集積回路技術との共合性に優れて
おり、同技術によるＡ／Ｄ 、Ｄ／Ａ変換器、マイクロ
ブｐセ、す等の一体化が可能である。したがって、この
発明によれば、機能拡張性に富んだ物理量検出回路が実
現される。
第１図は物理量検出回路として従来よく知られている圧
力変換器の回路構成例、第２図は１個の演算増幅器で構
成される差動増・幅回路の従来例、第３図及び第４図は
この発明の第１の発明の一実施例における構成及び動作
手続の説明図、第５図及び第６図はこの発明の第２の発
明の一実施例における構成及び動作手続の説明図である
。 １００・・・ブリ、ジ回路、２００・・・差動電圧増幅
回路、１．２，３．４・・・検知素子としてのゲージ抵
抗、５．６・・・ブリ、ジ励起端子、７．８・・・ブリ
ッジ不平衡電圧検出端子、９，１０．１１・・・演算増
幅器、１７− １２．１３，１４，１５，１６．１７．１８・、・抵抗
、１９・・・ブリ、ジ励起用電圧・電流印加端子。 ２０・・・検出回路出力端子、３０・・・演算増幅器、
３１．３２，３３．３４・・・抵抗、ａＯＯ・・・差動
電圧増幅回路、４０・・演算増幅器、４１，４２４．・
コンデンサ、４３，４４，４５，４６，４７．６２・・
・スイッチ。 １８− 第４図 ５７ １−ｅ−−−−−−−一一−−ヒー−１−−−−
−−ＯＮ ＯＦＦ ＯＮ ＯＦＦ
力変換器の回路構成例、第２図は１個の演算増幅器で構
成される差動増・幅回路の従来例、第３図及び第４図は
この発明の第１の発明の一実施例における構成及び動作
手続の説明図、第５図及び第６図はこの発明の第２の発
明の一実施例における構成及び動作手続の説明図である
。 １００・・・ブリ、ジ回路、２００・・・差動電圧増幅
回路、１．２，３．４・・・検知素子としてのゲージ抵
抗、５．６・・・ブリ、ジ励起端子、７．８・・・ブリ
ッジ不平衡電圧検出端子、９，１０．１１・・・演算増
幅器、１７− １２．１３，１４，１５，１６．１７．１８・、・抵抗
、１９・・・ブリ、ジ励起用電圧・電流印加端子。 ２０・・・検出回路出力端子、３０・・・演算増幅器、
３１．３２，３３．３４・・・抵抗、ａＯＯ・・・差動
電圧増幅回路、４０・・演算増幅器、４１，４２４．・
コンデンサ、４３，４４，４５，４６，４７．６２・・
・スイッチ。 １８− 第４図 ５７ １−ｅ−−−−−−−一一−−ヒー−１−−−−
−−ＯＮ ＯＦＦ ＯＮ ＯＦＦ
Claims (1)
- 【特許請求の範囲】 １、 すくなくとも−辺に検知対象の変化に応じて抵抗
値変化を示す検知素子を含むブリ、ジ回路と、両端がそ
れぞれ第１及び第２のスイッチを介して前記ブリ、ジ回
路の不平衡電圧検出端子に導びかれた第１のコンデンサ
と、該第１のコンデンサの一端とバイアス端子の間に設
けられた第３のスイッチと、反転入力端子が第４のスイ
ッチを介して前記第１のコンデンサの他の一端に導ひか
れる一方非反転入力端子がバイアス端子に接続された演
算増幅器と、該演算増幅器の反転入力端子と出力端子間
に接続された第２のコンデンサと、該第２のコンデンサ
と並列に接続された第５のスイッチを備えたことを特徴
とする物理量検出回路。 ２、 すくなくとも−辺に検知対象の変化にルじて抵抗
値変化を示す検知素子を含むブリ、ジ回路と、両端がそ
れぞれ第１及び第２のスイッチを介して前記ブリッジ回
路の不平衡電圧検出端子に導びかれた第１のコンデンサ
と、該第１のコンデンサの一端とバイアス端子の間に設
けられ九第３のスイッチと、反転入力端子が第４のスイ
ッチを介して前記第１のコンデンサの他の一端に導ひか
れる一方非反転入力端子がバイアス端子に接続された演
算増幅器と、該演算増幅器の反転入力端子と出力端子間
に接続された第２のコンデンサと、該第２のコンデンサ
と並列に接続された第５のスイッチを備え、かつ、前記
ブリッジ回路の励起端子と励起用電源の間に設けられ７
ＩＣ第６のスイッチを備えたことを特徴とする物理量検
出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181101A JPS6071964A (ja) | 1983-09-29 | 1983-09-29 | 物理量検出回路 |
| US07/165,441 US4868411A (en) | 1983-09-29 | 1988-02-29 | Signal conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181101A JPS6071964A (ja) | 1983-09-29 | 1983-09-29 | 物理量検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6071964A true JPS6071964A (ja) | 1985-04-23 |
Family
ID=16094853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181101A Pending JPS6071964A (ja) | 1983-09-29 | 1983-09-29 | 物理量検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4868411A (ja) |
| JP (1) | JPS6071964A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07248268A (ja) * | 1992-02-24 | 1995-09-26 | Motorola Inc | Ｐｗｍセンサ |
| JP2012137422A (ja) * | 2010-12-27 | 2012-07-19 | Primearth Ev Energy Co Ltd | 電圧検出回路 |
| JP2015111153A (ja) * | 2015-03-03 | 2015-06-18 | プライムアースＥｖエナジー株式会社 | 電圧検出回路 |
| JP2015230179A (ja) * | 2014-06-03 | 2015-12-21 | 日本電産リード株式会社 | 基板検査装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4417228A1 (de) * | 1994-05-17 | 1995-11-23 | Michael Dr Altwein | Dehnungsmeßstreifen-Meßanordnung, Verwendung derselben und Modulationsverstärker für derartige Meßanordnungen |
| US5614903A (en) * | 1995-08-29 | 1997-03-25 | Trw Inc. | Distortion suppressor for digital-to-analog converter |
| US6198313B1 (en) * | 1998-05-20 | 2001-03-06 | Analog Devices Inc | Infinite sample-and-hold circuit |
| EP1801964A1 (de) * | 2005-12-20 | 2007-06-27 | Mettler-Toledo AG | Verfahren zur Korrektur eines analogen Verstärker-Ausgangssignals, Verstärkermodul und Messvorrichtung |
| US7525375B2 (en) * | 2005-12-20 | 2009-04-28 | Mettler-Toledo Ag | Method of correcting the output signal of an analog amplifier, amplifier module and measuring device |
| US7886583B2 (en) | 2006-07-11 | 2011-02-15 | Veeco Instruments Inc. | Apparatus and method of amplifying low voltage signals |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3421093A (en) * | 1965-11-12 | 1969-01-07 | Beckman Instruments Inc | Detector for pulse code modulated signals with feedback for baseline correction |
| US3573816A (en) * | 1966-04-25 | 1971-04-06 | Sprague Electric Co | Production of electric circuit elements |
| US3744047A (en) * | 1971-09-16 | 1973-07-03 | Xerox Corp | Superposed sheet detection |
| US4217543A (en) * | 1977-05-23 | 1980-08-12 | John Fluke Mfg. Co., Inc. | Digital conductance meter |
| US4404545A (en) * | 1979-02-13 | 1983-09-13 | Sharp Kabushiki Kaisha | Analog-to-digital converter of the dual slope type |
| US4578646A (en) * | 1984-02-08 | 1986-03-25 | Hitachi, Ltd | Integral-type small signal input circuit |
-
1983
- 1983-09-29 JP JP58181101A patent/JPS6071964A/ja active Pending
-
1988
- 1988-02-29 US US07/165,441 patent/US4868411A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07248268A (ja) * | 1992-02-24 | 1995-09-26 | Motorola Inc | Ｐｗｍセンサ |
| JP2012137422A (ja) * | 2010-12-27 | 2012-07-19 | Primearth Ev Energy Co Ltd | 電圧検出回路 |
| US9671469B2 (en) | 2010-12-27 | 2017-06-06 | Primearth Ev Energy Co., Ltd. | Voltage detection circuit |
| JP2015230179A (ja) * | 2014-06-03 | 2015-12-21 | 日本電産リード株式会社 | 基板検査装置 |
| JP2015111153A (ja) * | 2015-03-03 | 2015-06-18 | プライムアースＥｖエナジー株式会社 | 電圧検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4868411A (en) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285070B1 (en) | Capacitance measuring circuit | |
| JP4990049B2 (ja) | 温度検出回路 | |
| JPS6071964A (ja) | 物理量検出回路 | |
| US5578962A (en) | Instrumentation amplifier for sensor signal conditioning using low-cost, high-accuracy analog circuitry | |
| US20060043969A1 (en) | Integrated circuit for use with an external hall sensor, and hall sensor module | |
| JPH0533325B2 (ja) | ||
| JP2898500B2 (ja) | 温度特性補正付圧力センサ | |
| CN212364401U (zh) | 一种测量微弱信号的电阻传感器测量电路 | |
| JPH109892A (ja) | センサ回路 | |
| JPH11248756A (ja) | フライング・キャパシタ回路 | |
| JPH0533324B2 (ja) | ||
| CN110672904A (zh) | 一种测量微弱信号的电阻传感器测量电路 | |
| US4475608A (en) | Weight detection circuit for a load cell scale | |
| JPS60144632A (ja) | 温度補償回路 | |
| JPS58147209A (ja) | 増幅回路 | |
| JPS61218912A (ja) | 物理量検出回路 | |
| US20220357375A1 (en) | Current sensing circuit | |
| JP2948958B2 (ja) | トランスジューサ回路 | |
| JPS59163533A (ja) | 圧力変換器とその駆動方法 | |
| JPS59188567A (ja) | 信号変換回路 | |
| JPS59196416A (ja) | 信号変換回路 | |
| JPH0547372Y2 (ja) | ||
| JPH06118152A (ja) | オフセット電圧を自己補償する集積化磁気検知装置 | |
| JPS60198915A (ja) | 電圧比較器 | |
| JPH0346771B2 (ja) |