JPS6068639A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6068639A JPS6068639A JP58160124A JP16012483A JPS6068639A JP S6068639 A JPS6068639 A JP S6068639A JP 58160124 A JP58160124 A JP 58160124A JP 16012483 A JP16012483 A JP 16012483A JP S6068639 A JPS6068639 A JP S6068639A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- bed
- resin
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000008188 pellet Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims description 5
- 238000009434 installation Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 18
- 239000013078 crystal Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- WIIZEEPFHXAUND-UHFFFAOYSA-N n-[[4-[2-(dimethylamino)ethoxy]phenyl]methyl]-3,4,5-trimethoxybenzamide;hydron;chloride Chemical compound Cl.COC1=C(OC)C(OC)=CC(C(=O)NCC=2C=CC(OCCN(C)C)=CC=2)=C1 WIIZEEPFHXAUND-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/916—Narrow band gap semiconductor material, <<1ev
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は例えばサファイヤ薄板等の絶縁体基板上に集積
回路が形成された半導体ペレットをIJ−ドフレームの
ペレット設置部にマウントして樹脂封止した樹脂封止型
半導体装置に関する。
回路が形成された半導体ペレットをIJ−ドフレームの
ペレット設置部にマウントして樹脂封止した樹脂封止型
半導体装置に関する。
半導体装置のコストを引き下げるためプラスチックによ
り半導体ペレットを封止づ−るパッケージングが広く行
なわれている。集積回路が表面に形成されている半導体
ペレット3を、第1図に示すようなリードフレーム1の
ベッド2上にマウントし、ワイヤボンディングした後、
プラスチックにより封止して形成する。
り半導体ペレットを封止づ−るパッケージングが広く行
なわれている。集積回路が表面に形成されている半導体
ペレット3を、第1図に示すようなリードフレーム1の
ベッド2上にマウントし、ワイヤボンディングした後、
プラスチックにより封止して形成する。
一方、集積回路の性能向上のため5O8(Si−1ic
on On 5apphire )または80I(5i
ticonOn In5ulator )技術が近年発
達してきている。
on On 5apphire )または80I(5i
ticonOn In5ulator )技術が近年発
達してきている。
これはサファイヤ薄板などの絶縁体基板上に、シリコン
単結晶を気相成長させて集積回路を形成したものであり
、バルク基板を用いた場合に比べ、配線等による寄生容
量が非電に少なく絶縁抵抗が高くなり、高速動作が容易
であり低消費電力である点に特徴がある。
単結晶を気相成長させて集積回路を形成したものであり
、バルク基板を用いた場合に比べ、配線等による寄生容
量が非電に少なく絶縁抵抗が高くなり、高速動作が容易
であり低消費電力である点に特徴がある。
しかしながら、SO8技術またはSOI技術により製造
された半導体ペレット3をプラスチックハラケージング
すると、リードフレー、tz lのベッド2が金属であ
るために、依然として無視できない寄生容量が存在する
という問題があった。すなわち、第2図に示すように、
ベッド2上に、半導体ベレット3の絶縁体基板31、シ
リコン単結晶32、配線33が形成されると、配線33
とベッド2とで絶縁体基板31、シリコン単結晶32を
間にはさんだコンデンサが形成され寄生容量が生ずるか
らである。
された半導体ペレット3をプラスチックハラケージング
すると、リードフレー、tz lのベッド2が金属であ
るために、依然として無視できない寄生容量が存在する
という問題があった。すなわち、第2図に示すように、
ベッド2上に、半導体ベレット3の絶縁体基板31、シ
リコン単結晶32、配線33が形成されると、配線33
とベッド2とで絶縁体基板31、シリコン単結晶32を
間にはさんだコンデンサが形成され寄生容量が生ずるか
らである。
本発明は上記重積を考慮してなされたもので、寄生容量
が少なく、関連動作が可能で、低消費電力のf11iJ
Ifi制止型半導体装置を提供することを目的と′1′
−る。
が少なく、関連動作が可能で、低消費電力のf11iJ
Ifi制止型半導体装置を提供することを目的と′1′
−る。
この目的を達成するため、本発明による樹脂制止型半導
体装置のリードフレームのベレット設置部は、半導体ベ
レットの絶縁体基板−トの少なくとも中央部に金属部分
か存在しないように形成されていることを特徴とする。
体装置のリードフレームのベレット設置部は、半導体ベ
レットの絶縁体基板−トの少なくとも中央部に金属部分
か存在しないように形成されていることを特徴とする。
〔発明の実施例〕
本発明の第1の実施例による樹脂封止型半導体装置を第
3図、第4図に示−1″。本実画例による樹脂封止mの
リードフレーム1のベッド2は、マウントする半導体ベ
レット3よりわずかに太き(、中央部が(り抜かれた矩
形のドーナツツ形状&′c1工っている。半導体ベレッ
ト3は、このベッド2上にマウントされ、ワイヤボンデ
ィング後樹脂封止される。本実施例によれば、第4図に
示すように半導体ベレット3下の中央部分には、金属部
分がないため、ベッド2と配線33との距離が遠<1エ
リ、寄生容量を減すことができろ。
3図、第4図に示−1″。本実画例による樹脂封止mの
リードフレーム1のベッド2は、マウントする半導体ベ
レット3よりわずかに太き(、中央部が(り抜かれた矩
形のドーナツツ形状&′c1工っている。半導体ベレッ
ト3は、このベッド2上にマウントされ、ワイヤボンデ
ィング後樹脂封止される。本実施例によれば、第4図に
示すように半導体ベレット3下の中央部分には、金属部
分がないため、ベッド2と配線33との距離が遠<1エ
リ、寄生容量を減すことができろ。
本発明の第2の実施例による樹脂封止型半導体装置を第
5図、第6図に示す。大量生産される半導体装置に対し
ては、第1の実施例のように時定の半導体ベレットの大
きさにあわせてリードフレームを成型することができる
が、汎用のリードフレームの場合は、第5図に示すj二
うに、ドーナツツ形状のベッド2を大きめに作る3、そ
のベッド2にプラスチック等の絶縁性薄板4を固着し、
その上に半導体ベレット3をマウントづ−るようにする
8このようにづ−れば、絶縁性薄板4を必幾とするが、
種々の大きさの半導体ベレット3をマウントでき、第6
図に示すように、ベッド2と配線おとの間のi離がさら
に遠くなり、寄生容量をさらに減らすことができる。
5図、第6図に示す。大量生産される半導体装置に対し
ては、第1の実施例のように時定の半導体ベレットの大
きさにあわせてリードフレームを成型することができる
が、汎用のリードフレームの場合は、第5図に示すj二
うに、ドーナツツ形状のベッド2を大きめに作る3、そ
のベッド2にプラスチック等の絶縁性薄板4を固着し、
その上に半導体ベレット3をマウントづ−るようにする
8このようにづ−れば、絶縁性薄板4を必幾とするが、
種々の大きさの半導体ベレット3をマウントでき、第6
図に示すように、ベッド2と配線おとの間のi離がさら
に遠くなり、寄生容量をさらに減らすことができる。
マウント用のベッドをittに設けず、l−)”71/
−ムの複数のインナリード5を中心部へ%長し、そのイ
ンナーリード5の先端を利用して半導体ベレット5をマ
ウントする。本実施例によっても寄生容量を減らすこと
ができる。
−ムの複数のインナリード5を中心部へ%長し、そのイ
ンナーリード5の先端を利用して半導体ベレット5をマ
ウントする。本実施例によっても寄生容量を減らすこと
ができる。
本発明の第4の実施例による樹脂制止型半導体装置を第
8図に示す。本実施例では、延長したインナーリード5
の先端にプラスチック等の絶縁性薄板4を固着し、その
上に半導体ベレット3をマウントしている。種々の大き
さの半導体ベレット3をマウントすることができるとと
もに、寄生容量を減らすことができる。
8図に示す。本実施例では、延長したインナーリード5
の先端にプラスチック等の絶縁性薄板4を固着し、その
上に半導体ベレット3をマウントしている。種々の大き
さの半導体ベレット3をマウントすることができるとと
もに、寄生容量を減らすことができる。
半導体ベレットをマウントするリードフレームのベレッ
ト設置部の形状はこれら実施例に示したものに限らす棹
々の変形が可能である。ドーナツツ形状のベッドをタイ
バーにより支えたり、矩形以外の他の形状でもよい。要
は半導体ベレット下の少なくとも中央部に金属部分が存
在しブよいようであればよい。
ト設置部の形状はこれら実施例に示したものに限らす棹
々の変形が可能である。ドーナツツ形状のベッドをタイ
バーにより支えたり、矩形以外の他の形状でもよい。要
は半導体ベレット下の少なくとも中央部に金属部分が存
在しブよいようであればよい。
なお、本発明は、SO8技術や8(JI技術によるもの
に限らず、半絶縁性GaAs基板を用いるいわゆるGa
ASIC等の、絶縁体基板上に集積回路が形成されるも
のにも適用1−ることができる。
に限らず、半絶縁性GaAs基板を用いるいわゆるGa
ASIC等の、絶縁体基板上に集積回路が形成されるも
のにも適用1−ることができる。
以上の通り本発明によれば寄生容量を減ら1−ことがで
き、動作速度の向上、低消費電力化を図ることができる
。セラミックパッケージ等に比較1゜てコストの低いプ
ラスチックノくツケージで性能向上が図れるため、特に
有効である。
き、動作速度の向上、低消費電力化を図ることができる
。セラミックパッケージ等に比較1゜てコストの低いプ
ラスチックノくツケージで性能向上が図れるため、特に
有効である。
本発明は例えば1ナフアイ\’ R91& ’:’;の
絶縁1ホ阜板上に集積回路が形成されIC半導1本ベレ
ットをり−ドフレームのペレット設置部にマウン1〜し
−c(ff脂]、(止した樹脂刺止型半導体装V1に関
りる。。 〔発明の技術的背狽どその問題点〕 集積回路の性能向上のためS OS (Si l 1c
on [1nSappl+ i re )またはS 0
1 (5ili同++ (In In5ulator)
技術が近年発達してきている。これはリノアイヤ薄板な
どの絶縁体基板上に、シリコン単結晶を気相成長さUて
集積回路を形成したものであり、バルク基板を用いた揚
台に比べ、配線費による寄生容量が非常に少なく絶縁抵
抗が高くなり、高速動作が容易であり低消費電力ぐある
点に1!i徴がある。 しかし4丁がら、5O8J支tfiまlこはS’01J
支箱により製造され/、: 1’導体ベレツ1〜を金属
により作られ1こリードフレーl\のベッド上にマウン
トシて樹脂1]止した場合、ゝFQ休ベ体ントの配線層
と金属であるベッドとが、絶縁1ホ桔板とシリ::1ン
甲結晶どをはざ/υでコンノ゛ン4ノを形成しく無?3
2 ’rきない寄生容量が生ずる。すなわら、従来の樹
脂J]止梨型半導体装置五尤(イロi!1路が表面に形
成され(いる半導体ペレット3を、第1図に示りような
リードフレーム1のベッド2十にマウン1−シ、1ノイ
X/ボンデイングした後、グラスチックにJ、り月11
−シて形成Jる。この樹脂14止型半尋休装買はリード
フレーム1のベッド2が金属ぐあるため依然どして無視
できない寄生容へ1が存在りる。すなわら、第2図に示
寸ように、ベッド2土に、半導体ペレット3の絶縁体基
板31、シリコン単結晶32、配線33が形成されると
、配線33とベッド2とC絶縁体基板31、シリコン単
結晶32を911にはさlυだ]ンデンザが形成され奇
牛容1f1が牛にするからである。この寄生容量のため
高速動作が困!IMIであるという問題があった。 〔発明の目的〕 本発明の目的は、寄牛容ihが少なく、高速動1′1が
可能で、低消費電力の樹脂封止型゛1′睨体装閘を提供
・することにある。 〔発明の概要〕 この目的は樹脂刊止型半導体装直のリードフレームのベ
レッ1〜設置部を、半導体ベレットの絶縁体基板上の少
4T、りとも中火部に金属部分が存Rl。 ないにうに形成りることにJ:り達成され2)。 〔発明の実施例〕 以下本発明を図示の実施例によりお1明りる。 本発明の第1の実施例にj;る樹脂14J1型崖イ1体
装置を第3図、第4図に承り。本実施例にJ、る樹脂封
止型のリードフレーム1のベッド2は、延1をしたイン
ノーリード5の一端に設りられマウン1〜りる゛1i導
体ペレット3よりわfかに人さく、中火部がくり1友か
れIこ矩形のリング形状になつCいる半導体ペレット・
3は、このベッド2十にマウン1〜され、ワイ)7ボン
ラ゛イング後樹脂」」1される。本実施例にJ、れば、
第4図に示8JJこうに半導1ホベレッI−・3下の中
央部分には、金属部分が’CLいため、ベッド2と配線
33どの距N]が遠くなり、fq牛容tjlを減づこと
が゛(′さる。 本発明の第2図の実施例による4M+脂月11−型崖導
14装置を第5図に示づ。本実施例ひは、丁導体ベレッ
1〜ンウン1〜川のベラ1〜を1、′Jに説りり”、リ
ードフレームの4木の(ンナリード!′)を中心部へ延
長し、そのインナーリード5の先端を利用しく半導体ベ
レッh 3をマウンhりる。本実施例にJ、ってt)寄
生容■を減らりことができる。イjお丁導体ペレット3
を支持りるインナーリード5 LL何本ぐもよい。 本発明の第3の実施例にJ、る樹脂月11ヲ[1半導体
装置を第6図に承す、7本実施例は、延長しIこインブ
ーリード5の先端を曲げ、その曲げた部分6Cベツド2
を構成したものである。本実施例(ε、1、れぽ半導体
ペレツ1−5を(イ「・実にマウンI・(きる、。 上述の第1〜3の実施例は半導体ベレツ1〜:3の周辺
を金属で支持り゛るものであり、゛1′府休ベレット3
下の中央部には金属部分が41いljめ、寄生容量を減
らすことができる。 本発明の第4の実施例による樹脂月11型T力陣装置を
第7図、第8図に示−1,人弔牛産される゛I6導体装
置に対し−くは、第1の実/ji!i例の31、・)に
11定の半導体ペレツ1−の大きさにあ4つI!、(リ
ードル−ムを成型づることができるが、d・し川のり−
1・′フレームの場合は、第7図に承りよ゛)tJ、リ
ング形状のベッド2を大きめに作る。iUJ /\ツ1
−2にガラス、ガラスコーホキシ積層様、ノ゛ラスブッ
ク雪の絶縁性薄板4を固着し、その]−に:]+′−力
4ホベレツ1−をマウン1〜りるようにりる。このよ・
うにljれぽ、絶縁性薄板4を必要とするが、種々の人
σさの半導体ペレット3をマウンl−ひき、第7図に示
りにうに、ベッド2と配線33との間の距P!1がさら
にiu < ’cKす、奇牛容吊をさらに減らりことが
できる。 本発明の第5)の実施例GJよる樹11Fj、1−i1
It−型゛1り導体装置を第9図に承り。本実施例で
は、延長したインブーリード5の先端にガラス、ガラス
1ボギシ積層板、プラスデック等の絶縁性薄板4を固着
し、その上に半導体ペレッ1〜3をマウン1へしCいる
。 種々の大きさの半導体ペレッ1〜3をマウン1〜するこ
とができるとともに、寄生容111を減らりことができ
る。なお、絶縁性薄板4を支槓りるインナーリード5は
何本でもよい。 本発明の第6の実施例による樹脂月11−型半導体装置
を第10図に承り。本実施例は延長しICインブーリー
ド5の先端を曲げ、イの曲げた部分7でベッド2を構成
し、そのベッド2にガラス、ガラスTボキシ積層板、プ
ラスブック/、【での絶縁性薄板4を固着したものCあ
る。本実施例にJ、れば絶縁性薄板4を確実に支IXj
’l:きる。 上述の第4〜(jの実施例CAL、半導体ペレット5が
マウントされlこ絶縁11薄板40周辺を金属で支持り
るものであり、半導体ベレン1へ5と金属部分がさらに
遠くなり、寄生古川をさらに減らりことができる。 半導体ペレッ1〜をマウン1〜Jるリードル−l\のペ
レット設置部の形状はこれら実施例に小しl、:ものに
限らず種々の変形が可(lシて(いる。リング形状のベ
ッドをタイバーにより支えたr) 、)’、lj形以外
の他の形状でもよい。要は半導体ペレットトの少なくと
も中央部に金属部分が丘イ+’ ly trいJ、”’
J ”Cc沁ればよい。 な・J5、本発明は、SO8技術やSol技術にJ、る
ものに限らづ“、半絶縁性GQへS基板を用いるいわゆ
るG a A S I Ca’jの、絶縁1本基4反−
1fk lIl:” Tt’i回路が形成されるしのに
b適用することが((\る。 (発明の効!、fり 以上の通り本発明にJ、ればn/l ’(V It’イ
℃滅ら・jことがでさ′、動イ′1速I良の向に、低消
費゛tti h (Isを図ることができる。セラミッ
クバックージ″:ワ(J比較してコストの低いプラスプ
ックバッグージ(1!11i1i向上が図れるノごめ、
特に有効である。 4、図面の簡単な説明 第1図、第2図はそれぞれ従来の樹脂封止型半導体装置
の平面図および、断lTi1図、第3図、第4図はそれ
ぞれ本発明の第1の実施例にj;る樹脂1・1止型半膵
休装fJ、 (J)平面図、請求ひ断面図、 第5図は本発明の第2の実施例にJ、るIBi脂」]止
型半導体装置の平面図、 第6図は本発明の第3の実施例による樹脂封止型半導体
装置の平面図、 第7図、第8図はそれぞれ本発明のりi/Iの実施例に
よる樹脂封止型半導体装置の平面図および断面図、 第9図は本発明の第5の実施例にJ、る樹脂1・1正型
半導体装置の平面図、 第10図は本発明の第6の実施例にj、る464脂j4
止型半導体装置の平面図である。 1・・・リードフレーム、2・・・ベッド、:3・・・
半導体ペレット、4・・・絶縁性薄板、5・・・インナ
ーリード。 第1図 第3図 第5図 第2図 第4図 第6図
絶縁1ホ阜板上に集積回路が形成されIC半導1本ベレ
ットをり−ドフレームのペレット設置部にマウン1〜し
−c(ff脂]、(止した樹脂刺止型半導体装V1に関
りる。。 〔発明の技術的背狽どその問題点〕 集積回路の性能向上のためS OS (Si l 1c
on [1nSappl+ i re )またはS 0
1 (5ili同++ (In In5ulator)
技術が近年発達してきている。これはリノアイヤ薄板な
どの絶縁体基板上に、シリコン単結晶を気相成長さUて
集積回路を形成したものであり、バルク基板を用いた揚
台に比べ、配線費による寄生容量が非常に少なく絶縁抵
抗が高くなり、高速動作が容易であり低消費電力ぐある
点に1!i徴がある。 しかし4丁がら、5O8J支tfiまlこはS’01J
支箱により製造され/、: 1’導体ベレツ1〜を金属
により作られ1こリードフレーl\のベッド上にマウン
トシて樹脂1]止した場合、ゝFQ休ベ体ントの配線層
と金属であるベッドとが、絶縁1ホ桔板とシリ::1ン
甲結晶どをはざ/υでコンノ゛ン4ノを形成しく無?3
2 ’rきない寄生容量が生ずる。すなわら、従来の樹
脂J]止梨型半導体装置五尤(イロi!1路が表面に形
成され(いる半導体ペレット3を、第1図に示りような
リードフレーム1のベッド2十にマウン1−シ、1ノイ
X/ボンデイングした後、グラスチックにJ、り月11
−シて形成Jる。この樹脂14止型半尋休装買はリード
フレーム1のベッド2が金属ぐあるため依然どして無視
できない寄生容へ1が存在りる。すなわら、第2図に示
寸ように、ベッド2土に、半導体ペレット3の絶縁体基
板31、シリコン単結晶32、配線33が形成されると
、配線33とベッド2とC絶縁体基板31、シリコン単
結晶32を911にはさlυだ]ンデンザが形成され奇
牛容1f1が牛にするからである。この寄生容量のため
高速動作が困!IMIであるという問題があった。 〔発明の目的〕 本発明の目的は、寄牛容ihが少なく、高速動1′1が
可能で、低消費電力の樹脂封止型゛1′睨体装閘を提供
・することにある。 〔発明の概要〕 この目的は樹脂刊止型半導体装直のリードフレームのベ
レッ1〜設置部を、半導体ベレットの絶縁体基板上の少
4T、りとも中火部に金属部分が存Rl。 ないにうに形成りることにJ:り達成され2)。 〔発明の実施例〕 以下本発明を図示の実施例によりお1明りる。 本発明の第1の実施例にj;る樹脂14J1型崖イ1体
装置を第3図、第4図に承り。本実施例にJ、る樹脂封
止型のリードフレーム1のベッド2は、延1をしたイン
ノーリード5の一端に設りられマウン1〜りる゛1i導
体ペレット3よりわfかに人さく、中火部がくり1友か
れIこ矩形のリング形状になつCいる半導体ペレット・
3は、このベッド2十にマウン1〜され、ワイ)7ボン
ラ゛イング後樹脂」」1される。本実施例にJ、れば、
第4図に示8JJこうに半導1ホベレッI−・3下の中
央部分には、金属部分が’CLいため、ベッド2と配線
33どの距N]が遠くなり、fq牛容tjlを減づこと
が゛(′さる。 本発明の第2図の実施例による4M+脂月11−型崖導
14装置を第5図に示づ。本実施例ひは、丁導体ベレッ
1〜ンウン1〜川のベラ1〜を1、′Jに説りり”、リ
ードフレームの4木の(ンナリード!′)を中心部へ延
長し、そのインナーリード5の先端を利用しく半導体ベ
レッh 3をマウンhりる。本実施例にJ、ってt)寄
生容■を減らりことができる。イjお丁導体ペレット3
を支持りるインナーリード5 LL何本ぐもよい。 本発明の第3の実施例にJ、る樹脂月11ヲ[1半導体
装置を第6図に承す、7本実施例は、延長しIこインブ
ーリード5の先端を曲げ、その曲げた部分6Cベツド2
を構成したものである。本実施例(ε、1、れぽ半導体
ペレツ1−5を(イ「・実にマウンI・(きる、。 上述の第1〜3の実施例は半導体ベレツ1〜:3の周辺
を金属で支持り゛るものであり、゛1′府休ベレット3
下の中央部には金属部分が41いljめ、寄生容量を減
らすことができる。 本発明の第4の実施例による樹脂月11型T力陣装置を
第7図、第8図に示−1,人弔牛産される゛I6導体装
置に対し−くは、第1の実/ji!i例の31、・)に
11定の半導体ペレツ1−の大きさにあ4つI!、(リ
ードル−ムを成型づることができるが、d・し川のり−
1・′フレームの場合は、第7図に承りよ゛)tJ、リ
ング形状のベッド2を大きめに作る。iUJ /\ツ1
−2にガラス、ガラスコーホキシ積層様、ノ゛ラスブッ
ク雪の絶縁性薄板4を固着し、その]−に:]+′−力
4ホベレツ1−をマウン1〜りるようにりる。このよ・
うにljれぽ、絶縁性薄板4を必要とするが、種々の人
σさの半導体ペレット3をマウンl−ひき、第7図に示
りにうに、ベッド2と配線33との間の距P!1がさら
にiu < ’cKす、奇牛容吊をさらに減らりことが
できる。 本発明の第5)の実施例GJよる樹11Fj、1−i1
It−型゛1り導体装置を第9図に承り。本実施例で
は、延長したインブーリード5の先端にガラス、ガラス
1ボギシ積層板、プラスデック等の絶縁性薄板4を固着
し、その上に半導体ペレッ1〜3をマウン1へしCいる
。 種々の大きさの半導体ペレッ1〜3をマウン1〜するこ
とができるとともに、寄生容111を減らりことができ
る。なお、絶縁性薄板4を支槓りるインナーリード5は
何本でもよい。 本発明の第6の実施例による樹脂月11−型半導体装置
を第10図に承り。本実施例は延長しICインブーリー
ド5の先端を曲げ、イの曲げた部分7でベッド2を構成
し、そのベッド2にガラス、ガラスTボキシ積層板、プ
ラスブック/、【での絶縁性薄板4を固着したものCあ
る。本実施例にJ、れば絶縁性薄板4を確実に支IXj
’l:きる。 上述の第4〜(jの実施例CAL、半導体ペレット5が
マウントされlこ絶縁11薄板40周辺を金属で支持り
るものであり、半導体ベレン1へ5と金属部分がさらに
遠くなり、寄生古川をさらに減らりことができる。 半導体ペレッ1〜をマウン1〜Jるリードル−l\のペ
レット設置部の形状はこれら実施例に小しl、:ものに
限らず種々の変形が可(lシて(いる。リング形状のベ
ッドをタイバーにより支えたr) 、)’、lj形以外
の他の形状でもよい。要は半導体ペレットトの少なくと
も中央部に金属部分が丘イ+’ ly trいJ、”’
J ”Cc沁ればよい。 な・J5、本発明は、SO8技術やSol技術にJ、る
ものに限らづ“、半絶縁性GQへS基板を用いるいわゆ
るG a A S I Ca’jの、絶縁1本基4反−
1fk lIl:” Tt’i回路が形成されるしのに
b適用することが((\る。 (発明の効!、fり 以上の通り本発明にJ、ればn/l ’(V It’イ
℃滅ら・jことがでさ′、動イ′1速I良の向に、低消
費゛tti h (Isを図ることができる。セラミッ
クバックージ″:ワ(J比較してコストの低いプラスプ
ックバッグージ(1!11i1i向上が図れるノごめ、
特に有効である。 4、図面の簡単な説明 第1図、第2図はそれぞれ従来の樹脂封止型半導体装置
の平面図および、断lTi1図、第3図、第4図はそれ
ぞれ本発明の第1の実施例にj;る樹脂1・1止型半膵
休装fJ、 (J)平面図、請求ひ断面図、 第5図は本発明の第2の実施例にJ、るIBi脂」]止
型半導体装置の平面図、 第6図は本発明の第3の実施例による樹脂封止型半導体
装置の平面図、 第7図、第8図はそれぞれ本発明のりi/Iの実施例に
よる樹脂封止型半導体装置の平面図および断面図、 第9図は本発明の第5の実施例にJ、る樹脂1・1正型
半導体装置の平面図、 第10図は本発明の第6の実施例にj、る464脂j4
止型半導体装置の平面図である。 1・・・リードフレーム、2・・・ベッド、:3・・・
半導体ペレット、4・・・絶縁性薄板、5・・・インナ
ーリード。 第1図 第3図 第5図 第2図 第4図 第6図
Claims (1)
- 絶縁体基板上に集積回路が形成された半導体ペレットを
、リードフレームのペレット設置部にマウントし、樹脂
封止した樹脂封止型半導体装置において、前記ペレット
設置部は、前記半導体ペレットの絶縁体基板下の少な(
とも中央部に金属部分が存在しないように形成されてい
ることを特徴とする樹脂封止型半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58160124A JPS6068639A (ja) | 1983-08-31 | 1983-08-31 | 樹脂封止型半導体装置 |
US06/640,875 US4768078A (en) | 1983-08-31 | 1984-08-15 | Plastic-molded semiconductor device |
US07/092,521 US5010390A (en) | 1983-08-31 | 1987-09-03 | Plastic-molded semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58160124A JPS6068639A (ja) | 1983-08-31 | 1983-08-31 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6068639A true JPS6068639A (ja) | 1985-04-19 |
Family
ID=15708382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58160124A Pending JPS6068639A (ja) | 1983-08-31 | 1983-08-31 | 樹脂封止型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US4768078A (ja) |
JP (1) | JPS6068639A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63216365A (ja) * | 1987-03-05 | 1988-09-08 | Tomoegawa Paper Co Ltd | 半導体装置 |
JPS63254759A (ja) * | 1987-04-13 | 1988-10-21 | Tomoegawa Paper Co Ltd | 半導体装置 |
JPS63254758A (ja) * | 1987-04-13 | 1988-10-21 | Tomoegawa Paper Co Ltd | 半導体装置 |
JP2007012699A (ja) * | 2005-06-28 | 2007-01-18 | Oki Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2788783B2 (ja) * | 1990-08-29 | 1998-08-20 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP3011510B2 (ja) * | 1990-12-20 | 2000-02-21 | 株式会社東芝 | 相互連結回路基板を有する半導体装置およびその製造方法 |
US5119172A (en) * | 1991-03-04 | 1992-06-02 | Motorola, Inc. | Microelectronic device package employing capacitively coupled connections |
US5285108A (en) * | 1991-06-21 | 1994-02-08 | Compaq Computer Corporation | Cooling system for integrated circuits |
US5714792A (en) * | 1994-09-30 | 1998-02-03 | Motorola, Inc. | Semiconductor device having a reduced die support area and method for making the same |
DE19506958C2 (de) * | 1995-02-28 | 1998-09-24 | Siemens Ag | Halbleitervorrichtung mit gutem thermischen Verhalten |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3878555A (en) * | 1970-05-14 | 1975-04-15 | Siemens Ag | Semiconductor device mounted on an epoxy substrate |
US3864820A (en) * | 1971-01-04 | 1975-02-11 | Gte Sylvania Inc | Fabrication Packages Suitable for Integrated Circuits |
JPS5225572A (en) * | 1975-08-22 | 1977-02-25 | Hitachi Ltd | Resin-seal type semiconductor device |
US4142203A (en) * | 1976-12-20 | 1979-02-27 | Avx Corporation | Method of assembling a hermetically sealed semiconductor unit |
JPS5521128A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
JPS5553450A (en) * | 1978-10-16 | 1980-04-18 | Hitachi Ltd | Semiconductor device with resin enclosure |
US4391531A (en) * | 1980-12-19 | 1983-07-05 | Timex Corporation | Electrooptical display/lead frame subassembly and timepiece module including same |
JPS5814557A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置 |
JPS5852863A (ja) * | 1981-09-25 | 1983-03-29 | Toshiba Corp | 半導体装置用リ−ドフレ−ム |
JPS5895844A (ja) * | 1981-12-01 | 1983-06-07 | Toshiba Corp | 半導体装置 |
JPS58194357A (ja) * | 1982-05-07 | 1983-11-12 | Hitachi Ltd | フエイスダウンボンデイング型半導体装置 |
JPS6034268B2 (ja) * | 1982-06-09 | 1985-08-07 | 株式会社日立製作所 | Ic用リ−ドフレ−ム |
-
1983
- 1983-08-31 JP JP58160124A patent/JPS6068639A/ja active Pending
-
1984
- 1984-08-15 US US06/640,875 patent/US4768078A/en not_active Expired - Lifetime
-
1987
- 1987-09-03 US US07/092,521 patent/US5010390A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63216365A (ja) * | 1987-03-05 | 1988-09-08 | Tomoegawa Paper Co Ltd | 半導体装置 |
JPH0469822B2 (ja) * | 1987-03-05 | 1992-11-09 | Tomoegawa Seishijo Kk | |
JPS63254759A (ja) * | 1987-04-13 | 1988-10-21 | Tomoegawa Paper Co Ltd | 半導体装置 |
JPS63254758A (ja) * | 1987-04-13 | 1988-10-21 | Tomoegawa Paper Co Ltd | 半導体装置 |
JP2007012699A (ja) * | 2005-06-28 | 2007-01-18 | Oki Electric Ind Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US4768078A (en) | 1988-08-30 |
US5010390A (en) | 1991-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0952611A3 (en) | Semiconductor device | |
JP2004265931A (ja) | 半導体素子駆動用集積回路及び電力変換装置 | |
JPS641269A (en) | Semiconductor device | |
JPS6068639A (ja) | 樹脂封止型半導体装置 | |
JPS5992556A (ja) | 半導体装置 | |
JPS63132459A (ja) | 容量内蔵半導体パツケ−ジ | |
KR0168424B1 (ko) | 공동내에 감결합 캐패시터를 갖는 패키지 집적회로 | |
JPS6072251A (ja) | 封入された半導体デバイス | |
JP2579222Y2 (ja) | 樹脂封止型回路装置 | |
JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
JPH01137660A (ja) | 半導体装置 | |
CA2017080A1 (en) | Semiconductor device package structure | |
JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
TW411540B (en) | Stacked MCM micro ball grid array package | |
JP2646700B2 (ja) | 半導体装置のパッケージ | |
JPH02210858A (ja) | 半導体装置 | |
JPS61105857A (ja) | 半導体装置の製造方法 | |
JPH01171251A (ja) | ピングリッドアレーパッケージ | |
JPH04252061A (ja) | マルチチップ型半導体装置 | |
JPS61259583A (ja) | 半導体磁電変換素子 | |
JPH03222361A (ja) | 半導体集積回路装置 | |
JPS6092644A (ja) | 半導体装置 | |
JPS629652A (ja) | 半導体装置 | |
JPH04123442A (ja) | 半導体集積回路装置 | |
KR970053671A (ko) | 표면 실장형 절연 파워 패키지 및 그 제조 방법 |