JPS6064575A - Picture expressing method - Google Patents

Picture expressing method

Info

Publication number
JPS6064575A
JPS6064575A JP58172146A JP17214683A JPS6064575A JP S6064575 A JPS6064575 A JP S6064575A JP 58172146 A JP58172146 A JP 58172146A JP 17214683 A JP17214683 A JP 17214683A JP S6064575 A JPS6064575 A JP S6064575A
Authority
JP
Japan
Prior art keywords
pattern
dot pattern
dot
picture
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58172146A
Other languages
Japanese (ja)
Inventor
Takashi Nishimura
孝 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58172146A priority Critical patent/JPS6064575A/en
Publication of JPS6064575A publication Critical patent/JPS6064575A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain more naturally a gradation picture by turning a pattern being one constituting unit of the picture by 90 deg. each at an adjacent matrix. CONSTITUTION:A picture data P from a picture input device such as an image pickup tube is fetched in an operation circuit 1, where the processing such as noise elimination and profile emphasis is applied, then the number of dots assign ed in a matrix is outputted as density information Q. An accumulation circuit 3 adds the number of times of latch by a latch circuit 2 and a raster value outputted from a 4-adic raster counter 7 and latches a lower 2-bit to the latch circuit 4 as its accumulated value. The contents as shown in the figure is stored in a dot pattern generator 5, the dot number is assigned to the upper 4-bit of the address input and the accumulated value is assigned to lower 4-bit, and the accumulated value corresponds to a dot pattern by turning shift and basic dot pattern (not shown) by 90 deg. each while the pattern is taken as 0 deg..

Description

【発明の詳細な説明】 この発明は、中間調レベルを持つイメージ情報の表示、
記録方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for displaying image information having halftone levels;
This relates to recording methods.

従来、中間調レベルを持つイメージ情報を記録しようと
する場合、1ドツトで表現できる階調数には限界がある
ので、3×3や4×4のドツトで形成するマトリクスを
画像の1構成単位として、マトリクスを構成する記録ド
ツトの個数を制御して階調表現を行う方法がとられてき
た。
Conventionally, when trying to record image information with halftone levels, there is a limit to the number of tones that can be expressed with one dot, so a matrix formed by 3 x 3 or 4 x 4 dots is used as one constituent unit of the image. As a method, a method has been adopted in which gradation is expressed by controlling the number of recording dots forming a matrix.

ントの配置を行う場合に、できるだゆドツトを分散させ
て、マトリクス内のドツト分布が平均化するようにした
第1図(b)に示す階n表現法やドツトの個数に対応し
て中心より順に連結して増していく印刷の網点に近い第
1図<a)に示す階調表現法がとりれている。
When arranging dots, the dots are distributed as much as possible to average out the dot distribution in the matrix. The gradation expression method shown in FIG. 1 <a) is adopted, which is similar to the printing halftone dots that are connected in order and increase in number.

ところが、実際にTV両画像をドツトプリンタにより、
#I1図のような表現法を用いて階調記録を行うと、同
じ濃度が連続するような領域におし・て、その記録ドツ
トパターンによっては縞などの特定のパターンやモアし
などが発生し、画品質を低下させる原因となっていた。
However, in reality, both TV images were printed using a dot printer.
When gradation recording is performed using the expression method shown in Figure I1, specific patterns such as stripes or mowing may occur depending on the recording dot pattern in areas where the same density continues. This caused a decline in image quality.

この発明は、上記欠点を除去するため、同−Q度レベル
が連続する画像領域において、より自然な階調画像を表
現することができるように、画像の1構成単位であるマ
トリクスのパターンを隣接するマトリクスで906ずつ
回転するようにしたものである。以下、図面についてこ
の発明を説明する。
In order to eliminate the above-mentioned drawbacks, the present invention aims to create a matrix pattern that is one constituent unit of an image adjacent to each other so that a more natural gradation image can be expressed in an image area where the same -Q degree level continues. The matrix is rotated by 906 times. The invention will now be explained with reference to the drawings.

笛2Mけとの毫叫の一寥添佑1を示イ奮留子本り−この
図で、1は演舞二回路、2.4はラッチ回路、3は累算
回路、5はドツトパターンジェネレータ、6は出カバソ
ファ、7はラスタカウンタである。
This is a picture of Yuu Ichizoe playing the whistle 2M. In this diagram, 1 is the performance circuit, 2.4 is the latch circuit, 3 is the accumulation circuit, and 5 is the dot pattern generator. , 6 is an output sofa, and 7 is a raster counter.

次にこれを動作するには、撮像管やイメージセンサ等の
画像入力装置からの画像データPを演算回路1に取り込
んで、ノイズ除去2輸郭強調などの処理を行った後、#
度情報Qとしてマトリクス内忙割り当てるドツトの個数
を出方する。ラッチ回路2では、演算回路1から出力さ
ルるドツト個数をラッチする。:I?、算回路3は、ラ
ンチ回路2でランチされる回数と4進のラスタカウンタ
7から出力されるラスク値を加算して下位2ピントをラ
ンチ回路4にその累算値としてランチする。このラッチ
回路4の出力とドツト個数をラッチしたランチ回路2の
出力を、ドツトパターンジェネレータ5に取り込む。
Next, to operate this, image data P from an image input device such as an image pickup tube or an image sensor is taken into the arithmetic circuit 1, and after processing such as noise removal 2 and contour emphasis, #
The number of dots to be allocated in the matrix is output as the degree information Q. The latch circuit 2 latches the number of dots output from the arithmetic circuit 1. :I? , the arithmetic circuit 3 adds the number of launches in the launch circuit 2 and the rask value output from the quaternary raster counter 7, and launches the lower two pintos to the launch circuit 4 as the accumulated value. The output of the latch circuit 4 and the output of the launch circuit 2 which latched the number of dots are taken into the dot pattern generator 5.

ドツトパターンジェネレータ5に入力されるデータは、
ラッチ回路2からのドツト個数とランチ回路4かもの累
算値を、それぞれ4ビツトとしてアドレス入力するもの
である。このドツトパターンジェネレータ5は、ROM
により構成されているものであり、あらかじめ各アドレ
スに対するドツトパターンデータが書き込まれており、
アドレス入力値に応じてそのアドレスのトンドパターン
を、出力パンツ76に出力するものである。
The data input to the dot pattern generator 5 is
The number of dots from the latch circuit 2 and the accumulated value from the launch circuit 4 are each input as an address as 4 bits. This dot pattern generator 5 is a ROM
The dot pattern data for each address is written in advance.
According to the address input value, the tone pattern of the address is output to the output pants 76.

ドツトパターンジェネレータ5は、1つの7ドレス人力
に対して1つのドツトパターンが割り当てられており、
3×3マトリクスの場合を例にとるとその内容は、第3
図に示すようになる。
In the dot pattern generator 5, one dot pattern is assigned to one 7-dress manpower,
Taking the case of a 3×3 matrix as an example, its contents are the third
The result will be as shown in the figure.

第3図はドツトパターンジェネレータ5にあらかじめ設
定されている内容の一部を示した説明図で、アドレス入
力のうち上位4ビツトA7〜A4にはドツト個数を、下
位4ピツ)A3〜A0には累算値が割り当てられている
。ここで、累算値は第1図(a)に示す基本ドツトパタ
ーンな0°として、90°ずつ右回転したトンドパター
ンに対応している。すなわち、第3図に示すように、ド
ツトの個数が2個で累算値がOのときは、入力アドレス
−00100000”で示されるドツトパターン”01
0010000”、累算値が1のときは、入力アドレス
“00100001″で示されるドツトパターン“00
0011000”となる。つまり、累算値によってドツ
トパターンが、基本のトンドパターン(第3図参照)に
対して90°ずつ回転したパターンとなる。
FIG. 3 is an explanatory diagram showing part of the contents preset in the dot pattern generator 5. Of the address inputs, the upper 4 bits (A7 to A4) indicate the number of dots, and the lower 4 bits (A3 to A0) indicate the number of dots. A cumulative value is assigned. Here, the cumulative value corresponds to a dot pattern rotated clockwise by 90 degrees, with the basic dot pattern shown in FIG. 1(a) being 0 degrees. That is, as shown in FIG. 3, when the number of dots is 2 and the cumulative value is O, the dot pattern "01" indicated by the input address -00100000"
0010000”, and when the accumulated value is 1, the dot pattern “00” indicated by the input address “00100001”
0011000''. In other words, depending on the accumulated value, the dot pattern becomes a pattern rotated by 90 degrees with respect to the basic dot pattern (see FIG. 3).

このような方法を用いることにより、同一濃度レベルの
連続する領域においては、出力のドツト個数が一定であ
っても、1つのマトリクスを最小単位としてパターンが
回転するため、第4図(a)に示すように、同一位置に
ドツトが固定されることによって縦の縞となってみえる
パターンが、第4図(b)に示すように、ドツトパター
ンの方向が変って特定のパターンによる縞やモアしを発
生することがなくなり、より自然な階調の画像を表現で
きる。
By using such a method, even if the number of output dots is constant in continuous areas with the same density level, the pattern rotates using one matrix as the minimum unit, so the pattern shown in Figure 4(a) As shown in Figure 4(b), the pattern that appears as vertical stripes when the dots are fixed at the same position becomes stripes or stripes due to a specific pattern when the direction of the dot pattern changes, as shown in Figure 4(b). This eliminates the occurrence of blemishes, making it possible to express images with more natural tones.

また、第5図にはマ)IJクス内のドツトパターンを分
散させたときのパターン固定第5図(a)とパターン回
転第5図(b)を示すが、この場合においても回転によ
ってドツトの偏りや特定パターンの繰り返しによる縞な
どの画質劣化要素を取り除くことができる。
In addition, Fig. 5 shows a fixed pattern in Fig. 5 (a) and a rotated pattern in Fig. 5 (b) when the dot pattern in the IJ box is dispersed, but in this case as well, the dots are Image quality deterioration factors such as stripes due to bias or repetition of specific patterns can be removed.

さらに、ドツトパターンがドツトパターンジェネレータ
5のROMに書き込まれており、ROMの7ドレスを入
力することによって直ちに記録パターンを出力できるた
め、簡単な回路構成でこの発明を実施できるとともに1
記録パタ一ン作成のための処理時間も非常に短かくでき
る。
Furthermore, the dot pattern is written in the ROM of the dot pattern generator 5, and the recorded pattern can be immediately output by inputting the 7 addresses of the ROM.
The processing time for creating a recording pattern can also be extremely shortened.

なお、上記の実施例では、3×3のマトリクスサイズの
場合について説明したが、4×4のマトリクスでもRO
Mのパターンを4x4に直すだけで、入力アドレスは8
ビツトのまま使用できる。
In addition, in the above embodiment, the case of a 3×3 matrix size was explained, but even a 4×4 matrix has RO.
Just change the M pattern to 4x4, and the input address is 8.
Can be used as is.

また、累算回路3.ラッチ回路4.ラスフカ9フ210
代りに乱数発生器を用いて、ドツトパターンジェネレー
タ5の7ドレス入力値A、 l A0ヒントを乱数的に
変え、同じパターンが連続しないようにして同様の効果
をあげることもできる。したがって、この発明に含まれ
ることは云うまでもない。
In addition, the accumulator circuit 3. Latch circuit 4. Lasfuka 9f 210
Alternatively, a similar effect can be achieved by using a random number generator to randomly change the 7 dress input values A, l A0 hints of the dot pattern generator 5 so that the same pattern does not continue. Therefore, it goes without saying that it is included in this invention.

以上説明したように、この発明は、層目しているマトリ
クスのドツト配列を基本とするドントパターンに対して
90°ずつ回転するようにしたので、同一パターンの繰
り返しによるモアしやテクスチャの発生を防ぐことがで
きるため、カラー記録においても利用できる。特に、カ
ラー記録に応用した場合、モアレを防ぐためにスクリー
ン角等の処理を行って、イエロー、マゼンタ、シアン、
黒のドツトの位置をずらして記録する方法があるが、ス
クリーンの角度をプリンタの走査方向から傾けて、しか
も、色に対応してずらすことを制御回路で行うには複雑
が回路と処理が必要であったが、この発明の方法を用い
れは、マ)!+クスごとに基本とするパターンを90°
ずつ回転し、かつ、イエロー、シアン、マゼンタおよび
黒の各色についてもドツトパターンを90°ずつずらし
ておくことにより、色ドツトに対しても同じ濃度におい
て同一パターンの繰り返しとはならず、カラー記録で発
生し易いモアレを防ぎ、視覚的に安定した画像が再現で
きる利点がある。
As explained above, in this invention, the dont pattern, which is based on the dot arrangement of the layered matrix, is rotated in 90° increments, thereby preventing the occurrence of mowing and texture due to repetition of the same pattern. Since it can be prevented, it can also be used in color recording. In particular, when applied to color recording, processing such as screen angle is performed to prevent moiré, and yellow, magenta, cyan,
There is a method of recording by shifting the position of the black dot, but it requires complex circuitry and processing to tilt the screen angle from the printer's scanning direction and shift it in accordance with the color using a control circuit. However, using the method of this invention, ma)! + 90° basic pattern for each box
By rotating the dot pattern by 90° for each color of yellow, cyan, magenta, and black, the same pattern will not be repeated at the same density for color dots, and color recording will be possible. This has the advantage of preventing moiré, which tends to occur, and reproducing visually stable images.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a) 、(b)はマトリクス表現による濃度表
現法のうちドツト集中形およびドツト分散形を示す図、
第2図はこの発明な夾施するための制御回路のブロック
図、@3図はこの発明に用いるドツトパターンジェネレ
ータに格納されたパターンの説明図、第4図(a) 、
(b)はドツト集中形の濃度4におけるパターン固定と
パターン回転のパターン例を示す図、第5図(a)、(
b)は同じくドツパト分散形の濃度4におけるパターン
固定とパターン回転の例を示す図である。 図中、1は演算回路、2.4はランチ回路、3は累算回
路、5はドツトパターンジェネレータ、6は出力バッフ
ァ、1はラスタカウンタである。 (a) 第 (a) 4図 (b) 5図 (b)
FIGS. 1(a) and 1(b) are diagrams showing the dot concentrated type and dot dispersed type among the concentration expression methods using matrix representation,
Fig. 2 is a block diagram of a control circuit for applying this invention, Fig. 3 is an explanatory diagram of a pattern stored in the dot pattern generator used in this invention, Fig. 4(a),
(b) is a diagram showing a pattern example of pattern fixation and pattern rotation at density 4 of dot concentration type.
b) is a diagram showing an example of pattern fixation and pattern rotation at density 4 of the same dot pattern dispersion type. In the figure, 1 is an arithmetic circuit, 2.4 is a launch circuit, 3 is an accumulation circuit, 5 is a dot pattern generator, 6 is an output buffer, and 1 is a raster counter. (a) Section (a) Figure 4 (b) Figure 5 (b)

Claims (1)

【特許請求の範囲】[Claims] 中間調レベルを含むイメージ情報を、ドツトからなるマ
トリクスを基本単位Eして表現する方法において、着目
しているマトリクスのドツト配列を上下左右の近傍のマ
トリクスに対して90°ずつ回転したパターンとするこ
とを特徴とする画像表現方法。
In a method of expressing image information including halftone levels using a matrix made up of dots as a basic unit E, the dot arrangement of the focused matrix is rotated by 90 degrees with respect to the neighboring matrices in the upper, lower, left, and right directions. An image representation method characterized by:
JP58172146A 1983-09-20 1983-09-20 Picture expressing method Pending JPS6064575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58172146A JPS6064575A (en) 1983-09-20 1983-09-20 Picture expressing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58172146A JPS6064575A (en) 1983-09-20 1983-09-20 Picture expressing method

Publications (1)

Publication Number Publication Date
JPS6064575A true JPS6064575A (en) 1985-04-13

Family

ID=15936411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58172146A Pending JPS6064575A (en) 1983-09-20 1983-09-20 Picture expressing method

Country Status (1)

Country Link
JP (1) JPS6064575A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207067A (en) * 1986-03-07 1987-09-11 Toshiba Corp Multi-gradation recording system
JPS636970A (en) * 1986-06-26 1988-01-12 Hitachi Ltd Half tone recording method
US20140285405A1 (en) * 2013-03-22 2014-09-25 Seiko Epson Corporation Latch circuit of display apparatus, display apparatus, and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62207067A (en) * 1986-03-07 1987-09-11 Toshiba Corp Multi-gradation recording system
JPS636970A (en) * 1986-06-26 1988-01-12 Hitachi Ltd Half tone recording method
US20140285405A1 (en) * 2013-03-22 2014-09-25 Seiko Epson Corporation Latch circuit of display apparatus, display apparatus, and electronic equipment
US9412298B2 (en) * 2013-03-22 2016-08-09 Seiko Epson Corporation Latch circuit of display apparatus, display apparatus, and electronic equipment

Similar Documents

Publication Publication Date Title
EP0370271A2 (en) Method of and apparatus for recording halftone images and halftone images produced thereby
JP3077873B2 (en) Method and apparatus for creating printing plate image
JPS6244656B2 (en)
JPH07120414B2 (en) Apparatus and method for generating halftone threshold value of image
JPH0336876A (en) Half-toned pell pattern producing method
US6104502A (en) Method and apparatus for generating halftone dots for color printing
US5140431A (en) Digital electronic system for halftone printing
CA1056051A (en) Sequential image-modulated dot-area recording
JPS60157375A (en) Halftone expressing system
US6956670B1 (en) Method, system, program, and data structures for halftoning with line screens having different lines per inch (LPI)
Jones Evolution of halftoning technology in the United States patent literature
JPS6064575A (en) Picture expressing method
JPH0370432B2 (en)
JPS6123467A (en) Area gradation method
JP2000078405A (en) Pseudo gradation expressing method
JPS58173972A (en) Picture processing method
JP3777414B2 (en) Hybrid halftone screen generation method
JP2970869B2 (en) Halftone image reproduction method
JP2692072B2 (en) Image processing device
JPS6253573A (en) Half tone recording system
JPS6166473A (en) Picture processing device
JPS62163468A (en) Image reproduction outputting system
JPH10304202A (en) Image recording device
JPS6199459A (en) Gradation recording method
JPS6226632B2 (en)