JPS6061990A - タイマ−回路 - Google Patents
タイマ−回路Info
- Publication number
- JPS6061990A JPS6061990A JP58169771A JP16977183A JPS6061990A JP S6061990 A JPS6061990 A JP S6061990A JP 58169771 A JP58169771 A JP 58169771A JP 16977183 A JP16977183 A JP 16977183A JP S6061990 A JPS6061990 A JP S6061990A
- Authority
- JP
- Japan
- Prior art keywords
- output
- contacts
- transistor
- leakage current
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体メモリに関する。
半導体メモリは微細加工技術の進歩により、近年集積度
の向上の著しいものがある。特にダイナミックメモリで
は、メモリセルの構造が簡琳であるため、高密度化が苛
能であシ、低価格という利点がある。ところがメモリセ
ルがダイナミック回路であるため、スタンドバイ時にも
メモリセルの内容をり7レツシー1なければならず外部
コントロール系が複線になるという欠点があった。
の向上の著しいものがある。特にダイナミックメモリで
は、メモリセルの構造が簡琳であるため、高密度化が苛
能であシ、低価格という利点がある。ところがメモリセ
ルがダイナミック回路であるため、スタンドバイ時にも
メモリセルの内容をり7レツシー1なければならず外部
コントロール系が複線になるという欠点があった。
この欠点を除くため、内部リフレッシュ回路を内蔵し、
スタンドバイ時自動的にり7レツシエを行なう擬似スタ
ティックメモリの開発が行なわれるようになってきた。
スタンドバイ時自動的にり7レツシエを行なう擬似スタ
ティックメモリの開発が行なわれるようになってきた。
ところが従来の内部リフレッシュ回路に用いられるタイ
マ回路はオシレータの出力を分周しているため、タイマ
周期は高温では長くなる0−万メモリセルのホールド特
性は高温で悪くなるのでリフレッシュ周期を短かくしな
ければならない。そのため設計では高温でのタイマ周期
をメモリセルのリフレッシュ周期よシ短かくする必要が
あシ、低温では不必要にリフレッシ=−を行ない、消費
電力が大きくなるという欠点があった。
マ回路はオシレータの出力を分周しているため、タイマ
周期は高温では長くなる0−万メモリセルのホールド特
性は高温で悪くなるのでリフレッシュ周期を短かくしな
ければならない。そのため設計では高温でのタイマ周期
をメモリセルのリフレッシュ周期よシ短かくする必要が
あシ、低温では不必要にリフレッシ=−を行ない、消費
電力が大きくなるという欠点があった。
本発明の目的は上記の欠点を改善したメモリを提供する
ことにある。
ことにある。
本発明は、タイマ周期の温度特性をメモリセルのリフレ
ッシュ周期の温度特性と同じにしたことを特徴とする。
ッシュ周期の温度特性と同じにしたことを特徴とする。
以下図面を用いて詳細に説明する。
タイマ回路の従来例を第1図に示す。トランジスタQ1
のドレインは電源電位に、ゲートはクロックφ1に、ソ
ースは接点1に、トランジスタQ2のドレインは接点1
に、ゲートは接地電位に、ソースは接点2に、トランジ
スタQ3のドレイン及びゲートは接点2に、ソースは接
地電位に、トランジスタQ4のドレイン及びゲートは電
源電位にソースはタイマ出力 OUTに、トランジスタ
Qsのドレイン社φOUTに、ゲートは接点1に、ソー
スは接地電位にそれぞれ接続されており、トランジスタ
Q4とQ5でインバータを構成している。
のドレインは電源電位に、ゲートはクロックφ1に、ソ
ースは接点1に、トランジスタQ2のドレインは接点1
に、ゲートは接地電位に、ソースは接点2に、トランジ
スタQ3のドレイン及びゲートは接点2に、ソースは接
地電位に、トランジスタQ4のドレイン及びゲートは電
源電位にソースはタイマ出力 OUTに、トランジスタ
Qsのドレイン社φOUTに、ゲートは接点1に、ソー
スは接地電位にそれぞれ接続されており、トランジスタ
Q4とQ5でインバータを構成している。
又オシレータ10の出力は接点3(φosc )に接続
され、コンデンサC1の−1は接点3に、他方は接点2
にコンデンサC2の−1は接点1に、他方は接地電位に
それぞれ接続されている。
され、コンデンサC1の−1は接点3に、他方は接点2
にコンデンサC2の−1は接点1に、他方は接地電位に
それぞれ接続されている。
第2図を用いて第1図のタイマ回路の動作の説明を行な
う。
う。
時刻T1でクロックりがハイレベルであるのでトランジ
スタQ、+がオンし、コンデンサC2が充電され、接点
1がハイレベルになシ、インバータの出力(タイマ出力
)はロウレベルになる。時刻T2でオシレータ出力φo
scがハイレベルニするとコンデンサC1のカップリン
グで接点2のレベルが持ち上げられるが、トランジスタ
Qsがオンするため、接点2のレベルはトランジスタの
しきい値電圧VTマで低下する。次に時刻T3でオシレ
ータ出力がロウレベルになるとコンデンサC1のカップ
リングで接点20レベルが下げられるが、トランジスタ
Q2がオンするため、接点2のレベルは一■Tまで上昇
する。このときコンデンサC2からコンデンサC1へ電
荷が流れるため接点1のレベルが低下する。このように
オシレータの出力が入力される毎に接点1のレベルが低
下し、接点1のレベルがトランジスタのしきい値電圧以
下になるとインバータ回路が動作してタイマ出力が出る
(時刻T4)。
スタQ、+がオンし、コンデンサC2が充電され、接点
1がハイレベルになシ、インバータの出力(タイマ出力
)はロウレベルになる。時刻T2でオシレータ出力φo
scがハイレベルニするとコンデンサC1のカップリン
グで接点2のレベルが持ち上げられるが、トランジスタ
Qsがオンするため、接点2のレベルはトランジスタの
しきい値電圧VTマで低下する。次に時刻T3でオシレ
ータ出力がロウレベルになるとコンデンサC1のカップ
リングで接点20レベルが下げられるが、トランジスタ
Q2がオンするため、接点2のレベルは一■Tまで上昇
する。このときコンデンサC2からコンデンサC1へ電
荷が流れるため接点1のレベルが低下する。このように
オシレータの出力が入力される毎に接点1のレベルが低
下し、接点1のレベルがトランジスタのしきい値電圧以
下になるとインバータ回路が動作してタイマ出力が出る
(時刻T4)。
このタイマ回路の周期はオシレータの周期とコンデンサ
C1,C2の比及びトランジスタのしきい値電圧で決定
される。特にタイマ周期の温度特性はオシレータ周期の
温度特性に依存し、その周期は高温では長くなる。とこ
ろがメモリセルのホールド特性は高温で悪くなるため、
メモリセルのリフレッシュ周期は高温で短かくする必要
ある。その結果タイマ周期は高温でメモリセルのリフレ
ッシュ周期以下になるよう設定されるため、低温で不必
要にリフレッシュを繰返し消費電力を増大させる欠点が
あった。
C1,C2の比及びトランジスタのしきい値電圧で決定
される。特にタイマ周期の温度特性はオシレータ周期の
温度特性に依存し、その周期は高温では長くなる。とこ
ろがメモリセルのホールド特性は高温で悪くなるため、
メモリセルのリフレッシュ周期は高温で短かくする必要
ある。その結果タイマ周期は高温でメモリセルのリフレ
ッシュ周期以下になるよう設定されるため、低温で不必
要にリフレッシュを繰返し消費電力を増大させる欠点が
あった。
本発明の実施例を第3図に示す。
トランジスタQll + Q12 +・・・QIN の
ドレインは電源電位に、ゲートはクロックφ2にソース
は接点11,12.・・IN にトランジスタQzs
、 Q22 、・・・(CN のドレイン及びゲートは
、電、源電位に、ソースは接点21,22+・・・2N
に、トランジスタQsx + Q32・・・Q s N
のドレインは接点21,22.・・・2Nに、ゲート
は接点11.12.・・・INにソースは接地電位にそ
れぞれ接続されトランジスタQ21 、 Q22 、・
・・Q z N とトランジスタQat 、 Q321
・・・QsNでインパ5− 一タを構成し、コンデンサCo 、 C1g 、・・・
CINの−1は接点11,12.・・・INに他方は接
地電位に接続されている。又R/N多数決論理回路10
0の入力は接点21 、22.・・・2Nに、出力はタ
イマ出力φOUT K接続されている。
ドレインは電源電位に、ゲートはクロックφ2にソース
は接点11,12.・・IN にトランジスタQzs
、 Q22 、・・・(CN のドレイン及びゲートは
、電、源電位に、ソースは接点21,22+・・・2N
に、トランジスタQsx + Q32・・・Q s N
のドレインは接点21,22.・・・2Nに、ゲート
は接点11.12.・・・INにソースは接地電位にそ
れぞれ接続されトランジスタQ21 、 Q22 、・
・・Q z N とトランジスタQat 、 Q321
・・・QsNでインパ5− 一タを構成し、コンデンサCo 、 C1g 、・・・
CINの−1は接点11,12.・・・INに他方は接
地電位に接続されている。又R/N多数決論理回路10
0の入力は接点21 、22.・・・2Nに、出力はタ
イマ出力φOUT K接続されている。
第4図を用いて本実施例の動作の説明を行なう・最初時
刻T1でクロックφPがハイレベルになシ、トランジス
タQlj l Q121・・・QINがオンし、コンデ
ンサCo、C1g、・・・CtNが充電され、接点11
,12゜・・・IN がハイレベルになる。次にクロッ
クφ2がロウレベルになると接点11.12.・・・I
Nはフロート状態になる口時間がたつと共に、接点11
,12゜・・・INはそれぞれのリーク電流に従ってレ
ベルが徐々に低下し、トランジスタのしきい値電圧以下
になるとインバータが動作して出力を出す。まず第1に
一番リーク電流の大きいセルが時刻T2で出力を出す・
このようにリーク電流の大きいセルから順次出力を出し
、出力がRヶ出た時刻T3でR/N多数決論理回路がタ
イマ出力φ01)Tを出す・セル1ケだけ用いるとき、
このセルのホールド6− 特性が良い場合タイv周期がメモリセルのリフレッシュ
周期以上となシ、又ホールド特性が悪い場合リフレッシ
ュを不必要に行なうことになる。これを避けるためNヶ
のセルを用い、R/N多数決論理を利用することによシ
、タイマ周期を標準的なメモリセルのりフレッシー周期
と一致させることができる。又本実施例のタイマ周期の
温度依存性はメモリセルのリフレッシュ周期の温度依存
性と一致し、タイマ回路として理想的な特性をもつ。
刻T1でクロックφPがハイレベルになシ、トランジス
タQlj l Q121・・・QINがオンし、コンデ
ンサCo、C1g、・・・CtNが充電され、接点11
,12゜・・・IN がハイレベルになる。次にクロッ
クφ2がロウレベルになると接点11.12.・・・I
Nはフロート状態になる口時間がたつと共に、接点11
,12゜・・・INはそれぞれのリーク電流に従ってレ
ベルが徐々に低下し、トランジスタのしきい値電圧以下
になるとインバータが動作して出力を出す。まず第1に
一番リーク電流の大きいセルが時刻T2で出力を出す・
このようにリーク電流の大きいセルから順次出力を出し
、出力がRヶ出た時刻T3でR/N多数決論理回路がタ
イマ出力φ01)Tを出す・セル1ケだけ用いるとき、
このセルのホールド6− 特性が良い場合タイv周期がメモリセルのリフレッシュ
周期以上となシ、又ホールド特性が悪い場合リフレッシ
ュを不必要に行なうことになる。これを避けるためNヶ
のセルを用い、R/N多数決論理を利用することによシ
、タイマ周期を標準的なメモリセルのりフレッシー周期
と一致させることができる。又本実施例のタイマ周期の
温度依存性はメモリセルのリフレッシュ周期の温度依存
性と一致し、タイマ回路として理想的な特性をもつ。
第1図は従来のタイマー回路例を示す図、第2図は第1
図のタイマー回路の動作を説明するタイミング図−第3
図は本発明のタイマー回路の実施例を示す図、第4図は
第3図のタイマー回路の動作を説明するタイミング図を
示す。 Ql tQ2 tQ” tQ4 1QB IQ111Q
!!+ Qst e Q121Q221 Qsgo−Q
xN、Q2N、QsN・−・−トランジスタ、C+ 、
C2、On、eta、・・・CIN・・・・・コンヅン
サ、φP・・・・・・プリチャージ信号、φOSC・・
・・・・オシレータ信号、φ0tJT・・・・・・タイ
マー出力信号、1,2,3゜11.21.12,22.
・・・IN、2N・・・川内部接点、10・・・・・・
オシレータ回路、100・・団・R/N 多数決論理回
路 代理人 弁理士 内 原 晋
図のタイマー回路の動作を説明するタイミング図−第3
図は本発明のタイマー回路の実施例を示す図、第4図は
第3図のタイマー回路の動作を説明するタイミング図を
示す。 Ql tQ2 tQ” tQ4 1QB IQ111Q
!!+ Qst e Q121Q221 Qsgo−Q
xN、Q2N、QsN・−・−トランジスタ、C+ 、
C2、On、eta、・・・CIN・・・・・コンヅン
サ、φP・・・・・・プリチャージ信号、φOSC・・
・・・・オシレータ信号、φ0tJT・・・・・・タイ
マー出力信号、1,2,3゜11.21.12,22.
・・・IN、2N・・・川内部接点、10・・・・・・
オシレータ回路、100・・団・R/N 多数決論理回
路 代理人 弁理士 内 原 晋
Claims (1)
- コンデンサーと前記コンデンサーに電荷を供給するトラ
ンジスタと前記コンデンサーの出力を入力とするインバ
ータ回路で構成される複数のセルと、前記複数のセルの
出力を入力とし、所定数以上のセルから信号が検出され
たとき出力を出す論理回路とで構成されることを特徴と
するタイマー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58169771A JPS6061990A (ja) | 1983-09-14 | 1983-09-14 | タイマ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58169771A JPS6061990A (ja) | 1983-09-14 | 1983-09-14 | タイマ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6061990A true JPS6061990A (ja) | 1985-04-09 |
Family
ID=15892551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58169771A Pending JPS6061990A (ja) | 1983-09-14 | 1983-09-14 | タイマ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6061990A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121197A (ja) * | 1986-11-07 | 1988-05-25 | Fujitsu Ltd | 半導体記憶装置 |
-
1983
- 1983-09-14 JP JP58169771A patent/JPS6061990A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63121197A (ja) * | 1986-11-07 | 1988-05-25 | Fujitsu Ltd | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4716551A (en) | Semiconductor memory device with variable self-refresh cycle | |
US4855628A (en) | Sense amplifier for high performance dram | |
JPH0762958B2 (ja) | Mos記憶装置 | |
US5161121A (en) | Random access memory including word line clamping circuits | |
US4471240A (en) | Power-saving decoder for memories | |
JPS5914827B2 (ja) | アドレス選択システム | |
JPS5922316B2 (ja) | ダイナミツクメモリ装置 | |
US4578781A (en) | MIS transistor circuit | |
KR100420827B1 (ko) | 이중-포트 메모리 셀 | |
KR950014256B1 (ko) | 낮은 전원전압을 사용하는 반도체 메모리장치 | |
JP2762589B2 (ja) | 半導体メモリ回路 | |
US4409672A (en) | Dynamic semiconductor memory device | |
JPS6362839B2 (ja) | ||
JPS599990B2 (ja) | 半導体記憶装置 | |
US5301164A (en) | Control circuit for controlling an operation mode in a pseudo-static ram | |
US6570799B1 (en) | Precharge and reference voltage technique for dynamic random access memories | |
US4484312A (en) | Dynamic random access memory device | |
US4736343A (en) | Dynamic RAM with active pull-up circuit | |
JPH0459714B2 (ja) | ||
JPS6061990A (ja) | タイマ−回路 | |
JPS5856194B2 (ja) | 半導体記憶装置 | |
JP3242132B2 (ja) | 半導体メモリと半導体メモリ装置 | |
JPS5935114B2 (ja) | 増巾回路 | |
EP0068894B1 (en) | Dynamic random access memory device | |
JPS6299975A (ja) | 半導体記憶回路 |