JPS6059732A - 電子ビ−ム描画法 - Google Patents
電子ビ−ム描画法Info
- Publication number
- JPS6059732A JPS6059732A JP58167444A JP16744483A JPS6059732A JP S6059732 A JPS6059732 A JP S6059732A JP 58167444 A JP58167444 A JP 58167444A JP 16744483 A JP16744483 A JP 16744483A JP S6059732 A JPS6059732 A JP S6059732A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- deflection
- pattern
- span
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ステージ連続移動型の電子ビーム描画法の改
良に係る。
良に係る。
（従来例とそｅ冊瞭烏〕
最近のＶＬＳＩの微細化と高集積化はめざましく、４Ｍ
ビットや１６Ｍビットのメモリが開発されている。開発
段階においてはターンアランドタイムの短かさから、直
接ウェーハに描画する方法（直接描画法）が行なわれて
いる。
ビットや１６Ｍビットのメモリが開発されている。開発
段階においてはターンアランドタイムの短かさから、直
接ウェーハに描画する方法（直接描画法）が行なわれて
いる。
大量生産段階においては、レチクルやマスクを電子ビー
ム描画し、光露光やＸ線露光によりＶＬＳＩのパターン
形成が行なわれる。
ム描画し、光露光やＸ線露光によりＶＬＳＩのパターン
形成が行なわれる。
微細化と高集積化が進むにつれて、パターン寸法が小さ
くなり、その上チップ面積が太きくなる。
くなり、その上チップ面積が太きくなる。
例えば将来のＤＲＡＭでは０．８μｍの線幅と２５０ｍ
ｄのチップサイズが要求される。
ｄのチップサイズが要求される。
ところで、電子ビームの偏向振り幅は高々１０朋である
。偏向収差が０．１μｍ以下の高精反偏向では、それが
２鮎程度となる。それゆえ、１回の走査でチップを描画
することはできず、チップを分割して描画し、パターン
をつなぐことになる。しかし、パターンとパターンを高
精度につなぐことは至難でオリ、つなぎ部にバッチ、イ
ングエラーと呼ばれる誤差が生じる。第１図に、バッテ
ィングエラーを示す。図に於いて、１，２はパターン、
３は継き線を示して寂り、（ａ）はすき間、（ｂ）は重
なり、（Ｃ）はくい違いが各々できた状態を示している
。
。偏向収差が０．１μｍ以下の高精反偏向では、それが
２鮎程度となる。それゆえ、１回の走査でチップを描画
することはできず、チップを分割して描画し、パターン
をつなぐことになる。しかし、パターンとパターンを高
精度につなぐことは至難でオリ、つなぎ部にバッチ、イ
ングエラーと呼ばれる誤差が生じる。第１図に、バッテ
ィングエラーを示す。図に於いて、１，２はパターン、
３は継き線を示して寂り、（ａ）はすき間、（ｂ）は重
なり、（Ｃ）はくい違いが各々できた状態を示している
。
バッティングエラーを±０．１μｌηより少なくするこ
とは＄実正不可能である。ＭＤＳ ＬＳＩにおいては、
パターン寸法の１／１０以下の描画狛警贋が要求される
。それゆえ、０８μｍ線幅をもつＶＬＳＩ では、許容
されるバッティング誤差は００８μｍである。
とは＄実正不可能である。ＭＤＳ ＬＳＩにおいては、
パターン寸法の１／１０以下の描画狛警贋が要求される
。それゆえ、０８μｍ線幅をもつＶＬＳＩ では、許容
されるバッティング誤差は００８μｍである。
このような理由で電子ビームの・［ｌ２ｔｉ向振り幅を
大きくし、１回の走査で１チツプを拓１画する努力が行
なわれている。しかし、偏向振り幅と共Ｖこ収差が増大
１１−５ｌｏｉ以上の犬ａ、ｊ向化も極めて困難である
。
大きくし、１回の走査で１チツプを拓１画する努力が行
なわれている。しかし、偏向振り幅と共Ｖこ収差が増大
１１−５ｌｏｉ以上の犬ａ、ｊ向化も極めて困難である
。
以上のように、線幅が細く、太面植のＶＬＳ Ｉパター
ンを正確に描画することはｌ＞ｉ、ｌ ｍ！ｌｉである
。
ンを正確に描画することはｌ＞ｉ、ｌ ｍ！ｌｉである
。
本発明の目的は、偏向振り幅の平方より大きなチップ面
積のＶＬＳＩを、図形のつなぎを行なうことなく、描画
する方法を提供することである。
積のＶＬＳＩを、図形のつなぎを行なうことなく、描画
する方法を提供することである。
本発明の骨子は、ステージ連続移動型の描画法において
、チップの短辺を偏向方向とし、長辺をステージ連続移
動方向に合わせ、かつ偏向振り幅をチップ短辺より大き
くして行なうものである。
、チップの短辺を偏向方向とし、長辺をステージ連続移
動方向に合わせ、かつ偏向振り幅をチップ短辺より大き
くして行なうものである。
本発明によれば偏向振り幅が１０朋強に対し、短辺の長
さを１０ｍｍ、長辺の長さを２５羽と設計すればチップ
面積２５０ｍ１のＶＬＳＩｔ、パターンをつなぐことな
く描画できる。これに対してステージ固定型の描画装置
では、偏向振り幅が１０ｍｍｙらば、１０〇−以上のパ
ターンを一回の走査で描画することは不可能である。
さを１０ｍｍ、長辺の長さを２５羽と設計すればチップ
面積２５０ｍ１のＶＬＳＩｔ、パターンをつなぐことな
く描画できる。これに対してステージ固定型の描画装置
では、偏向振り幅が１０ｍｍｙらば、１０〇−以上のパ
ターンを一回の走査で描画することは不可能である。
第２図は本発明の一実施例に用いたステージ連続移動形
の電子ビーム描画装置を示す枚略Ａ’Ｎｔ成図である。
の電子ビーム描画装置を示す枚略Ａ’Ｎｔ成図である。
図中４１は電子銃、４２は第１コンデンザレンズ、４３
は第２コンデンサレンズ、４４は対物レンズ、４５はブ
ランキング電Ｉｊへ 、４６は偏向電極であり、以上の
ザブシステムから准子光学系が構成されている。また、
４７は試料室、４８は予備室、４９はＸ−Ｙステージ、
５０は防振架台、５］は１１子光学系の電源、５２はレ
ーザ測長系、５３は駆動系、５４はＸ−Ｙステージ制御
回路、５５は位置検出回路、５６は偏向制御回路である
。５７はデータ読出回路、５８ｉＪ：ドツトパターンメ
モリ、５９は１４子ビ一ム描画装置固有の入力パターン
データをドツトパターンに変換するだめのファンクショ
ンジェネレータ、６０はパターンブーータメモリ、６１
は：１ｉｌＪ仰回路である、これら５７、〜，６１から
描画回路６２が１１・１成されている。
は第２コンデンサレンズ、４４は対物レンズ、４５はブ
ランキング電Ｉｊへ 、４６は偏向電極であり、以上の
ザブシステムから准子光学系が構成されている。また、
４７は試料室、４８は予備室、４９はＸ−Ｙステージ、
５０は防振架台、５］は１１子光学系の電源、５２はレ
ーザ測長系、５３は駆動系、５４はＸ−Ｙステージ制御
回路、５５は位置検出回路、５６は偏向制御回路である
。５７はデータ読出回路、５８ｉＪ：ドツトパターンメ
モリ、５９は１４子ビ一ム描画装置固有の入力パターン
データをドツトパターンに変換するだめのファンクショ
ンジェネレータ、６０はパターンブーータメモリ、６１
は：１ｉｌＪ仰回路である、これら５７、〜，６１から
描画回路６２が１１・１成されている。
ま／こ、６３はダイレクトメモリアクセス（ＤＷＪ＝、
）、６４（は計Ｎ機、６５はオペレーティングシステム
制御プログラム、６ＧはＣＡＤで作られ／ζζチッチー
タを重子ビーム描画装り゛、固有のデータフォーマット
（ＥＢフォーマットテーク）に変換するだめのフォーマ
ット変換プログラムで必り、これらのプログラムはいず
れも計算機６４の主メモリにストアきれている。６７は
インタフコー−ス、６８はＥＢフォーマットデータを格
納する／こめの磁気ディスク、７０はＣＡＤシステム、
７１はコンソールユニット、７２は同期信号発生回路（
パルサ）である。
）、６４（は計Ｎ機、６５はオペレーティングシステム
制御プログラム、６ＧはＣＡＤで作られ／ζζチッチー
タを重子ビーム描画装り゛、固有のデータフォーマット
（ＥＢフォーマットテーク）に変換するだめのフォーマ
ット変換プログラムで必り、これらのプログラムはいず
れも計算機６４の主メモリにストアきれている。６７は
インタフコー−ス、６８はＥＢフォーマットデータを格
納する／こめの磁気ディスク、７０はＣＡＤシステム、
７１はコンソールユニット、７２は同期信号発生回路（
パルサ）である。
この装置では、 ＣＡＤシステム７０で設計された磁気
テープに記録されたパターンデータが磁気テープ装置に
より読みとられる。磁気テープに（弓１、チップ寸法情
報も記録されている。そして、このパターンデータがフ
ォマソト変換プログラム６６によりＥＢフォーマットデ
ータに変換される。データ変換に際し、チップの短辺が
偏向方向に選択される。データ変換されたＥＢフォーマ
ットデータ（は、磁気ディスク回路６８に貯えられる。
テープに記録されたパターンデータが磁気テープ装置に
より読みとられる。磁気テープに（弓１、チップ寸法情
報も記録されている。そして、このパターンデータがフ
ォマソト変換プログラム６６によりＥＢフォーマットデ
ータに変換される。データ変換に際し、チップの短辺が
偏向方向に選択される。データ変換されたＥＢフォーマ
ットデータ（は、磁気ディスク回路６８に貯えられる。
次に、チップの短辺の長σＸに対シフ、ごくわずか大き
い偏向振り幅Ｘ＋αが設定される。αの値はダイシング
ライン幅に対応することになる。
い偏向振り幅Ｘ＋αが設定される。αの値はダイシング
ライン幅に対応することになる。
以」−のように偏向振り幅を設定し、通常よく知られた
ように描画を行なつと、つなぎのないチップ面積の大き
なパターンを得ることができる。
ように描画を行なつと、つなぎのないチップ面積の大き
なパターンを得ることができる。
本発明は可変整形ビーム型の電子系中描画装置やイオン
ビーム描画にも適用できる。
ビーム描画にも適用できる。
第１図はＩ（ｉ子ビームＬ；１光に於けるバッティング
誤差の説明図、第２図は本発明の一実施例で用いる４子
ビーノ、描画装置の構成図である。 第１図
誤差の説明図、第２図は本発明の一実施例で用いる４子
ビーノ、描画装置の構成図である。 第１図
Claims (2)
- （１）電子ビームを一方向に偏向し、ステージを連続移
動する描画法において、描画予定のチップの短辺方向を
′成子ビーム偏向方向に、チップの長辺をステージ連続
移動方向に選択すると共にチ、ッグの短辺の長さＸに対
し、偏向振り幅をＸ＋α（α〉０）となるようにしたζ
−１を特徴とする′ａ電子ビーム描画法 - （２）特許請求の範囲第１項に記載した描画法において
、ダイシングライン幅とαをほぼ等しくしたことを特徴
とする電子ビーム描画法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167444A JPS6059732A (ja) | 1983-09-13 | 1983-09-13 | 電子ビ−ム描画法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167444A JPS6059732A (ja) | 1983-09-13 | 1983-09-13 | 電子ビ−ム描画法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059732A true JPS6059732A (ja) | 1985-04-06 |
Family
ID=15849813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167444A Pending JPS6059732A (ja) | 1983-09-13 | 1983-09-13 | 電子ビ−ム描画法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175520A (ja) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | パタ−ン形成方法 |
| JP2018536190A (ja) * | 2015-11-03 | 2018-12-06 | オルボテック リミテッド | 高解像度電子パターニングのためのスティッチレス直接イメージング |
-
1983
- 1983-09-13 JP JP58167444A patent/JPS6059732A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175520A (ja) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | パタ−ン形成方法 |
| JP2018536190A (ja) * | 2015-11-03 | 2018-12-06 | オルボテック リミテッド | 高解像度電子パターニングのためのスティッチレス直接イメージング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7698682B2 (en) | Writing error verification method of pattern writing apparatus and generation apparatus of writing error verification data for pattern writing apparatus | |
| US4809341A (en) | Test method and apparatus for a reticle or mask pattern used in semiconductor device fabrication | |
| US5399872A (en) | Charged-particle beam exposure method | |
| US7495243B2 (en) | Writing method of charged particle beam, support apparatus of charged particle beam writing apparatus, writing data generating method and program-recorded readable recording medium | |
| JPS6317523A (ja) | 電子ビ−ム描画装置 | |
| US20070003874A1 (en) | Methods for improving angled line feature accuracy and throughput using electron beam lithography and electron beam lithography system | |
| JPH11329322A (ja) | 電子ビーム露光方法及び電子ビーム露光装置 | |
| US4322626A (en) | Method of electron beam exposure | |
| JP2007128933A (ja) | 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法 | |
| US20100306721A1 (en) | Write error verification method of writing apparatus and creation apparatus of write error verification data for writing apparatus | |
| US8076656B2 (en) | Writing apparatus and writing data conversion method | |
| JPS6219047B2 (ja) | ||
| KR940009765B1 (ko) | 전자빔노광장치 | |
| JPS6059732A (ja) | 電子ビ−ム描画法 | |
| US5161114A (en) | Method of manufacturing a reticule | |
| JP5148233B2 (ja) | 描画装置及び描画方法 | |
| JP2007128932A (ja) | 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法 | |
| JP2001022049A (ja) | マスク製作方法及びマスクパターンデータ作成装置並びに記録媒体 | |
| US6872498B2 (en) | Pattern drawing device and manufacturing method of pattern drawing body | |
| US6662145B1 (en) | Method, equipment, and recording medium for controlling exposure accuracy | |
| JP2992081B2 (ja) | パターン作成装置 | |
| JPS5828730B2 (ja) | 電子ビ−ム露光装置 | |
| JP3242989B2 (ja) | アライメントパターンを有するパターン版の修正方法 | |
| JPH0423315A (ja) | 電子ビーム描画装置 | |
| JPS60206134A (ja) | 微細加工方法 |