JPS6057768B2 - 電子選局装置 - Google Patents
電子選局装置Info
- Publication number
- JPS6057768B2 JPS6057768B2 JP53046682A JP4668278A JPS6057768B2 JP S6057768 B2 JPS6057768 B2 JP S6057768B2 JP 53046682 A JP53046682 A JP 53046682A JP 4668278 A JP4668278 A JP 4668278A JP S6057768 B2 JPS6057768 B2 JP S6057768B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- digital
- analog
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明は電子選局装置に関し、特に電子同調チューナ
に加える選局電圧をデジタル信号から作る様にしたいわ
ゆるデジタル方式の電子選局装置に関する。
に加える選局電圧をデジタル信号から作る様にしたいわ
ゆるデジタル方式の電子選局装置に関する。
従来自動制御装置、例えば電子選局装置は電子同調チ
ューナの同調素子である電圧可変リアクタンス素子にあ
らかじめポテンショメータによつて設定された選局電圧
を印加して選局を行うように構成されていたが、近年こ
のポテンショメータをなくして選局電圧をデジタル信号
から作るようにしたデジタル方式の電子選局装置が開発
された。
ューナの同調素子である電圧可変リアクタンス素子にあ
らかじめポテンショメータによつて設定された選局電圧
を印加して選局を行うように構成されていたが、近年こ
のポテンショメータをなくして選局電圧をデジタル信号
から作るようにしたデジタル方式の電子選局装置が開発
された。
すなわちあらかじめ選局電圧をデジタル信号に変換して
記憶させておき、選局時にこのデジタル信号を読出して
デジタル−アナログ変換器によつて直流電圧に変えて選
局電圧を得ている。 このようなデジタル方式の電子選
局装置の一つにデューティの変化するパルス電圧から選
局電圧を得るようにしたパルス幅変調方式の電子選局装
置がある。
記憶させておき、選局時にこのデジタル信号を読出して
デジタル−アナログ変換器によつて直流電圧に変えて選
局電圧を得ている。 このようなデジタル方式の電子選
局装置の一つにデューティの変化するパルス電圧から選
局電圧を得るようにしたパルス幅変調方式の電子選局装
置がある。
すなわちこの方式の電子選局装置では周期が一定なパル
ス電圧のデューティをデジタル的に変化させ、このパル
ス電圧をローパスフィルタ等のデジタル−アナログ変換
器で直流電圧になおしてチューナの選局電圧を得ている
。実際にそのようなパルス電圧を得るには例えば、ビッ
ト数の等しい2つのバイナリカウンタと、これらカウン
タの各ビットの出力を比較する比較器、さらに一方のカ
ウンタの初期状態を検出するゲート回路とラッチ回路を
組合わせて構成する。まず一方のカウンタを高速で動作
させ、その初期状態をゲー卜回路で検出し、ラッチ回路
をセットする。さらにこのゲート回路の出力をそのまま
あるいはこれを分周して他方のカウンタにクロックパル
スとして加え、両方のカウンタの各ビットの出力が一致
したことを比較器で検出して、ラッチ回路をリセットさ
せる。それによつてラッチ回路の出力として周期が一定
でデューティの変化するパルス電圧を得ることができる
。このラッチ回路の出力であるパルス電圧はバイナリカ
ウンタのビット数に応じた変化幅でそのデューティがデ
ジタル的に変化する。したがつてこのパルス電圧をデジ
タル−アナログ変換して得た直流電圧は階段状に変化す
る。この選局電圧を変化させていき所定チャンネルが受
信された時にこれを例えば自動周波数同調(以下層Tと
略称する)検出回路で検出して他方のカウンタを停止さ
せればパルス電圧のデューティは固定され一定の選局電
圧が得られるためそのチャンネルが継続して受信され続
ける。このときの他方のカウンタの各ビットの出力であ
る2進信号を記憶回路に記憶させておき、次の選局のと
きにはこの2進信号を他方のカウンタにセットしてやれ
ばそのチャンネルが受信できる。すなわちこの2進信号
が選局電圧をデジタル信号にかえたものとなる。さてこ
のような選局装置においても受信時におJいて正確な同
調状態を保つためにAFT装置による補正が必要である
。
ス電圧のデューティをデジタル的に変化させ、このパル
ス電圧をローパスフィルタ等のデジタル−アナログ変換
器で直流電圧になおしてチューナの選局電圧を得ている
。実際にそのようなパルス電圧を得るには例えば、ビッ
ト数の等しい2つのバイナリカウンタと、これらカウン
タの各ビットの出力を比較する比較器、さらに一方のカ
ウンタの初期状態を検出するゲート回路とラッチ回路を
組合わせて構成する。まず一方のカウンタを高速で動作
させ、その初期状態をゲー卜回路で検出し、ラッチ回路
をセットする。さらにこのゲート回路の出力をそのまま
あるいはこれを分周して他方のカウンタにクロックパル
スとして加え、両方のカウンタの各ビットの出力が一致
したことを比較器で検出して、ラッチ回路をリセットさ
せる。それによつてラッチ回路の出力として周期が一定
でデューティの変化するパルス電圧を得ることができる
。このラッチ回路の出力であるパルス電圧はバイナリカ
ウンタのビット数に応じた変化幅でそのデューティがデ
ジタル的に変化する。したがつてこのパルス電圧をデジ
タル−アナログ変換して得た直流電圧は階段状に変化す
る。この選局電圧を変化させていき所定チャンネルが受
信された時にこれを例えば自動周波数同調(以下層Tと
略称する)検出回路で検出して他方のカウンタを停止さ
せればパルス電圧のデューティは固定され一定の選局電
圧が得られるためそのチャンネルが継続して受信され続
ける。このときの他方のカウンタの各ビットの出力であ
る2進信号を記憶回路に記憶させておき、次の選局のと
きにはこの2進信号を他方のカウンタにセットしてやれ
ばそのチャンネルが受信できる。すなわちこの2進信号
が選局電圧をデジタル信号にかえたものとなる。さてこ
のような選局装置においても受信時におJいて正確な同
調状態を保つためにAFT装置による補正が必要である
。
AFTとは周知のようにテレビジョン受像機では映像中
間周波数を中心周波数とする周波数弁別器のS字特性出
力電圧(,AF′T電圧)をチューナの局部発振回路の
電圧可3変リアクタンス素子に加えチューナにおける同
調がずれた場合、これを自動的に補正するようにした装
置であるが、一般的にはこのAFT電圧は選局電圧に重
畳されてチューナに加えられている。
間周波数を中心周波数とする周波数弁別器のS字特性出
力電圧(,AF′T電圧)をチューナの局部発振回路の
電圧可3変リアクタンス素子に加えチューナにおける同
調がずれた場合、これを自動的に補正するようにした装
置であるが、一般的にはこのAFT電圧は選局電圧に重
畳されてチューナに加えられている。
パルス幅変調方式の選局装置においてAFT電圧3を選
局電圧に重畳させるにはパルス電圧を直流電圧に変換し
たものにAFT電圧を重畳してもよいが、そのための重
畳回路が複雑になる欠点があり、デューティの変化する
パルス電圧を発生させるためのカウンタ等がごく簡単に
集積回路化する4・ことができるということを考え合せ
る<5AFT電圧の重畳もデジタル的におこなつた方が
経済的である。AFT電圧の選局電圧への重畳をデジタ
ル的に行なうのは例えばAFT電圧でデューティの変化
する電圧を作るカウンタを制御して層T電圧に応じてパ
ル又電圧のデューティを変化させてやればよい。しかし
実際にこれをテレビジョン受像機の電子選局装置に適用
するには問題があり、パルス電圧のデューティはカウン
タのビット数に応じた単位でデジタル的にしか変化しな
いため、,AF′T電圧に応じてより微細な選局電圧の
調整をおこなうにはカウンタのビット数を多くする必要
がある。このため別にAFT電圧によつて制御さフれる
微調用のパルス電圧発生回路を設けて本来のパルス電圧
にこの微調用のパルス電圧を加えて選局電圧にAFT電
圧を重畳することも考えられる。しかしながらこの様な
方法による場合でも更に・改良すべき点が見い出された
。
局電圧に重畳させるにはパルス電圧を直流電圧に変換し
たものにAFT電圧を重畳してもよいが、そのための重
畳回路が複雑になる欠点があり、デューティの変化する
パルス電圧を発生させるためのカウンタ等がごく簡単に
集積回路化する4・ことができるということを考え合せ
る<5AFT電圧の重畳もデジタル的におこなつた方が
経済的である。AFT電圧の選局電圧への重畳をデジタ
ル的に行なうのは例えばAFT電圧でデューティの変化
する電圧を作るカウンタを制御して層T電圧に応じてパ
ル又電圧のデューティを変化させてやればよい。しかし
実際にこれをテレビジョン受像機の電子選局装置に適用
するには問題があり、パルス電圧のデューティはカウン
タのビット数に応じた単位でデジタル的にしか変化しな
いため、,AF′T電圧に応じてより微細な選局電圧の
調整をおこなうにはカウンタのビット数を多くする必要
がある。このため別にAFT電圧によつて制御さフれる
微調用のパルス電圧発生回路を設けて本来のパルス電圧
にこの微調用のパルス電圧を加えて選局電圧にAFT電
圧を重畳することも考えられる。しかしながらこの様な
方法による場合でも更に・改良すべき点が見い出された
。
すなわち層T電圧検出回路ではアナログ的にAFT電圧
を検出しており、これもアナログ−デジタル変換器を使
用してデジタル信号に変換する。一方選局用のパルス電
圧にこの微調用パルス電圧を重畳した後ではデジタル−
アナログ変換器を通してアナログ信号の選局電圧を得て
いる。そこでアナログ信号をデジタル信号に変換する時
の所要時間に比較してデジタル信号に変換する時の所要
時間の方がより長くかかつてしまう。このためデジタル
−アナログ変換器の出力とアナログ−デジタル変換器の
出力との間に大きな時間差が生じAFT特性の中心点に
対して変動する、換言すれは安定しない状態となり制御
ループで発振現象が生じてしまい、このためAFT制御
ループ系のデジタル回路においてこの発振現象に基因す
る位相反転現象が生じデジタル処理に誤動作を与え、電
子選局装置においてはAFT電圧を発生させるパルス数
が変動してしまうことが判明した。本発明はこの様な点
に鑑みなされたものでデジタル的な処理制御、例えばA
FT動作をおこなわせながらも弱少のアナログ的な制御
をおこなわせることによつて発振現象を抑えることがで
きる電子選局装置を提供することを目的とする。
を検出しており、これもアナログ−デジタル変換器を使
用してデジタル信号に変換する。一方選局用のパルス電
圧にこの微調用パルス電圧を重畳した後ではデジタル−
アナログ変換器を通してアナログ信号の選局電圧を得て
いる。そこでアナログ信号をデジタル信号に変換する時
の所要時間に比較してデジタル信号に変換する時の所要
時間の方がより長くかかつてしまう。このためデジタル
−アナログ変換器の出力とアナログ−デジタル変換器の
出力との間に大きな時間差が生じAFT特性の中心点に
対して変動する、換言すれは安定しない状態となり制御
ループで発振現象が生じてしまい、このためAFT制御
ループ系のデジタル回路においてこの発振現象に基因す
る位相反転現象が生じデジタル処理に誤動作を与え、電
子選局装置においてはAFT電圧を発生させるパルス数
が変動してしまうことが判明した。本発明はこの様な点
に鑑みなされたものでデジタル的な処理制御、例えばA
FT動作をおこなわせながらも弱少のアナログ的な制御
をおこなわせることによつて発振現象を抑えることがで
きる電子選局装置を提供することを目的とする。
以下図面を参照しながら本発明に係る電子選局装置を詳
細に説明する。
細に説明する。
第1図は本発明に係る電子選局装置の原理的回路を示す
もので制御用アナログ信号によつてアナログ的に制御さ
れる被制御装置1のアナログ信号男力を検出し、この検
出したアナログ信号から制御用のアナログ信号を発生さ
せる。
もので制御用アナログ信号によつてアナログ的に制御さ
れる被制御装置1のアナログ信号男力を検出し、この検
出したアナログ信号から制御用のアナログ信号を発生さ
せる。
この制御用のアナログ信号はアナログ−デジタル変換器
2でアナログ信号からデジタル信号に変換されデジタル
処理装置3に供給される。デジタル処理装置3において
他のデジタル情報処理と併せてデジタル処理がおこなわ
れる。必要ならばアナログ−デジタル変換器2からのデ
ジタル信号処理のみに使用することも可能である。この
デジタル処理装置3で例えば前記被制御装置1を制御す
るのに必要なデジタル処理がほどにされてデジタル信号
をデジタル−アナログ変換器4に供給し、デジタル信号
からアナログ信号に変換する。このデジタル−アナログ
変換器4の出力はアナログ信号重畳回路5に供給され、
このアナログ信号重畳回路5で前記被制御装置1のアナ
ログ信号の1部がデジタル−アナログ変換器4で得られ
たアナログ信号に重畳される。この重畳されたアナログ
信号が制御用の信号として前記被制御装置1に供給され
被制御装置1を自動的に制御する。ここでアナログ−デ
ジタル変換器2の応答速度に対しデジタル−アナログ変
換器4の応答速度は長くなる傾向にある。又デジタル処
理装置3の制御速度はデジタル信号で処理されるためデ
ジタル−アナログ変換器4の応答速度よりも早く、この
ためデジタル−アナログ変換器4の応答に対して数ビッ
トのカウントをおこなつてしまう。この数ビットのカウ
ントによつてこの制御系において発振現象が発生するこ
とがあり、この発振現象を防止するのに前記アナログ信
号を重畳することによつて発振を防止するものである。
換言すればデジタル−アナログ変換器4の応答速度の遅
れをアナログ信号を重畳することによつて速くし制御ル
ープての発振現象を防止するものである。この重畳され
るアナログ信号は本来デジタル−アナログ変換器4で得
られるアナログ信号よりも小さいことが条件とされる。
この様な回路をテレビジョン受像機の電子選局装置に適
用した場合についてより具体的に以下に説明する。第2
図は本発明に係る電子選局装置を概略的に示す回路構成
図であつてAFT制御ループ系を中心に示しているもの
で電子選局チューナ11の出力は映像中間周波増幅回路
及び層T検出回路等からなるAFT検出回路12に供給
され、この層T検出回路12によつてアナログAFT電
圧を発生する。このAFT電圧はアナログ電圧なのでこ
れをアナログ−デジタル変換器(以下単にA/D変換器
と略称する)13によつてアナログ電圧からこの電圧に
応じたデジタル信号に変換する。このA/D変換器13
の出力をもとにデジタル層T信号発生回路14でデジタ
ルAF′T電圧を発生する。一方選局用の粗調用電圧は
あらかじめメモリ回路15に記憶されているチャンネル
に対応したデジタル信号がキーボードによつて選択され
デジタル選局信号発生回路16に所定のデジタル選局用
粗調電圧が得られる。このデジタル選局用粗調電圧と前
記デジタルN]信号発生回路14からのデジタルAFT
電圧とを加減算回路17によつてデジタル的に加減算さ
れる。この加減算回路17によつて合成されたデジタル
選局電圧はデジタル−アナログ変換器(以下単にD/A
変換器と略称する)18に供給されデジタル選局電圧を
アナログ選局電圧に変換する。このアナログ選局電圧は
前記電子選局チューナ11の電圧可変容量素子に供給さ
れ希望のチャンネルを受信するものである。ここでアナ
ログ制御とデジタル制御について簡単に述べておく。第
3図はアナログ制御とデジタル制御との関係を概略的に
示すもので層T検出回路12の出力は第3図中の実線で
示すいわゆるS字特性カーブaとなりA/D変換器13
の出力は第2図中の破線で示す矩形信号bとなる。ここ
で斜線で囲まれた部分はいわゆる不感帯と呼ばれる範囲
でデジタル制御が及ばない範囲となりデジタル制御では
この不感帯を利用して制御をおこなつている。ここでデ
ジタルAFT信号・発生回路14の制御速度はD/A変
換器18の速度よりも早くD/A変換器18の応答に対
して数ビットのカウントをおこなつてしまう。この数ビ
ットのカウントによつて不感帯を飛び越す時は不感帯の
前後を行ききして発振状態におちいること・がまれに生
ずる。そこで第2図においてはD/A変換器18と電子
チューナ11間にアナログ信号重畳回路19を介在させ
、不感帯のところでアナログAFT制御をかけることに
よつてこの発振状態を防止するものである。すなわちデ
ジタル選局)電圧をD/A変換器18でアナログ選局電
圧に変換し、この変換出力をアナログ信号重畳回路19
に供給する。このアナログ信号重畳回路19には層T検
出回路12からアナログAFT電圧の一部が供給され、
この重畳回路19で合成されて補正用アナログAFT電
圧をわずかに(ゆるやかに)かけることによつて不感帯
の前後を行ききする現象を防止したものである。このア
ナログ層T電圧は第3図の図中一点鎖線で示す様にデジ
タル層T電圧に比較して1110以下の様に微弱な電圧
としこのアナログAFT電圧のみでは正常なAFT動作
がおこなえない様な値とする。例えばデジタル選局電圧
で1MHzIVの周波数変化がおこなえるものとすると
この補正用アナログ層T電圧では50KHz1■程度の
周波数変化しか起らない様な値に設定をする。したがつ
て、補正用アナログAFT電圧をこの不感帯できかせる
ことによつて不感帯での応答を速くし制御ループでの発
振現象を防止することができる。第4図は本発明に係る
電子選局装置の具体的な回路構成図であり、以下この具
体例について説明する。
2でアナログ信号からデジタル信号に変換されデジタル
処理装置3に供給される。デジタル処理装置3において
他のデジタル情報処理と併せてデジタル処理がおこなわ
れる。必要ならばアナログ−デジタル変換器2からのデ
ジタル信号処理のみに使用することも可能である。この
デジタル処理装置3で例えば前記被制御装置1を制御す
るのに必要なデジタル処理がほどにされてデジタル信号
をデジタル−アナログ変換器4に供給し、デジタル信号
からアナログ信号に変換する。このデジタル−アナログ
変換器4の出力はアナログ信号重畳回路5に供給され、
このアナログ信号重畳回路5で前記被制御装置1のアナ
ログ信号の1部がデジタル−アナログ変換器4で得られ
たアナログ信号に重畳される。この重畳されたアナログ
信号が制御用の信号として前記被制御装置1に供給され
被制御装置1を自動的に制御する。ここでアナログ−デ
ジタル変換器2の応答速度に対しデジタル−アナログ変
換器4の応答速度は長くなる傾向にある。又デジタル処
理装置3の制御速度はデジタル信号で処理されるためデ
ジタル−アナログ変換器4の応答速度よりも早く、この
ためデジタル−アナログ変換器4の応答に対して数ビッ
トのカウントをおこなつてしまう。この数ビットのカウ
ントによつてこの制御系において発振現象が発生するこ
とがあり、この発振現象を防止するのに前記アナログ信
号を重畳することによつて発振を防止するものである。
換言すればデジタル−アナログ変換器4の応答速度の遅
れをアナログ信号を重畳することによつて速くし制御ル
ープての発振現象を防止するものである。この重畳され
るアナログ信号は本来デジタル−アナログ変換器4で得
られるアナログ信号よりも小さいことが条件とされる。
この様な回路をテレビジョン受像機の電子選局装置に適
用した場合についてより具体的に以下に説明する。第2
図は本発明に係る電子選局装置を概略的に示す回路構成
図であつてAFT制御ループ系を中心に示しているもの
で電子選局チューナ11の出力は映像中間周波増幅回路
及び層T検出回路等からなるAFT検出回路12に供給
され、この層T検出回路12によつてアナログAFT電
圧を発生する。このAFT電圧はアナログ電圧なのでこ
れをアナログ−デジタル変換器(以下単にA/D変換器
と略称する)13によつてアナログ電圧からこの電圧に
応じたデジタル信号に変換する。このA/D変換器13
の出力をもとにデジタル層T信号発生回路14でデジタ
ルAF′T電圧を発生する。一方選局用の粗調用電圧は
あらかじめメモリ回路15に記憶されているチャンネル
に対応したデジタル信号がキーボードによつて選択され
デジタル選局信号発生回路16に所定のデジタル選局用
粗調電圧が得られる。このデジタル選局用粗調電圧と前
記デジタルN]信号発生回路14からのデジタルAFT
電圧とを加減算回路17によつてデジタル的に加減算さ
れる。この加減算回路17によつて合成されたデジタル
選局電圧はデジタル−アナログ変換器(以下単にD/A
変換器と略称する)18に供給されデジタル選局電圧を
アナログ選局電圧に変換する。このアナログ選局電圧は
前記電子選局チューナ11の電圧可変容量素子に供給さ
れ希望のチャンネルを受信するものである。ここでアナ
ログ制御とデジタル制御について簡単に述べておく。第
3図はアナログ制御とデジタル制御との関係を概略的に
示すもので層T検出回路12の出力は第3図中の実線で
示すいわゆるS字特性カーブaとなりA/D変換器13
の出力は第2図中の破線で示す矩形信号bとなる。ここ
で斜線で囲まれた部分はいわゆる不感帯と呼ばれる範囲
でデジタル制御が及ばない範囲となりデジタル制御では
この不感帯を利用して制御をおこなつている。ここでデ
ジタルAFT信号・発生回路14の制御速度はD/A変
換器18の速度よりも早くD/A変換器18の応答に対
して数ビットのカウントをおこなつてしまう。この数ビ
ットのカウントによつて不感帯を飛び越す時は不感帯の
前後を行ききして発振状態におちいること・がまれに生
ずる。そこで第2図においてはD/A変換器18と電子
チューナ11間にアナログ信号重畳回路19を介在させ
、不感帯のところでアナログAFT制御をかけることに
よつてこの発振状態を防止するものである。すなわちデ
ジタル選局)電圧をD/A変換器18でアナログ選局電
圧に変換し、この変換出力をアナログ信号重畳回路19
に供給する。このアナログ信号重畳回路19には層T検
出回路12からアナログAFT電圧の一部が供給され、
この重畳回路19で合成されて補正用アナログAFT電
圧をわずかに(ゆるやかに)かけることによつて不感帯
の前後を行ききする現象を防止したものである。このア
ナログ層T電圧は第3図の図中一点鎖線で示す様にデジ
タル層T電圧に比較して1110以下の様に微弱な電圧
としこのアナログAFT電圧のみでは正常なAFT動作
がおこなえない様な値とする。例えばデジタル選局電圧
で1MHzIVの周波数変化がおこなえるものとすると
この補正用アナログ層T電圧では50KHz1■程度の
周波数変化しか起らない様な値に設定をする。したがつ
て、補正用アナログAFT電圧をこの不感帯できかせる
ことによつて不感帯での応答を速くし制御ループでの発
振現象を防止することができる。第4図は本発明に係る
電子選局装置の具体的な回路構成図であり、以下この具
体例について説明する。
飛来したテレビジョン電波はアンテナ31によつて補足
され電子選局チューナ32に供給される。
され電子選局チューナ32に供給される。
この電子選局チューナ32において選択されたアナログ
選局電圧によつて希望のチャンネルを受信する。受信さ
れた高周波信号はこのチューナ32によつて中間周波信
号に変換され映像中間周波増幅回路33に供給されて増
幅される。この増幅された映像中間周波信号は映像検波
回路34に供給され映像信号を再生する。一方この増幅
された映像中間周波信号はAFT検波回路35にも供給
され前述の様にアナログAFT電圧を発生させる。この
アナログAFT電圧は直流増幅回路36で増幅された後
位相が反転する2つのAFT電圧.が夫々抵抗37,3
8及びコンデンサ39,40の直列回路に供給され、こ
の夫々のコンデンサ39,40の一端は接地される。こ
のコンデンサ39,40と抵抗37,38の夫々の接続
点間には層Tバランス調整用ポテンショメータ41が介
こ在されこのポテンショメータ41の摺動子は直接接地
されている。従つてこのポテンショメータ41を調整す
ることによつて出力電圧、換言すれば抵抗37と41及
び38と41との分圧比が変化され出力電圧の相対的な
大きさを変えることがでzきるものである。この抵抗3
7と41及び38と41との接続点から取り出された電
圧は夫々抵抗42,43を介してA/D変換器11を構
成する2個のNPN形構成からなるAFTスイッチ用ト
ランジスタ45,46のベースに供給される。このトラ
ンジスタ45,46の夫々のベース・エミッタ間にはこ
のダイオード接合に対して逆方向にダイオード47,4
8が接続されており、ダイオード48とトランジスタ4
6のベースとの接続点は抵抗49を介して接地されてお
り、又前記ポテンショメータ41には並列にコンデンサ
50が接続されている。一方前記トランジスタ45,4
6の夫々のコレクタには電源端子51,52から抵抗7
53,54及び55を介して+B1電圧が印加されてい
る。尚抵抗54は省略することも可能である。従つてト
ランジスタ45はベースに供給されるアナログAFT電
圧の正の期間に導通し電源端子51から抵抗53,54
及びトランジスタ45・のコレクターエミッタ通路を経
て電流が流れ、この電流は更にダイオード48及び抵抗
49を通つて接地点に流れる。従つて抵抗53,54の
接続点にはパルス状の電圧が発生しデジタル信号が得ら
れ、このデジタル信号はAFTコントロール回路56に
供給される。同様にトランジスタ46はベースに供給さ
れるアナログAFT電圧の正の期間に導通し電源端子5
2から抵抗55及びトランジスタ46のコレクターエミ
ッタ通路を経て電流が流れ、この電流は更にダイオード
47及び抵抗57を通つて接地点に流れる。従つてトラ
ンジスタ46のコレクタと抵抗55の接続点にパルス状
の電圧が発生しデジタル信号が得られこのデジタル信号
はAFTコントロール回路56に供給される。尚このト
ランジスタ45,46は共にアナログAFT電圧の正の
期間に導通するが夫々のトランジスタ45,46のベー
スに供給されるアナログAFT電圧の位相が反転してい
るために交互にスイッチングすることとなる。そしてこ
の各トランジスタ45,46の夫々の出力端間には互い
にカソードを接続したスイッチングダイオード58,5
9のアノード側が接続され、このダイオード58,59
のカソードはAFT遮断用スイッチ60を介して接地さ
れている。このMT遮断用スイッチ60の開放時はダイ
オード58,59が導通しないので各トランジスタ45
,46の出力はM]コントロール回路56に供給される
が.AF′T遮断用スイッチ60を閉じた時には各ダイ
オード58,59が導通し各ダイオード45,46の出
力はAFTコントロール回路56に供給されない。つま
りAFT動作をおこなわせたくない時にAFTを遮断さ
せる役目をもつている。前記AF′Tコントロール回路
56に供給された各トランジスタ45,46の出力はこ
のAFTコントロール回路56のノア回路等でデジタル
的に処理されたAFTコントロール電圧はデータレジス
タ61に供給される。一方希望のチャンネルを選択する
キーボード回路62が設けられ、このキーボード回路6
2によつて選択された信号は選局回路63に送られる。
この選局回路63ではキーボード回路62によつて選択
されたチャンネルに応じたチャンネル指定用デジタル信
号を発生し、このチャンネル指定用デジタル信号がメモ
リコントロール回路64に供給される。このメモリコン
トロール回路64には又UHFチャンネル、■正の高低
チャンネル等のバンド選択や記憶動作及び受像動作等の
各種モードを選択するモード選択回路65からの指令に
基づいてこの指令に基づく各種モードのデジタル信号を
発生するモードコントロール回路66からのモード指定
デジタル信号が供給されている。これらモード指定デジ
タル信号やチャンネル指定用デジタル信号はメモリコン
トロール回路64で制御されメモリ回路67に書き込み
又はすでに書き込まれている情報を読み出す様にメモリ
回路67を制御する。このメモリコントロール回路64
からの信号は前記データレジスタ回路61にも供給され
、選局動作時にはメモリ回路67から読み出したデジタ
ル選局用粗調電圧を供給する。データレジスタ回路61
の出力はコンパレート68に供給されるが、このコンパ
レータ68には発振器69からの発振信号を分周器70
で分周したクロックが供給されている。このコンパレー
タ68でデジタル選局用粗調電圧に応じたデジタル信号
が取り出され抵抗71及び抵抗72とコンデンサ73の
並列回路との直列回路を介して加減算回路11を構成す
るパルス増幅用トランジスタ75のベースに供給される
。同様にコンパレータ68でAFT電圧に応じたデジタ
ル信号が取り出され抵抗76及び抵抗77とコンデンサ
78の並列回路との直列回路を介して加減算回路74を
構成するパルス増幅用トランジスタ79のベースに供給
されこのベースは抵抗80を介して接地されている。こ
のトランジスタ79と前記トランジスタ75のエミッタ
は共に接地されておりトランジスタ75のコレクタには
電源端子81から抵抗82を介して電源電圧が印加され
、更に抵抗83を介してトランジスタ79のコレクタに
も供給されている。従つてこの両トランジスタ75,7
9の動作によつてデジタル選局用粗調電圧とデジタルA
FT電圧とが加算又は減算され所定のデジタル選局電圧
を得る。このデジタル選局電圧は抵抗84を介して電圧
増幅用トランジスタ85に供給される。このトランジス
タ85はPNP形構成のものでありベースはコンデンサ
86を介して接地されコレクタも同様に接地されている
。エミッタには前記電源端子81から抵抗87を介して
電源電圧が供給されており、ベースに供給されたデジタ
ル選局電圧は増幅されてエミッタから取り出される。こ
の取り出された出力は抵抗88を介してNPN形構成の
電圧増幅用トランジスタ89のベースに供給される。こ
のトランジスタ89のベースはコンデンサ90を介して
接地されておりコレクタは前記電源端子81と接続され
、エミッタは抵抗91を介して接地されていてエミッタ
フォロア形に構成されている。このトランジスタ89に
よつて増幅されたデジタル選局電圧はエミッタから取り
出されD/A変換器uスを構成する抵抗93、コイル9
4及びコンデンサ95からなる積分回路に供給されてア
ナログ電圧に変換される。このアナログ電圧は選局用の
アナログ信号として前述の電子選局チューナ32に供給
され所定のチャンネルを選局するものである。そしてD
/A変換器主1の出力端と前記A/D変換器(1の入カ
ー端、すなわちコンデンサ95の一端と抵抗37と42
の接続点間に比較的高い抵抗値、例えば1.5MΩ、2
.2MΩ、3.3MΩ程度の抵抗や半導体コンデンサ及
び抵抗の組合せ又はこれらの回路とマッチング用のバッ
ファ増幅器との組合せからなる.補正用アナログAFT
電圧重畳回路(アナログ信号重畳回路)96を接続する
。この補正用アナログ層]胃圧重畳回路96は補正用ア
ナログAFT電圧をアナログ選局電圧に重畳するための
ものでこの補正用アナログAFT電圧がアナログ選局電
l圧に対して影響を与えない程度まで減衰させて重畳さ
せる様に調整されている。この値は回路構成及び動作条
件によつて多少変わると思われるが本発明者が考察する
に112咽度であれば選局電圧に対する影響が極めて小
さいことが判つた。実際に発明者が補正用アナログ層T
電圧重畳回路96として抵抗を使用した場合の局部発振
周波数の変化を測定した所次の様な結果が得られた。こ
の第1表からも判る様に補正用アナログ層]電圧を重畳
しても局部発振周波数の変化は極めて小さく選局動作に
は影響を与えないことが判る。
選局電圧によつて希望のチャンネルを受信する。受信さ
れた高周波信号はこのチューナ32によつて中間周波信
号に変換され映像中間周波増幅回路33に供給されて増
幅される。この増幅された映像中間周波信号は映像検波
回路34に供給され映像信号を再生する。一方この増幅
された映像中間周波信号はAFT検波回路35にも供給
され前述の様にアナログAFT電圧を発生させる。この
アナログAFT電圧は直流増幅回路36で増幅された後
位相が反転する2つのAFT電圧.が夫々抵抗37,3
8及びコンデンサ39,40の直列回路に供給され、こ
の夫々のコンデンサ39,40の一端は接地される。こ
のコンデンサ39,40と抵抗37,38の夫々の接続
点間には層Tバランス調整用ポテンショメータ41が介
こ在されこのポテンショメータ41の摺動子は直接接地
されている。従つてこのポテンショメータ41を調整す
ることによつて出力電圧、換言すれば抵抗37と41及
び38と41との分圧比が変化され出力電圧の相対的な
大きさを変えることがでzきるものである。この抵抗3
7と41及び38と41との接続点から取り出された電
圧は夫々抵抗42,43を介してA/D変換器11を構
成する2個のNPN形構成からなるAFTスイッチ用ト
ランジスタ45,46のベースに供給される。このトラ
ンジスタ45,46の夫々のベース・エミッタ間にはこ
のダイオード接合に対して逆方向にダイオード47,4
8が接続されており、ダイオード48とトランジスタ4
6のベースとの接続点は抵抗49を介して接地されてお
り、又前記ポテンショメータ41には並列にコンデンサ
50が接続されている。一方前記トランジスタ45,4
6の夫々のコレクタには電源端子51,52から抵抗7
53,54及び55を介して+B1電圧が印加されてい
る。尚抵抗54は省略することも可能である。従つてト
ランジスタ45はベースに供給されるアナログAFT電
圧の正の期間に導通し電源端子51から抵抗53,54
及びトランジスタ45・のコレクターエミッタ通路を経
て電流が流れ、この電流は更にダイオード48及び抵抗
49を通つて接地点に流れる。従つて抵抗53,54の
接続点にはパルス状の電圧が発生しデジタル信号が得ら
れ、このデジタル信号はAFTコントロール回路56に
供給される。同様にトランジスタ46はベースに供給さ
れるアナログAFT電圧の正の期間に導通し電源端子5
2から抵抗55及びトランジスタ46のコレクターエミ
ッタ通路を経て電流が流れ、この電流は更にダイオード
47及び抵抗57を通つて接地点に流れる。従つてトラ
ンジスタ46のコレクタと抵抗55の接続点にパルス状
の電圧が発生しデジタル信号が得られこのデジタル信号
はAFTコントロール回路56に供給される。尚このト
ランジスタ45,46は共にアナログAFT電圧の正の
期間に導通するが夫々のトランジスタ45,46のベー
スに供給されるアナログAFT電圧の位相が反転してい
るために交互にスイッチングすることとなる。そしてこ
の各トランジスタ45,46の夫々の出力端間には互い
にカソードを接続したスイッチングダイオード58,5
9のアノード側が接続され、このダイオード58,59
のカソードはAFT遮断用スイッチ60を介して接地さ
れている。このMT遮断用スイッチ60の開放時はダイ
オード58,59が導通しないので各トランジスタ45
,46の出力はM]コントロール回路56に供給される
が.AF′T遮断用スイッチ60を閉じた時には各ダイ
オード58,59が導通し各ダイオード45,46の出
力はAFTコントロール回路56に供給されない。つま
りAFT動作をおこなわせたくない時にAFTを遮断さ
せる役目をもつている。前記AF′Tコントロール回路
56に供給された各トランジスタ45,46の出力はこ
のAFTコントロール回路56のノア回路等でデジタル
的に処理されたAFTコントロール電圧はデータレジス
タ61に供給される。一方希望のチャンネルを選択する
キーボード回路62が設けられ、このキーボード回路6
2によつて選択された信号は選局回路63に送られる。
この選局回路63ではキーボード回路62によつて選択
されたチャンネルに応じたチャンネル指定用デジタル信
号を発生し、このチャンネル指定用デジタル信号がメモ
リコントロール回路64に供給される。このメモリコン
トロール回路64には又UHFチャンネル、■正の高低
チャンネル等のバンド選択や記憶動作及び受像動作等の
各種モードを選択するモード選択回路65からの指令に
基づいてこの指令に基づく各種モードのデジタル信号を
発生するモードコントロール回路66からのモード指定
デジタル信号が供給されている。これらモード指定デジ
タル信号やチャンネル指定用デジタル信号はメモリコン
トロール回路64で制御されメモリ回路67に書き込み
又はすでに書き込まれている情報を読み出す様にメモリ
回路67を制御する。このメモリコントロール回路64
からの信号は前記データレジスタ回路61にも供給され
、選局動作時にはメモリ回路67から読み出したデジタ
ル選局用粗調電圧を供給する。データレジスタ回路61
の出力はコンパレート68に供給されるが、このコンパ
レータ68には発振器69からの発振信号を分周器70
で分周したクロックが供給されている。このコンパレー
タ68でデジタル選局用粗調電圧に応じたデジタル信号
が取り出され抵抗71及び抵抗72とコンデンサ73の
並列回路との直列回路を介して加減算回路11を構成す
るパルス増幅用トランジスタ75のベースに供給される
。同様にコンパレータ68でAFT電圧に応じたデジタ
ル信号が取り出され抵抗76及び抵抗77とコンデンサ
78の並列回路との直列回路を介して加減算回路74を
構成するパルス増幅用トランジスタ79のベースに供給
されこのベースは抵抗80を介して接地されている。こ
のトランジスタ79と前記トランジスタ75のエミッタ
は共に接地されておりトランジスタ75のコレクタには
電源端子81から抵抗82を介して電源電圧が印加され
、更に抵抗83を介してトランジスタ79のコレクタに
も供給されている。従つてこの両トランジスタ75,7
9の動作によつてデジタル選局用粗調電圧とデジタルA
FT電圧とが加算又は減算され所定のデジタル選局電圧
を得る。このデジタル選局電圧は抵抗84を介して電圧
増幅用トランジスタ85に供給される。このトランジス
タ85はPNP形構成のものでありベースはコンデンサ
86を介して接地されコレクタも同様に接地されている
。エミッタには前記電源端子81から抵抗87を介して
電源電圧が供給されており、ベースに供給されたデジタ
ル選局電圧は増幅されてエミッタから取り出される。こ
の取り出された出力は抵抗88を介してNPN形構成の
電圧増幅用トランジスタ89のベースに供給される。こ
のトランジスタ89のベースはコンデンサ90を介して
接地されておりコレクタは前記電源端子81と接続され
、エミッタは抵抗91を介して接地されていてエミッタ
フォロア形に構成されている。このトランジスタ89に
よつて増幅されたデジタル選局電圧はエミッタから取り
出されD/A変換器uスを構成する抵抗93、コイル9
4及びコンデンサ95からなる積分回路に供給されてア
ナログ電圧に変換される。このアナログ電圧は選局用の
アナログ信号として前述の電子選局チューナ32に供給
され所定のチャンネルを選局するものである。そしてD
/A変換器主1の出力端と前記A/D変換器(1の入カ
ー端、すなわちコンデンサ95の一端と抵抗37と42
の接続点間に比較的高い抵抗値、例えば1.5MΩ、2
.2MΩ、3.3MΩ程度の抵抗や半導体コンデンサ及
び抵抗の組合せ又はこれらの回路とマッチング用のバッ
ファ増幅器との組合せからなる.補正用アナログAFT
電圧重畳回路(アナログ信号重畳回路)96を接続する
。この補正用アナログ層]胃圧重畳回路96は補正用ア
ナログAFT電圧をアナログ選局電圧に重畳するための
ものでこの補正用アナログAFT電圧がアナログ選局電
l圧に対して影響を与えない程度まで減衰させて重畳さ
せる様に調整されている。この値は回路構成及び動作条
件によつて多少変わると思われるが本発明者が考察する
に112咽度であれば選局電圧に対する影響が極めて小
さいことが判つた。実際に発明者が補正用アナログ層T
電圧重畳回路96として抵抗を使用した場合の局部発振
周波数の変化を測定した所次の様な結果が得られた。こ
の第1表からも判る様に補正用アナログ層]電圧を重畳
しても局部発振周波数の変化は極めて小さく選局動作に
は影響を与えないことが判る。
又感度、引込み応答、引込み範囲等を測定したところ次
の様な結果が得られている。
の様な結果が得られている。
この第2表からも判る様に感度、引き込み応答及び引き
込み範囲のいずれにおいても補正用アナログAFT電圧
を重畳しても通常の選局動作には悪影響を与えていない
。
込み範囲のいずれにおいても補正用アナログAFT電圧
を重畳しても通常の選局動作には悪影響を与えていない
。
これはデジタル選局電圧によつてまず選局動作がおこな
われ、この際補正用アナログAFT電圧が重畳されてい
ても主としてデジタル選局電圧によつて選局動作がおこ
なわれており、デジタル選局電圧の動作がおこなわれな
い不感帯において補正用アナログM]電圧が主として働
き、しかもこの不感帯中における感度が一番大きな所で
補正用アナログAFT電圧が働くので発振状態も生じて
いないためと推察される。換言すれば全体の選局はデジ
タル選局電圧によつておこなつており、この時の不感帯
の前後に移動する変動は逆に補正用アナログ層T電圧に
よつて不感帯の中の安定点に引き込まれるものと考えら
れる。従つてデジタル選局電圧のみによつて選局動作を
おこなつていた場合の様に発振現象が発生することもな
く充分に発振現象が防止される。この補正用アナログ層
]電圧が不感帯以外でもきいているがその影響は前記し
た様に現われていない。本発明者が実際に確認したとこ
ろによればデジタル選局電圧のみで選局動作をおこなわ
せて発振状態が生じているものに対して補正用アナログ
層T電圧を重畳したところこの発振現象が生じなくなつ
たことが認められた。
われ、この際補正用アナログAFT電圧が重畳されてい
ても主としてデジタル選局電圧によつて選局動作がおこ
なわれており、デジタル選局電圧の動作がおこなわれな
い不感帯において補正用アナログM]電圧が主として働
き、しかもこの不感帯中における感度が一番大きな所で
補正用アナログAFT電圧が働くので発振状態も生じて
いないためと推察される。換言すれば全体の選局はデジ
タル選局電圧によつておこなつており、この時の不感帯
の前後に移動する変動は逆に補正用アナログ層T電圧に
よつて不感帯の中の安定点に引き込まれるものと考えら
れる。従つてデジタル選局電圧のみによつて選局動作を
おこなつていた場合の様に発振現象が発生することもな
く充分に発振現象が防止される。この補正用アナログ層
]電圧が不感帯以外でもきいているがその影響は前記し
た様に現われていない。本発明者が実際に確認したとこ
ろによればデジタル選局電圧のみで選局動作をおこなわ
せて発振状態が生じているものに対して補正用アナログ
層T電圧を重畳したところこの発振現象が生じなくなつ
たことが認められた。
以上述べてきた様に本発明によれば選局及び層T動作を
デジタル的に処理する電子選局装置において、デジタル
AFT電圧が重畳されたデジタル選局電圧をD/A変換
した後のアナログ選局電圧にデジタルAFT電圧にA/
D変換する以前の補正用アナログAFT電圧を所定の比
率以下で重畳することによつてデジタル選局において発
生する制御ループの発振現傘を防止することができるも
のてあり良好な選局動作をおこなわせることができる。
デジタル的に処理する電子選局装置において、デジタル
AFT電圧が重畳されたデジタル選局電圧をD/A変換
した後のアナログ選局電圧にデジタルAFT電圧にA/
D変換する以前の補正用アナログAFT電圧を所定の比
率以下で重畳することによつてデジタル選局において発
生する制御ループの発振現傘を防止することができるも
のてあり良好な選局動作をおこなわせることができる。
又この補正用アナログAFT電圧を重畳する回路も例え
ば簡単な回路を単に追加するだけで構成することも可能
である等の実際の使用、設計において極めて有益な電子
選局装置を提供することができる。尚本発明は上記説明
した実施例のみに限定されることなく種々の変形応用が
可能であり、例えば使用するトランジスタの構成を電源
、信号特性を考慮することによつて変更が可能であり、
又全体の回路構成も一例を示したに過ぎず、これに限定
されるものではないこと明らかである。
ば簡単な回路を単に追加するだけで構成することも可能
である等の実際の使用、設計において極めて有益な電子
選局装置を提供することができる。尚本発明は上記説明
した実施例のみに限定されることなく種々の変形応用が
可能であり、例えば使用するトランジスタの構成を電源
、信号特性を考慮することによつて変更が可能であり、
又全体の回路構成も一例を示したに過ぎず、これに限定
されるものではないこと明らかである。
更にテレビジョン受像機に適用した場合につい発明の詳
細な説明をしているが電子選局チューナを使用したラジ
オ受信機やFM受信機等の電子選局装置一般にも適用で
きることは言うまでもない。
細な説明をしているが電子選局チューナを使用したラジ
オ受信機やFM受信機等の電子選局装置一般にも適用で
きることは言うまでもない。
第1図は本発明に係る電子選局装置の原理的回路を示す
概略的回路構成図、第2図は本発明に係る電子選局装置
を示す概略的回路構成図、第3図は第2図に示す電子選
局装置の動作を説明するのに使用する簡略化して示す動
作説明図、第4図は本発明に係る電子選局装置の具体的
な回路を示す回路構成図である。 1・・・・・・被制御装置、2,13,11・・・・・
A/D変換器、3・・・・・・デジタル処理装置、4,
18,Uス・・・・・・D/A変換器、5,19・・・
・アナログ信号重畳回路、11,32・・・・・・電子
選局チューナ、12・・・・・・AFT検出回路、14
・・・・・・デジタルAF′T信号発生回路、17,J
(・・・・・・加減算回路、33・・・・中間周波増幅
回路、35・・・・・層T検波回路、96・・・・・・
補正用アナログ層T電圧重畳回路。
概略的回路構成図、第2図は本発明に係る電子選局装置
を示す概略的回路構成図、第3図は第2図に示す電子選
局装置の動作を説明するのに使用する簡略化して示す動
作説明図、第4図は本発明に係る電子選局装置の具体的
な回路を示す回路構成図である。 1・・・・・・被制御装置、2,13,11・・・・・
A/D変換器、3・・・・・・デジタル処理装置、4,
18,Uス・・・・・・D/A変換器、5,19・・・
・アナログ信号重畳回路、11,32・・・・・・電子
選局チューナ、12・・・・・・AFT検出回路、14
・・・・・・デジタルAF′T信号発生回路、17,J
(・・・・・・加減算回路、33・・・・中間周波増幅
回路、35・・・・・層T検波回路、96・・・・・・
補正用アナログ層T電圧重畳回路。
Claims (1)
- 【特許請求の範囲】 1 高周波信号を中間周波信号に変換する電子選局チュ
ーナと、このチューナからの中間周波信号を増幅する中
間周波増幅回路と、この増幅回路によつて増幅された中
間周波信号からアナログ自動周波数同調電圧を検出する
検出回路と、この検出回路出力をデジタル信号に変換す
る手段と、前記電子選局チューナを選局するためのデジ
タル信号を発生する手段と、この手段によつて発生され
たデジタル信号と前記デジタル信号とを合成する手段と
、この手段によつて得られたデジタル選局信号をアナロ
グ信号に変換する手段と、このアナログ信号を前記チュ
ーナに供給する手段と、前記検出回路出力を前記アナロ
グ信号に重畳する手段とからなることを特徴とする電子
選局装置。 2 前記チューナに供給するアナログ信号に重畳される
検出回路出力を前記アナログ信号に対して小さく設定し
たことを特徴とする特許請求の範囲第1項記載の電子選
局装置。 3 前記重畳する手段として抵抗を使用したことを特徴
とする特許請求の範囲第1項記載の電子選局装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53046682A JPS6057768B2 (ja) | 1978-04-21 | 1978-04-21 | 電子選局装置 |
US06/030,525 US4249259A (en) | 1978-04-21 | 1979-04-16 | Digital channel selection apparatus |
GB7913472A GB2019682B (en) | 1978-04-21 | 1979-04-18 | Digital channel selection apparatus |
DE2916077A DE2916077C2 (de) | 1978-04-21 | 1979-04-20 | Digitale Kanalwählvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53046682A JPS6057768B2 (ja) | 1978-04-21 | 1978-04-21 | 電子選局装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54139424A JPS54139424A (en) | 1979-10-29 |
JPS6057768B2 true JPS6057768B2 (ja) | 1985-12-17 |
Family
ID=12754141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53046682A Expired JPS6057768B2 (ja) | 1978-04-21 | 1978-04-21 | 電子選局装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4249259A (ja) |
JP (1) | JPS6057768B2 (ja) |
DE (1) | DE2916077C2 (ja) |
GB (1) | GB2019682B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2685744B2 (ja) * | 1986-08-20 | 1997-12-03 | 三菱電機株式会社 | テレビジヨン信号選局装置 |
US5193005A (en) * | 1989-05-01 | 1993-03-09 | Kabushiki Kaisha Toshiba | Channel selecting apparatus having a channel skip function |
US6046781A (en) * | 1997-01-07 | 2000-04-04 | Samsung Electronics Co., Ltd. | Automatic fine tuning of TV receiver for receiving both digital and analog TV signals |
KR100513319B1 (ko) * | 2003-08-26 | 2005-09-07 | 삼성전기주식회사 | 디지탈 자동 미세 조정 방법 및 장치 |
JP3942608B2 (ja) * | 2004-07-07 | 2007-07-11 | Necエレクトロニクス株式会社 | 衛星放送用コンバータのスイッチ回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1518712A (en) * | 1975-08-28 | 1978-07-26 | Sony Corp | Channel selecting apparatus |
IT1064110B (it) * | 1976-03-09 | 1985-02-18 | Voxson Spa | Sistema di sintonia elettronica con memorizzazione digitale delle stazioni radio emittenti |
US4123716A (en) * | 1976-08-12 | 1978-10-31 | The Magnavox Company | Automatic frequency control for digital tuning systems |
US4100578A (en) * | 1977-05-03 | 1978-07-11 | Admiral Corporation | AFT summing circuit for varactor-type tuning systems |
-
1978
- 1978-04-21 JP JP53046682A patent/JPS6057768B2/ja not_active Expired
-
1979
- 1979-04-16 US US06/030,525 patent/US4249259A/en not_active Expired - Lifetime
- 1979-04-18 GB GB7913472A patent/GB2019682B/en not_active Expired
- 1979-04-20 DE DE2916077A patent/DE2916077C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB2019682A (en) | 1979-10-31 |
GB2019682B (en) | 1982-06-03 |
US4249259A (en) | 1981-02-03 |
DE2916077A1 (de) | 1979-10-25 |
DE2916077C2 (de) | 1984-07-12 |
JPS54139424A (en) | 1979-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5450621A (en) | Radio receiver with digital control loop for coarse frequency acquisition and analog control loop for frequency lock-in | |
US4053932A (en) | Ghost signal eliminating system | |
US4182994A (en) | Phase locked loop tuning system including stabilized time interval control circuit | |
US4053933A (en) | Adaptive phase locked loop filter for television tuning | |
JP2004153434A (ja) | 受信機、デジタル−アナログ変換器および同調回路 | |
JPS588771B2 (ja) | プリセツトチユ−ナ | |
US7236756B2 (en) | Tuning signal generator and method thereof | |
JPS6057768B2 (ja) | 電子選局装置 | |
JP2000323963A (ja) | 同調チューニング振動回路の同調チューニング電圧調整のための装置及び方法 | |
JP2001036349A (ja) | Pll検波回路 | |
JPH04207521A (ja) | 時定数調整回路 | |
US8364109B2 (en) | Receiver | |
JP2005514811A (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
US5654674A (en) | Oscillator control circuit with phase detection feedback | |
JP3326286B2 (ja) | Pll周波数シンセサイザ回路 | |
JPH1027210A (ja) | コンパンディング積分器 | |
JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
US20030003888A1 (en) | Arrangement for generating a decoder clock signal | |
JPH0349473Y2 (ja) | ||
JP2001044829A (ja) | 位相同期回路 | |
US5838184A (en) | Equivalent variable resistor circuits | |
JP2570864B2 (ja) | チャージポンプ回路 | |
JPS5918891B2 (ja) | 選局装置 | |
JPH08205047A (ja) | 自動周波数調整回路 |