JPS6055505A - Pcm sound recording and reproducing device - Google Patents

Abstract

PURPOSE:To attain the control of revolutions of a capstan motor despite the presence of a no-recorded area or a dropout area, by performing proper selection between the output of the 1st clock generating circuit having a varying frequency and the output of the 2nd clock generating circuit which delivers a signal of a fixed frequency. CONSTITUTION:A servo circuit 23 controls the revolution of a capstan motor 24 to obtain synchronization between the output signal of a frequency dividing circuit 22 and that of an FG25. It is impossible, however, to apply a servo action after detecting a synchronizing signal from a magnetic tape 1 in case a no-recorded area or a large dropout occurs on the tape 1. Therefore these no- recorded area and dropout area are detected by an error detecting circuit 10. Then a switching circuit 20 is actuated to switch the output of the 1st clock generating circuit 17 to the output of the 2nd clock generating circuit 18 to apply the switched output to a capstan servo circuit 26. Thus the revolution of the motor 24 is controlled.

Description

【発明の詳細な説明】 この発明はアナログ信号をディジタル信号に変換して記
録再生するＰＣＭ録音再生装置において、再生されるデ
ィジタル信号の伝送速度が一定となるように記録媒体の
移送速度を制御するいわゆるキャプスタンサーボに関す
るものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is a PCM recording/playback device that converts an analog signal into a digital signal and records/plays it back, and controls the transport speed of the recording medium so that the transmission speed of the digital signal to be played is constant. This relates to a so-called capstan servo.

Ｉ’ＣＭ録音再生装置は、アナログ信号をディジタル信
号に変換してテープ上に記録し、再生時にはテープ上の
ディジタル信号を再生し、それをアナログ信号に再変換
して元の音声信号を得るようにした録音再生装置であり
、その−実用例としてマルチトラックによる固定ヘッド
方式のＰＣＭ録音再生装置が公知である。The I'CM recording/playback device converts analog signals into digital signals and records them on a tape. During playback, it plays back the digital signals on the tape and converts them back to analog signals to obtain the original audio signal. As a practical example, a multi-track fixed head type PCM recording and reproducing apparatus is well known.

従来、固定ヘッド方式のＰＣＭ録音再生装置のキャプス
タンサーボとしては、家庭用ＶＴｌ’ｌ、にオケルコン
トロールトラックの様なサーボ用のトラックによυサー
ボをかける方法があるが、サーボ用トラックを別個に必
要とするので音声信号または映像信号用のトラックのト
ラック巾が制約を受ける。Conventionally, as a capstan servo for a fixed head type PCM recording/playback device, there is a method of applying υ servo to a servo track such as an Oker control track in a home VTl'l, but it is not possible to use a separate servo track. Therefore, the track width of the audio signal or video signal track is restricted.

また上記サーボ用トランクがドロップアウト等で失なわ
れた場合、たとえ該サーボ用トラック以外のトラックが
無事であっても、テープの走行は保障できなくなるおそ
れがある。Furthermore, if the servo trunk is lost due to dropout or the like, there is a risk that tape running cannot be guaranteed even if the tracks other than the servo track are intact.

また、第１図に示す様に、再生ディジタル信号の時間軸
補正処理、ディンターリーブ、デスクランブル、誤り検
出及び誤り訂正な行うための記憶回路７と、上記再生デ
ィジタル信号中の同期信号によって＋１ずつカウントさ
れ上記記憶回路７の書き込みアドレスを指定する書ぎ込
みアドレス回路８と、一定の周波数によって＋１ずつカ
ウントされ上記記憶回路７の読み出しアドレスを指定す
る読み出しアドレス回路９と、上記書き込み了ドレス回
路８の出力と上記読み出しアドレス回路９の出力の差を
演算する演算回路１２と、上記演算回路１２において得
られる値をアナログ値に変換しそれをキャプスタンサー
ボ回路２６・＼出力するサーボ用り／Ａ変換回路１３と
を備え、時間軸補正用アドレス回路の書き込み側（書き
込みアドレス回路８の出力）と読み出し側（読み出しア
ドレス回路９の出力）の差を演算回路１２において演算
し、それをサーボ用り／Ａ変換回路１６において％変換
したものを直接キャプスタンサーボ回路２６・＼与えキ
ャプスタンモータの回転を制御したものがある。しかし
、上記した様に書き込みアドレス回路８は再生ディジタ
ル信号中の同期信号によって＋１ずつカウントされ書き
込みアドレスを指定するので、記録媒体上に無録音部分
やドロップアウト部分があって上記同期信号が再生不可
能となると所望のキャプスタンモータの回転の制御も不
可能となって【、まう。In addition, as shown in FIG. 1, a storage circuit 7 for performing time axis correction processing, dinterleaving, descrambling, error detection, and error correction of the reproduced digital signal, and a synchronization signal in the reproduced digital signal provide +1 A write address circuit 8 counts by 1 at a constant frequency and specifies a write address of the memory circuit 7, a read address circuit 9 counts by +1 at a constant frequency and specifies a read address of the memory circuit 7, and the write completion address circuit an arithmetic circuit 12 that calculates the difference between the output of 8 and the output of the read address circuit 9, and a servo circuit that converts the value obtained in the arithmetic circuit 12 into an analog value and outputs it to a capstan servo circuit 26. A conversion circuit 13, the calculation circuit 12 calculates the difference between the write side (output of the write address circuit 8) and the read side (output of the read address circuit 9) of the time axis correction address circuit, and calculates the difference between the time axis correction address circuit and the servo correction address circuit. There is a system in which the rotation of the capstan motor is controlled by directly applying the percentage conversion in the A/A conversion circuit 16 to the capstan servo circuit 26. However, as mentioned above, the write address circuit 8 specifies the write address by counting by +1 according to the synchronization signal in the reproduced digital signal, so if there is an unrecorded part or a dropout part on the recording medium, the synchronization signal cannot be reproduced. If this becomes possible, it becomes impossible to control the desired rotation of the capstan motor.

この発明は上記した従来のものの欠点を除去するために
なされたもので、書き込みアドレスの値と読み出しアド
レスの値との差が大きくなると出力する周波数が高くな
る第１のクロック発生回路の出力と、一定の周波数の信
号が出力する第２のクロック発生回路の出力とを適宜選
択して上記キャプスタンサーボ回路２６ノ＼供給するよ
うにしたので、記録媒体上に無録音部分やドロップアウ
ト部分があっても、キャプスタンモータの回転の制御が
可能なＰＣＭ録音再生装置を提供することを目的として
いる。This invention was made to eliminate the drawbacks of the conventional ones described above, and includes an output of a first clock generation circuit that outputs a higher frequency as the difference between the write address value and the read address value increases; Since the output of the second clock generation circuit which outputs a signal of a constant frequency is appropriately selected and supplied to the capstan servo circuit 26, there are no unrecorded parts or dropout parts on the recording medium. However, it is an object of the present invention to provide a PCM recording/playback device that can control the rotation of a capstan motor.

以下、この発明の一実施例を第１図について説明する。An embodiment of the present invention will be described below with reference to FIG.

第１図において、１は磁気テープ、２は該磁気テープ１
に接触し磁気テープ１上に同期信号を含むディジタル信
号に変調されて記録された信号をトラック毎に再生する
複数の磁気ヘッド、６は該磁気ヘッドが再生した信号を
各トラック毎にＲ，Ｚ（Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ
　）信号に復調して出力する復調回路である。６は各ト
ラックに対応する様に設けられた同期パターン検出回路
４とブロック検出回路５によって構成される同期検出回
路である。尚、該同期パターン検出回路４は各トラック
毎に、復調された信号中よ）同期信号を検出するがドロ
ップアウト等によって同期信号が再生できなかった場合
においても、自走周波数にて信号を出力するドロップア
ウト補償対策が施されている。また−上記ブロック検出
回路５は上記同期パターン検出回路４が検出した各トラ
ック毎の同期信号の中で最も早く検出できたトラックの
同期信号を検出しそれを同期検出信号として出力する。In FIG. 1, 1 is a magnetic tape, 2 is the magnetic tape 1
A plurality of magnetic heads 6 touch the magnetic tape 1 and reproduce signals recorded on the magnetic tape 1 by being modulated into digital signals including a synchronizing signal, track by track; (Return to Zero
) is a demodulation circuit that demodulates and outputs the signal. Reference numeral 6 denotes a synchronization detection circuit composed of a synchronization pattern detection circuit 4 and a block detection circuit 5 provided corresponding to each track. The synchronization pattern detection circuit 4 detects a synchronization signal (in the demodulated signal) for each track, but even if the synchronization signal cannot be reproduced due to dropout etc., it outputs the signal at the free-running frequency. Dropout compensation measures are in place. Furthermore, the block detection circuit 5 detects the synchronization signal of the track that was detected earliest among the synchronization signals for each track detected by the synchronization pattern detection circuit 4, and outputs it as a synchronization detection signal.

７は記憶回路であシ、再生ディジタル信号の時間軸補正
処理。7 is a memory circuit, which performs time axis correction processing of the reproduced digital signal.

ディ、ンターリープ、デスクランブル、誤シ検出及び誤
シ訂正を行うためのものでおる。８は書き込みアドレス
回路であシ、上記同期検出回路６からの同期検出信号に
よって＋１ずつカウントされ、上記記憶回路７ノ＼の磁
気テープ１からの再生ディジタル信号の書込みアドレス
を指定する。９は読み出しアドレス回路であり、水晶振
動子等によって得られる一定の周波数信号によって＋１
ずつカウントされ、上記記憶回路７・＼の磁気テープ１
からの再生ディジタル信号の読み出しアドレスを指定す
る。１０は誤シ検出回路であり、上記再生ディジタル信
号の内容をパリティ検査し誤りが一定以上あるか否かを
調べ誤シが一定以上なら論理レベル゛１”を出力し、誤
シが一定以下なら論理レベル”０”を出力する。以上の
記憶回路７．書き込みアドレス回路８．読み出しアドレ
ス回路９及び誤シ検出回路１０により符号訂正回路１１
が構成される。１２は演算回路であり、上記符号訂正回
路１１から得られる上記書き込みアドレス回路８の値か
ら上記読み出しアドレス９の値を減算する。It is used to perform de-interleap, descramble, false alarm detection, and false alarm correction. 8 is a write address circuit which is counted by +1 in response to the synchronization detection signal from the synchronization detection circuit 6, and designates the write address of the reproduced digital signal from the magnetic tape 1 in the storage circuit 7\. 9 is a read address circuit, which receives +1 by a constant frequency signal obtained from a crystal oscillator, etc.
The magnetic tape 1 of the memory circuit 7.
Specify the read address of the reproduced digital signal from. Reference numeral 10 denotes an error detecting circuit which performs a parity check on the contents of the reproduced digital signal to determine whether there are more than a certain number of errors, and outputs a logic level "1" if the number of errors is more than a certain level, and if the number of errors is less than a certain level, it outputs a logic level "1". The code correction circuit 11 is output by the above memory circuit 7, write address circuit 8, read address circuit 9 and error detection circuit 10.
is configured. 12 is an arithmetic circuit which subtracts the value of the read address 9 from the value of the write address circuit 8 obtained from the code correction circuit 11;

１３はサーボ用い変換回路であり、上記演算回路１２に
よって得られるディジタル値をアナログ値に変換する。Reference numeral 13 denotes a servo conversion circuit, which converts the digital value obtained by the arithmetic circuit 12 into an analog value.

１４は位相補正回路であり、上記サーボ用拮４．変換回
路１６によって得られるアナログ値の位相とゲインな゛
調整しキャプスタンサーボ系を安定して動作させる。１
５は振巾制限回路であり、上記位相補正回路１４によっ
て位相とゲインが調整されたアナログ値の上限と下限を
制限することによって、後述するキャプスタンモータ２
６の回転数の上限と下限を制限し、上記復調回路６及び
同期検出回路６の動作を安定させる。１６は上記振巾制
限回路１５によって発振周波数が決定されるＶＣＯ（電
圧制御発振回路）であり、上記振巾制限回路１５によっ
て得られるアナログ値が大ぎくなれば該発振周波数は高
くなる特性を有する。以上の演算回路１２．サーボ用窃
４．変換回路１６、位相補正回路１４．振巾制限回路１
５及びＶＣＯ１６により第１のクロック発生回路１７が
構成される。尚、上記アドレス値の差がない場合、該第
１のクロック発生回路１７の出力周波数は後述する周波
数発電機２５（以下ＰＧと呼ぶ）の周波数の略々４倍と
する。１８は第２のクロック発生回路であり、後述する
ｆｉ’Ｑ（周波数発電機）２５の周波数の４倍の一定し
た周波数の信号を出力する。１９は動作制御回路であシ
、このＰＣＭ録音再生装置が録音状態か否かを検出し録
音状態なら論理レベル”１”を出力し、そうでないとき
には、論理レベル″０”を出力する。２ｏは上記第１の
クロック発生回路１７の出力信号と上記第２のクロック
発生回路１８の出方信号のいずれが一方を選択する切換
回路であシ、上記誤シ検出回路１ｏと動作制御回路１９
の出力がＯＲ，回路２１に入力することによシ、誤シの
量が一定以上か、または録音状態であれば、上記第２の
クロック発生回路１８の出力信号を選択し、誤シの量が
一定以下でかつ録音状態でないのならば、上記第１のク
ロック発生回路１７の出力信号を選択する。２２は分周
回路であシ、上記切換回路２０によって得られる選択信
号′７に後述するＩｉ”Ｇ２５の周波数と等しくなるよ
うに１ノ４分周し、これをサーボ用基準信号とは上記切
換回路２０が作動して入力信号が切換った際に、上記第
１のクロック発生回路１７の出力信号と第２のクロック
発生回路１８の出力信号の位相のずれによって発生する
出力の位相変化を低減させている。２６はサーボ回路、
２４は上記磁気テープ１を駆動させるためのキャプスタ
ンモータ、２５は上記キャプスタンモータの回転周波数
を検出するＦＧであシ、上記サーボ回路２６は上記分周
回路２２の出力信号（サーボ用基準信号）と上記ＦＧ２
５の出力信号が同期するように上記キャプスタンモータ
２４の回転を制御する。以上の分周回路２２．サーボ回
路２３．キャプスタンモータ２４及びＦｅ１２によシキ
ャブズタンサーボ回路２６が構成される。14 is a phase correction circuit, which serves as the servo controller 4. The phase and gain of the analog value obtained by the conversion circuit 16 are adjusted to stably operate the capstan servo system. 1
Reference numeral 5 denotes an amplitude limiting circuit, which limits the upper and lower limits of the analog value whose phase and gain have been adjusted by the phase correction circuit 14, thereby controlling the capstan motor 2, which will be described later.
The upper and lower limits of the rotation speed of the demodulation circuit 6 and the synchronization detection circuit 6 are stabilized. Reference numeral 16 denotes a VCO (voltage controlled oscillator circuit) whose oscillation frequency is determined by the amplitude limiting circuit 15, and has a characteristic that the oscillation frequency increases as the analog value obtained by the amplitude limiting circuit 15 becomes too large. . The above arithmetic circuit 12. Servo use 4. Conversion circuit 16, phase correction circuit 14. Width limit circuit 1
5 and VCO 16 constitute a first clock generation circuit 17. Note that if there is no difference in the address values, the output frequency of the first clock generation circuit 17 is approximately four times the frequency of a frequency generator 25 (hereinafter referred to as PG), which will be described later. 18 is a second clock generation circuit, which outputs a signal with a constant frequency four times the frequency of a fi'Q (frequency generator) 25, which will be described later. Reference numeral 19 denotes an operation control circuit which detects whether or not this PCM recording and reproducing apparatus is in a recording state, and outputs a logic level "1" if it is in a recording state, and otherwise outputs a logic level "0". 2o is a switching circuit for selecting one of the output signal of the first clock generation circuit 17 and the output signal of the second clock generation circuit 18; the error detection circuit 1o and the operation control circuit 19;
By inputting the output to the circuit 21, the output signal of the second clock generation circuit 18 is selected and the amount of error is determined by inputting the output signal to the circuit 21. If it is below a certain level and there is no recording state, the output signal of the first clock generation circuit 17 is selected. Reference numeral 22 is a frequency dividing circuit, which divides the selection signal '7 obtained by the switching circuit 20 by 1 to 4 so that it becomes equal to the frequency of Ii''G25, which will be described later. When the circuit 20 operates and the input signal is switched, the output phase change that occurs due to the phase shift between the output signal of the first clock generation circuit 17 and the output signal of the second clock generation circuit 18 is reduced. 26 is the servo circuit,
24 is a capstan motor for driving the magnetic tape 1, 25 is an FG for detecting the rotational frequency of the capstan motor, and the servo circuit 26 is an output signal of the frequency dividing circuit 22 (servo reference signal ) and the above FG2
The rotation of the capstan motor 24 is controlled so that the output signals of No. 5 are synchronized. The above frequency dividing circuit 22. Servo circuit 23. A capstan servo circuit 26 is configured by the capstan motor 24 and Fe12.

次に動作について説明する。走行中の上記磁気テープ１
上に複数のトラック毎に変調されて記録されている信号
を上記複数の磁気ヘッド２によって各トラック毎に再生
し、その信号を上記復調回路６においてＲ，Ｚ　（Ｒ，
ｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）信号に復調する。さらに
この復調された信号は上記同期検出回路６において、同
期信号が検出されて、これによシ磁気テープ１の走行速
度に対応した信号（同期検出信号）が得られる。この同
期検出信号は上記書き込みアドレス回路８に供給され、
該書き込みアドレス回路８の書き込みアドレスの値を増
加させる。また、上記読み出しアドレス回路９の読み出
しアドレスの値は一定の周波数で増加するので、該沓ぎ
込みアドレスと読み出しアドレスの値を比較することに
よって、磁気テープ１の走行速度が速すぎるか遅すぎる
かを判断可能となる。即ち、上記書き込み了ドレスの値
から読み出しアドレスの値を減算した結果が大きくなれ
ばテープ走行が速すぎるということとなり、その逆であ
れば遅すぎるということとなる。したがって上記した様
な減算を上記演算回路１２において行い、該減算によっ
て得られるディジタル値を上記サーボ用り／Ａ変換回路
１３においてＤ／Ａ変換し、さらに上記Ｄ／Ａ変換によ
って得られるアナログ値の位相とゲイン上記位相補正回
路１４において調整する。次に、上記振巾制限回路１５
においてこの位相とゲインが調整されたアナログ値の上
限と下限を制限して、これを上記ｖＣＯ１６に加え、該
ＶＣＯ１６の出力（１１） を第１のクロックとする。この第１のクロックを上記分
周回路２２に加えると、ここで１／４に分周されて上記
サーボ回路２６に供給され、上記サーボ回路２３は上記
分周回路２２の出力信号と上記ＰＧ２５の出力信号が同
期するように上記キャプスタンモータ２４の回転を制御
する。Next, the operation will be explained. The above magnetic tape 1 in motion
The signals modulated and recorded on each of a plurality of tracks are reproduced for each track by the plurality of magnetic heads 2, and the signals are converted to R,Z (R,
(eturn to Zero) signal. Furthermore, a synchronization signal is detected from this demodulated signal in the synchronization detection circuit 6, whereby a signal (synchronization detection signal) corresponding to the running speed of the magnetic tape 1 is obtained. This synchronization detection signal is supplied to the write address circuit 8,
The value of the write address of the write address circuit 8 is increased. Furthermore, since the value of the read address of the read address circuit 9 increases at a constant frequency, it is possible to determine whether the running speed of the magnetic tape 1 is too fast or too slow by comparing the values of the input address and the read address. It becomes possible to judge. That is, if the result of subtracting the value of the read address from the value of the write end address becomes large, it means that the tape is running too fast, and vice versa, it means that it is too slow. Therefore, the above-mentioned subtraction is performed in the arithmetic circuit 12, the digital value obtained by the subtraction is D/A converted in the servo/A conversion circuit 13, and the analog value obtained by the D/A conversion is converted into an analog value. The phase and gain are adjusted in the phase correction circuit 14 mentioned above. Next, the amplitude limiting circuit 15
Then, limit the upper and lower limits of the analog value whose phase and gain have been adjusted, add these to the vCO 16, and make the output (11) of the VCO 16 the first clock. When this first clock is applied to the frequency divider circuit 22, the frequency is divided into 1/4 and supplied to the servo circuit 26, and the servo circuit 23 receives the output signal of the frequency divider circuit 22 and the PG25. The rotation of the capstan motor 24 is controlled so that the output signals are synchronized.

しかし、上記磁気テープ１上に無録音部分があったシ、
大きなドロップアウトが発生したり、あるいは録音機器
自体が録音状態（または、ポーズ。However, if there was an unrecorded part on the magnetic tape 1,
Large dropouts may occur, or the recording device itself may be in a recording state (or pause).

Ｆ’Ｆ　、ＲＥＷ状態）である場合は上記磁気テープ１
から同期信号を検出してサーボをかけることは不可能と
なる。したがって、無録音部分及びドロップアウトを上
記誤シ検出回路１０において検出し、録音状態であるこ
とを上記動作制御回路１９において検出することによっ
て、上記した様に磁気テープ１上に無録音部分があった
り大きなドロップア、ウドが発生したりあるいは録音機
自体が録音状態である場合には、上記切換回路２０を作
動させて、上記第１のクロック発生回路１７の出力から
上記第２のクロック発生回路１８の出カー＼切換え（１
２） て、これを上記キャプスタンサーボ回路２６に加えるこ
とによって上記キャプスタンモータ２４の回転を制御し
ている。F'F, REW state), the above magnetic tape 1
It becomes impossible to apply servo by detecting a synchronization signal from. Therefore, by detecting unrecorded parts and dropouts in the error detecting circuit 10 and detecting the recording state in the operation control circuit 19, it is possible to detect unrecorded parts on the magnetic tape 1 as described above. When a large drop or noise occurs, or when the recorder itself is in a recording state, the switching circuit 20 is activated to switch the output from the first clock generating circuit 17 to the second clock generating circuit 18. Output car\switch (1
2) By adding this to the capstan servo circuit 26, the rotation of the capstan motor 24 is controlled.

上記した如く本発明は、再生ディジタル信号の時間軸補
正処理を行うための記憶回路７と、上記再生ディジタル
信号中の同期信号によってカウントされ上記記憶回路７
の書き込みアドレスを指定する書き込みアドレス回路８
と、一定周波数の信号によってカウントされ上記記憶回
路７の読み出しアドレスを指定する読み出しアドレス回
路９と、上記書き込みアドレスの値と読み出しアドレス
の値との差が犬ぎくなると出力する周波数が高くなる第
１のクロック発生回路１７と、一定の周波数の信号を出
力する第２のクロック発生回路１８と、上記第１のクロ
ック発生回路１７の出力信号か上記第２のクロック発生
回路１８の出力信号のいずれか一方を選択する切換回路
２０と、上記切換回路２０において選択された出力信号
を基準クロックとして該基準クロックとキャプスタンモ
ータ２４の回転周波数を検出する周波数発電機２５の出
力とを同期させることによって磁気テープ１等の記録媒
体の移送速度を制御するキャプスタンサーボ回路２６等
の駆動制御回路とを備え、上記再生ディジタル信号の同
期信号の周期が一定となるように上記記録媒体の移送速
度を制御するようにした何録音再生装置において、上記
再生ディジタル信号中の誤シな検出する誤シ検出回路１
０と、上記ＰＣＭ録音再生装置の動作状態を検出する動
作制御回路１９とを設け、上記再生ディジタル信号中に
誤りが一定以上発生した場合あるいは上記ＰＣＭ録音再
生装置の動作状態が録音状態（または一時停止状態、早
送り状態か巻き戻し状態）であることが検出された場合
に上記切換回路２０は上記第２のクロック発生回路１８
の出力を選択し、上Ｐｓａ゛再生ディジタル信号中の誤
りが一定以下でありかつ上記ＰＣＭ録音再生装置の動作
状態が再生状態で今る場合には上記切換回路２０は上記
第１のクロック発生回路１７の出力を選択するようにし
たので、再生時記録媒体上に無録音部分やドロップアウ
ト部分があったり、記録時においても、上記駆動制ωＪ
回路に安定１−た基準クロックが供給され、安定【−た
記録媒体の移送が可能となる。As described above, the present invention includes a memory circuit 7 for performing time axis correction processing of a reproduced digital signal, and a memory circuit 7 that is counted by a synchronization signal in the reproduced digital signal.
Write address circuit 8 that specifies the write address of
a read address circuit 9 which specifies the read address of the memory circuit 7 by counting with a signal of a constant frequency; and a first circuit which increases the output frequency when the difference between the write address value and the read address value becomes too large. a clock generation circuit 17, a second clock generation circuit 18 that outputs a signal of a constant frequency, and either the output signal of the first clock generation circuit 17 or the output signal of the second clock generation circuit 18. By synchronizing the switching circuit 20 that selects one of the two with the output signal selected in the switching circuit 20 as a reference clock and the output of the frequency generator 25 that detects the rotational frequency of the capstan motor 24, magnetic A drive control circuit such as a capstan servo circuit 26 for controlling the transport speed of the recording medium such as the tape 1, etc., and controls the transport speed of the recording medium so that the period of the synchronization signal of the reproduction digital signal is constant. In such a recording/playback device, an erroneous signal detection circuit 1 detects erroneous signals in the reproduced digital signal.
0 and an operation control circuit 19 for detecting the operating state of the PCM recording and reproducing device, and when errors occur in the reproduced digital signal above a certain level or when the operating state of the PCM recording and reproducing device is in the recording state (or temporarily When the switching circuit 20 is detected to be in a stopped state, a fast forwarding state, or a rewinding state), the switching circuit 20 switches the switching circuit 20 to the second clock generating circuit 18.
If the error in the reproduced digital signal is below a certain level and the operating state of the PCM recording and reproducing device is currently in the reproducing state, the switching circuit 20 selects the output of the first clock generating circuit. Since 17 outputs are selected, if there are unrecorded parts or dropout parts on the recording medium during playback, or even during recording, the above drive control ωJ
A stable reference clock is supplied to the circuit, allowing stable transfer of the recording medium.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来例を示すブロック図、第２図は本発明の一
実施例を示すブロック図である。 １・・磁気テープ、７・・記憶回路、８・・・書き込み
アドレス回路、９・・６売み出し了ドレス回路、１０・
・・誤り検出回路、１７・・・第１のクロック発生回路
、１８・・・第２のクロック発生回路、１９・・・動作
制御回路、２０・・・切換回路、２４・・・キャプスタ
ンモータ、２５・・・周波数発電機、２６・・・キャプ
スタンサーボ回路。 （１５） 第１図FIG. 1 is a block diagram showing a conventional example, and FIG. 2 is a block diagram showing an embodiment of the present invention. 1... Magnetic tape, 7... Memory circuit, 8... Write address circuit, 9... 6 Sold out dress circuit, 10...
...Error detection circuit, 17..First clock generation circuit, 18..Second clock generation circuit, 19..Operation control circuit, 20..Switching circuit, 24..Capstan motor , 25... Frequency generator, 26... Capstan servo circuit. (15) Figure 1

Claims (1)

【特許請求の範囲】[Claims] 再生ディジタル信号の時間軸補正処理を行うための記憶
回路と、上記再生ディジタル信号中の同期信号によって
カウントされ上記記憶回路の書き込みアドレスを指定す
る書ぎ込みアドレス回路と、一定周波数の信号によって
カウントされ上記記憶回路の読み出しアドレスを指定す
る読み出しアドレス回路と、上記書き込みアドレスの値
と読み出しアドレスの値との差が太ぎくなると出力する
周波数が高くなる第１のクロック発生回路と、一定の周
波数の信号を出力する第２のクロック発生回路と、上記
第１のクロック発生回路の出力信号か上記第２のクロッ
ク発生回路の出力信号のいずれか一方を選択する切換回
路と、上記切換回路において選択された出力信号を基準
クロックとして該基準クロックとキャプスタンモータの
回転周波数を検出する周波数発電機の出力とを同期させ
ることによって記録媒体の移送速度を制御する駆動制御
回路とを備え、上記再生ディジタル信号の同期信号の周
期が一定となるように上記記録媒体の移送速度を制御す
るようにしたＰＣＭ録音再生装置において、上記再生デ
ィジタル信号中の誤りを検出する誤シ検出回路と、上記
ＰＣＭ録音再生装置の動作状態を検出する動作制御回路
とを設け、上記再生ディジタル信号中に誤シが一定以上
発生した場合あるいは上記ＰＣＭ録音再生装置の動作状
態が録音状態（または一時停止状態、早送シ状態か巻き
戻し状態）であることが検出された場合に上記切換回路
は上記第２のクロック発生回路の出力を選択し、上記再
生ディジタル信号中の誤シが一定以下で６Ｊ）かつ上記
ＰＣＭ録音再生装置の動作状態が再生状態である場合に
は上記切換回路は上記第１のクロック発生回路の出力を
選択するようにしたことを特徴とするＰＣＭ録音再生装
置。A memory circuit for performing time axis correction processing of the reproduced digital signal, a write address circuit that is counted by a synchronization signal in the reproduced digital signal and specifies a write address of the memory circuit, and a write address circuit that is counted by a signal of a constant frequency. a read address circuit that specifies a read address of the storage circuit; a first clock generation circuit that outputs a higher frequency when the difference between the write address value and the read address value becomes large; and a first clock generation circuit that outputs a signal with a constant frequency. a second clock generation circuit that outputs a second clock generation circuit; a switching circuit that selects either the output signal of the first clock generation circuit or the output signal of the second clock generation circuit; a drive control circuit that controls the transfer speed of the recording medium by using the output signal as a reference clock and synchronizing the reference clock with the output of a frequency generator that detects the rotational frequency of the capstan motor; The PCM recording and reproducing apparatus is configured to control the transport speed of the recording medium so that the period of the synchronization signal is constant, and the PCM recording and reproducing apparatus includes an error detection circuit for detecting errors in the reproduced digital signal; An operation control circuit is provided to detect the operation state, and if a certain number of errors occur in the reproduced digital signal or the operation state of the PCM recording and playback device is in the recording state (or pause state, fast forward state, or winding). The switching circuit selects the output of the second clock generating circuit when the error in the reproduced digital signal is below a certain level (6J) and the PCM recording/playback device. 2. A PCM recording/playback device, wherein the switching circuit selects the output of the first clock generation circuit when the operating state is a playback state.