JPS6053344A - 時分割多重アナログ伝送回路 - Google Patents
時分割多重アナログ伝送回路Info
- Publication number
- JPS6053344A JPS6053344A JP16160883A JP16160883A JPS6053344A JP S6053344 A JPS6053344 A JP S6053344A JP 16160883 A JP16160883 A JP 16160883A JP 16160883 A JP16160883 A JP 16160883A JP S6053344 A JPS6053344 A JP S6053344A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- demultiplexer
- transmission
- signal
- mpx2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は時分割多重アナログ伝送回路に関Ｊる。
（従来技術）
遠隔操作等においては多数の信号を送受Ｊる心弁が（（
・クリ、（二１；ら個々の信号（二対（，１本寸つの配
線を１１ってい！この−（【４膨人な配線数どなる！こ
め、ｅの布設お、１： Ｔｊ取り汲いの煩にたえ／ｊい
どのＩこδろ、イバ日の情報変化に比して十分微少４
１１５間間隔Ｃ順次信弓を伝ＩＸづる時分割多重イバ送
１ｒ−！’ｉｆ’ｌどなる。
・クリ、（二１；ら個々の信号（二対（，１本寸つの配
線を１１ってい！この−（【４膨人な配線数どなる！こ
め、ｅの布設お、１： Ｔｊ取り汲いの煩にたえ／ｊい
どのＩこδろ、イバ日の情報変化に比して十分微少４
１１５間間隔Ｃ順次信弓を伝ＩＸづる時分割多重イバ送
１ｒ−！’ｉｆ’ｌどなる。
とｔｌろで、伝送される信号と１−下ｌ：４．７ジタル
イ５号おＣ１びｊ’ −） ｌ’ｌ ／ｊ信号等が考え
られ、この−）ちフ゛ジタル侶号に゛ついてはタイミン
グｄ３よびトベルの関係から１１“１分割多重伝送（ｊ
容易であるｈ” 、、 ／’ −１−１：’１グ信弓に
あつ（は伝送線路のミスマツブン’７１７ 、、する反
用波の彰費ヤ、線路の有するイ゛／タクタンス。
イ５号おＣ１びｊ’ −） ｌ’ｌ ／ｊ信号等が考え
られ、この−）ちフ゛ジタル侶号に゛ついてはタイミン
グｄ３よびトベルの関係から１１“１分割多重伝送（ｊ
容易であるｈ” 、、 ／’ −１−１：’１グ信弓に
あつ（は伝送線路のミスマツブン’７１７ 、、する反
用波の彰費ヤ、線路の有するイ゛／タクタンス。
１−Ｘ７バシタンスに」；る過渡応答により十分む粘度
Ｃ伝）Ａを行うには困輔があった。
Ｃ伝）Ａを行うには困輔があった。
（発明の目的）
本発明は上記の点に鑑み提案されたちのＣあり、簡易４
ｉ構成に１．て−１分な精度でアナログ信号の伝送を１
１える時分割多重アナロ゛グ伝送回路をＢｆｌ供りるこ
とを［１的とし′（いる。
ｉ構成に１．て−１分な精度でアナログ信号の伝送を１
１える時分割多重アナロ゛グ伝送回路をＢｆｌ供りるこ
とを［１的とし′（いる。
（発明の構成）
第１図は本発明の一実施例を承す回路図Ｉ・ある。
図において１は送信部、２は受１３部を夫々５ｖ、シ、
ａ、ｂ、ｃは両省を接続覆る伝送線である。しかして、
送信部１は複数のアナログ信号ノｆ入力されるマルチプ
レクサＭＩ’Ｘ ＋ と、このマルヂブし／クリーＭＰ
Ｘ 、のチャンネル・コントロールのためのイ番号を送
出するカウンタＧＮＴ 、と、このカウンタＣＮＴ、に
クロックを与えるオシレータ０８（１とにより構成され
、前記マルチプレクサＭＰＸ Ｉの出ツノ端子（Ｊバッ
ファアンプＩＩＡ、を介し伝送線ａに接続されている。
ａ、ｂ、ｃは両省を接続覆る伝送線である。しかして、
送信部１は複数のアナログ信号ノｆ入力されるマルチプ
レクサＭＩ’Ｘ ＋ と、このマルヂブし／クリーＭＰ
Ｘ 、のチャンネル・コントロールのためのイ番号を送
出するカウンタＧＮＴ 、と、このカウンタＣＮＴ、に
クロックを与えるオシレータ０８（１とにより構成され
、前記マルチプレクサＭＰＸ Ｉの出ツノ端子（Ｊバッ
ファアンプＩＩＡ、を介し伝送線ａに接続されている。
こ口で、マルチプレクサＭＩＩＸ、はＣ−ＭＯＳの如き
アナログスイッチと、これらを制御するロジックによっ
て構成されるもので、カウンタＣＮＴ Ｉのバイナリ出
力でチャンネルＣｌ１ｏ〜ＣｌＩｎが順次選択され、入
ツノされたアナログ信号がその出力端子に送出される。
アナログスイッチと、これらを制御するロジックによっ
て構成されるもので、カウンタＣＮＴ Ｉのバイナリ出
力でチャンネルＣｌ１ｏ〜ＣｌＩｎが順次選択され、入
ツノされたアナログ信号がその出力端子に送出される。
一方、受信部２は前記伝送線ａにバッフ）′アンプＢへ
２を介して入力端子の接続されるデンルヂブレクｌ；ｌ
−ＭＰＸ２と、このデマルチプレクサＭｌ’Ｘ２のチャ
ンネル・コントロールのための信号を送出覆るカウンタ
ＣＮＴ２ と、このデマルチプレクサＭｌｌ×２に（ネ
ーブル信号を！うするディレー１＋ １： ｌ がらな
り、カウンタ（：Ｎｈには伝送線０を介して送１８部ｉ
内のオシ１／−夕Ｏ３ＣからカウンタＣＮＩ 、と同一
のクロックｌト：うえられており、更に送信部′１と受
イ言部２の２゛−）のカウンタＣＮＴ、 、 ＣＮＴ２
はカラン１−の恒１１！ｌをとるｊこめに伝送線すを介
してｊ）ウンタＣＮＴ 、のカラン（・アップ１侍のキ
ャリーがカウンタＣＮＴ２のリセット信号として与えら
れている。また、ディ１、−１１Ｆ＋ １ま本発明の特
徴的な部分であり、その入力端子には伝）ス線ｃＪ−リ
クロツクが与えられ、匠延しＬ−出力信号をデマルチプ
レクサＭＰＸ２のイネーブル端子に与えている。ここで
、デマルチプレクサＭｌ’Ｘ２は前述したマルヂプレク
９ＭＰＸ、と逆の操作をなりもので、入ツノ信号をカウ
ンタＣＮＴ２がらの二ｌント［１’−小信号により選択
される出力端子に送出する機能を有している。なお、Ｃ
−ＭＯＳの如きアブ１］グスイツチを利用した素子にあ
つ（１、を双方向に使用Ｃきるため、この場合マルブプ
レク１ｊＭＰＸ ＋ とデマルチプレクサＭＰＸ２は同
一の素子を使用することが可能となる。次いＣ、デマル
チプレクサＭＰＸ２の出）Ｊ端子は夫々コンテンリＣＩ
＋〜。
２を介して入力端子の接続されるデンルヂブレクｌ；ｌ
−ＭＰＸ２と、このデマルチプレクサＭｌ’Ｘ２のチャ
ンネル・コントロールのための信号を送出覆るカウンタ
ＣＮＴ２ と、このデマルチプレクサＭｌｌ×２に（ネ
ーブル信号を！うするディレー１＋ １： ｌ がらな
り、カウンタ（：Ｎｈには伝送線０を介して送１８部ｉ
内のオシ１／−夕Ｏ３ＣからカウンタＣＮＩ 、と同一
のクロックｌト：うえられており、更に送信部′１と受
イ言部２の２゛−）のカウンタＣＮＴ、 、 ＣＮＴ２
はカラン１−の恒１１！ｌをとるｊこめに伝送線すを介
してｊ）ウンタＣＮＴ 、のカラン（・アップ１侍のキ
ャリーがカウンタＣＮＴ２のリセット信号として与えら
れている。また、ディ１、−１１Ｆ＋ １ま本発明の特
徴的な部分であり、その入力端子には伝）ス線ｃＪ−リ
クロツクが与えられ、匠延しＬ−出力信号をデマルチプ
レクサＭＰＸ２のイネーブル端子に与えている。ここで
、デマルチプレクサＭｌ’Ｘ２は前述したマルヂプレク
９ＭＰＸ、と逆の操作をなりもので、入ツノ信号をカウ
ンタＣＮＴ２がらの二ｌント［１’−小信号により選択
される出力端子に送出する機能を有している。なお、Ｃ
−ＭＯＳの如きアブ１］グスイツチを利用した素子にあ
つ（１、を双方向に使用Ｃきるため、この場合マルブプ
レク１ｊＭＰＸ ＋ とデマルチプレクサＭＰＸ２は同
一の素子を使用することが可能となる。次いＣ、デマル
チプレクサＭＰＸ２の出）Ｊ端子は夫々コンテンリＣＩ
＋〜。
Ｃｎを介して低電源に接続されると共に７ンプＡ、〜、
八へを介して各チャンネルＣＩ＋。、〜、Ｃ１（。
八へを介して各チャンネルＣＩ＋。、〜、Ｃ１（。
毎に信号が取り出されている。なお、コンデンサＣ＋
＋〜＋ ＣｎおよびアンプＡ＋ 、〜、Ａｎはアナログ
ラッチを構成するもので、時分割の伝送により信号が消
失している期間、以前のアナロタ値を保持するようにな
っている。
＋〜＋ ＣｎおよびアンプＡ＋ 、〜、Ａｎはアナログ
ラッチを構成するもので、時分割の伝送により信号が消
失している期間、以前のアナロタ値を保持するようにな
っている。
しかして、動作にあたっては、オシレータＯ８ににより
送信部１と受信部２の両カウンタＣＮ１ｔ。
送信部１と受信部２の両カウンタＣＮ１ｔ。
ＣＮＴ２には同じクロックが与えられ、更に両カウンタ
は伝送線すを介して同期しているので、マルチプレクサ
ＭＰＸ Ｉ とデマルチプレクサ１ｔｌＰＸりＬ：４．
′＠−のタイミングで冊じチャンネルｌｆ選択され、
伝送りＡａを介して信号伝送１ｆ行われる。一方、この
際デマルチプレクサＭＰｘ、のイネーブル端子にはＡシ
レータロ８ＣのりＯツクがディレー口ＬＬを介して与え
られるので、チャンネル切替１１への過渡状態における
不確定な信号は入力されず、信号波形に含まれるＡ−パ
ーシュート・やリンギングが消失した後の安定な信号の
みが取り込まれる。第２図はり（］ツクＣに、デマｌし
チプレクサＭＰＸ２に与えられるイネーブル信号西、デ
マルヂブレク（ＪＭｌ’Ｘ２の入力信号Ｉの波形の一例
を示したもので、ｆイ１７−］Ｊ［［の遅延時間τを適
切に設定することによりチャンネル切替時における線路
のミスマツチングｄｊよび線路のインダクタンス、キ＼
７パシタンスに起因するオーバーシニ［−１−もしくは
リンギング等の影響を皆無とすることができる。
は伝送線すを介して同期しているので、マルチプレクサ
ＭＰＸ Ｉ とデマルチプレクサ１ｔｌＰＸりＬ：４．
′＠−のタイミングで冊じチャンネルｌｆ選択され、
伝送りＡａを介して信号伝送１ｆ行われる。一方、この
際デマルチプレクサＭＰｘ、のイネーブル端子にはＡシ
レータロ８ＣのりＯツクがディレー口ＬＬを介して与え
られるので、チャンネル切替１１への過渡状態における
不確定な信号は入力されず、信号波形に含まれるＡ−パ
ーシュート・やリンギングが消失した後の安定な信号の
みが取り込まれる。第２図はり（］ツクＣに、デマｌし
チプレクサＭＰＸ２に与えられるイネーブル信号西、デ
マルヂブレク（ＪＭｌ’Ｘ２の入力信号Ｉの波形の一例
を示したもので、ｆイ１７−］Ｊ［［の遅延時間τを適
切に設定することによりチャンネル切替時における線路
のミスマツチングｄｊよび線路のインダクタンス、キ＼
７パシタンスに起因するオーバーシニ［−１−もしくは
リンギング等の影響を皆無とすることができる。
（発明の効果）
以上のにうに本発明の時分割多重アナログ伝送回路にあ
っては、複数のアナログ信号を入力づるマルチプレクサ
と、このマルチプレクサ°の出力端子に伝送線を介して
入力端子ｊｆ接続されるデマルヂプｌ、り（）−とを備
え６．前記マルチプレクサおよびデマルチプレクサの個
々に設けられたブヤンネル・コン１へロール用のカウン
タに同一のクロックをｔうえると共に、これらのカウン
タ間に同期用の配線をｉｔ、、前記Ｙマルヂプレクυに
前記り［１ツクを１゛ｒ１ノーをイ１１−２て（ンーノ
ルイエシ３としく ′ｊｌ？−４＋ようｉ：、 ｌ、だ
ので、少ない数１／１１バ）Ｘ線により多ｔ（の）′ノ
１１ ′ノ イＩ；弓 を （云送′ｒ、、３′？Ｊ
”ｌ Ｊ’； Ｌ二 、 伝送路の −ミ ス ７ツ
ノ・ン７す（′：起因′！１ ＜、小確定イｄ、−弓の
受信＜ｉ ｒＪＩ ＋Ｌ゛（さく・ため、高１ｖ１長に
ｊ’ 、＋１．’、ｌり信号を１ハ送？−きるクリＪ”
Ａ冒］゛Ｌ（うる、。
っては、複数のアナログ信号を入力づるマルチプレクサ
と、このマルチプレクサ°の出力端子に伝送線を介して
入力端子ｊｆ接続されるデマルヂプｌ、り（）−とを備
え６．前記マルチプレクサおよびデマルチプレクサの個
々に設けられたブヤンネル・コン１へロール用のカウン
タに同一のクロックをｔうえると共に、これらのカウン
タ間に同期用の配線をｉｔ、、前記Ｙマルヂプレクυに
前記り［１ツクを１゛ｒ１ノーをイ１１−２て（ンーノ
ルイエシ３としく ′ｊｌ？−４＋ようｉ：、 ｌ、だ
ので、少ない数１／１１バ）Ｘ線により多ｔ（の）′ノ
１１ ′ノ イＩ；弓 を （云送′ｒ、、３′？Ｊ
”ｌ Ｊ’； Ｌ二 、 伝送路の −ミ ス ７ツ
ノ・ン７す（′：起因′！１ ＜、小確定イｄ、−弓の
受信＜ｉ ｒＪＩ ＋Ｌ゛（さく・ため、高１ｖ１長に
ｊ’ 、＋１．’、ｌり信号を１ハ送？−きるクリＪ”
Ａ冒］゛Ｌ（うる、。
第１図（よ本丸明の一実施例を示プ回路図、第２図１１
どの動作を承り波形図（ある。 １・・送イ；部、２・・・・受イ：昌Ｉ１．ａ、ｂ、ｔ
ｒ、・・・・伝送線、１，１１５×１ ・・・・ｌルア
、ｆ ｌ、クリ、 ＭｌｌＸ２ ・−・ノンルノノ゛
１７クリ、＋；Ｎｌ’、 、ｆＥｌ、・・ ・カウンタ
、＋Ｉ３（ン・・ ・・Ａ ン し・−タ、 １１「１
・・ ・・ γ イ １１．− 、ロへ、、１シΔ２
・・・・ハツノノ？ノ′ング、Δ＋ 、 ′−，Ａｎ・
・・Ｉ′シブ、Ｃ＋＝−Ｃｎ・・・・］ンアンリ
どの動作を承り波形図（ある。 １・・送イ；部、２・・・・受イ：昌Ｉ１．ａ、ｂ、ｔ
ｒ、・・・・伝送線、１，１１５×１ ・・・・ｌルア
、ｆ ｌ、クリ、 ＭｌｌＸ２ ・−・ノンルノノ゛
１７クリ、＋；Ｎｌ’、 、ｆＥｌ、・・ ・カウンタ
、＋Ｉ３（ン・・ ・・Ａ ン し・−タ、 １１「１
・・ ・・ γ イ １１．− 、ロへ、、１シΔ２
・・・・ハツノノ？ノ′ング、Δ＋ 、 ′−，Ａｎ・
・・Ｉ′シブ、Ｃ＋＝−Ｃｎ・・・・］ンアンリ
Claims (1)
- 複数のアノログ信号を入ツノするマルチプレクリ−と、
このマルチプレクリの出力端子に伝送線を介して入力端
子が接続されるデマルヂブレクリとを備え、前記マルヂ
プレク４ｊおよびデマルチブレク１ノーの個々に設けら
れたチャンネル・コン１− ｒ：＋−ル用のカウンタに
同一のクロックを与えるとＪｌに、これらのカウンタ間
に同期用の配線を施し、前記デマルヂプレク４ノに前記
り［１ツクをディ１／−を介してイネーブル信号として
与え、伝送の過膜状態における不確定信号の受信を阻圧
してなる時分割多重アナログ伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16160883A JPS6053344A (ja) | 1983-09-02 | 1983-09-02 | 時分割多重アナログ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16160883A JPS6053344A (ja) | 1983-09-02 | 1983-09-02 | 時分割多重アナログ伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053344A true JPS6053344A (ja) | 1985-03-27 |
Family
ID=15738389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16160883A Pending JPS6053344A (ja) | 1983-09-02 | 1983-09-02 | 時分割多重アナログ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993014581A1 (en) * | 1992-01-09 | 1993-07-22 | Carillon Development Limited | An audio switching system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123214A (ja) * | 1974-03-15 | 1975-09-27 | ||
| JPS536510A (en) * | 1976-07-07 | 1978-01-21 | Terasaki Denki Sangyo Kk | Analog signal multiplex transmission system |
| JPS57113645A (en) * | 1980-12-12 | 1982-07-15 | Etsuchi Deyuibunii Jieemusu | Time range multiplex converter |
-
1983
- 1983-09-02 JP JP16160883A patent/JPS6053344A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123214A (ja) * | 1974-03-15 | 1975-09-27 | ||
| JPS536510A (en) * | 1976-07-07 | 1978-01-21 | Terasaki Denki Sangyo Kk | Analog signal multiplex transmission system |
| JPS57113645A (en) * | 1980-12-12 | 1982-07-15 | Etsuchi Deyuibunii Jieemusu | Time range multiplex converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993014581A1 (en) * | 1992-01-09 | 1993-07-22 | Carillon Development Limited | An audio switching system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| JPS62241495A (ja) | データ受信装置 | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPS6053344A (ja) | 時分割多重アナログ伝送回路 | |
| JPH0326107A (ja) | 論理回路 | |
| JPH0326120A (ja) | 多重スタッフ処理回路 | |
| US4041392A (en) | System for simultaneous transmission of several pulse trains | |
| JPH09153922A (ja) | フレームデータ変換回路 | |
| JP2553492B2 (ja) | 信号多重送信装置 | |
| US5055917A (en) | Output apparatus for image signals | |
| KR980007180A (ko) | 시분할방식을 채용한 다중범용 비동기 송수신기 | |
| JP2689508B2 (ja) | デイジタル保護継電システムの多重情報伝送処理装置 | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JPH0255434A (ja) | コードジェネレータ | |
| JPH0637854A (ja) | データ伝送装置 | |
| SU1681405A1 (ru) | Устройство дл передачи телевизионных сигналов | |
| JPS62112430A (ja) | チヤネルパルス発生装置 | |
| SU527832A1 (ru) | Устройство дл сопр жени источников и приемников сообщений с аппаратурой передачи данных | |
| JP3001311B2 (ja) | データ通信処理回路 | |
| JPH04127734A (ja) | ビット多重化システム | |
| JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
| SU1732485A1 (ru) | Устройство дл передачи и приема данных в полудуплексном режиме | |
| SU1160422A1 (ru) | Устройство дл сопр жени каналов ввода-вывода с абонентом | |
| JPS61173599A (ja) | 信号伝送装置 |