JPS6053042A - ウェハマップの作成方法 - Google Patents

ウェハマップの作成方法

Info

Publication number
JPS6053042A
JPS6053042A JP58161465A JP16146583A JPS6053042A JP S6053042 A JPS6053042 A JP S6053042A JP 58161465 A JP58161465 A JP 58161465A JP 16146583 A JP16146583 A JP 16146583A JP S6053042 A JPS6053042 A JP S6053042A
Authority
JP
Japan
Prior art keywords
wafer
sensor
chip
dicing
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58161465A
Other languages
English (en)
Inventor
Shizuo Tsukishiro
築城 静雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58161465A priority Critical patent/JPS6053042A/ja
Publication of JPS6053042A publication Critical patent/JPS6053042A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はウェハマツプの作成方法に関するものである。
〔発明の技術的背景とその問題点〕
近年、以下に示す目的のためにウェハマツプを作成して
いる。
0)ウェハ上の不要なチア1部のテストヲ省略する。
■ウェハの限界チップの削除操作。
(■ウェハ内の各チップのテスト結果による良品、不良
品全インクツエツト又はスクラッチで印す代りにマツプ
上に記憶する。
ところで、上述した目的で使用さヵ、るウェハマツプは
従来、次のような方法が採用されていた。すなわち、第
1図に示す如くウェハ1のチップ2・・・のポンディン
グパッド3・・・にニラドル4・・・を接触させてチッ
プ2・・・の電気的な性能をテストすると共に、センサ
ニードル5を用いてウェハマツプを作成するものである
。この場合はセンサニードル5は第2図(5)、(B)
に示す如くり゛ランドに接続さf″Lp−主二一ドル6
と電源に接続された補助ニードル7と、該補助ニードル
7と電源との間に設けられた出力端子(図示せず)とか
ら構成されている。第2図(5)に示す如く主ニードル
6の先端箇所にウェハ」のチップがない場合には、主ニ
ードル6と補助ニードル7とが互に接触し、出力端子か
らグランドレベルの信号が出力され、チップがないこと
を検出する。
一方、第2図(B)に示す如く主ニードル6の先端箇所
がウェー・1のチップに当接すると、主ニードル6が上
方に押し上げられ補助ニードル7との接触が断たれ、出
力端子からプルアンプレベルの信号が出力され、チップ
が存在することを検出する。こうしたセンサニードル5
を用いることによって、第3図の斜線で示すチップ2・
・・の領域が検出される。また、この検出から第4図に
示すウェハマツプ8が作成される。しかしながら、開鎖
3図に示す如〈従来のセンサニードルによる方式では、
ウェハ周辺に未検出チップが発生し、これより作成され
たウェハマツプ8は同第4図の如く実ウェハ上のチップ
状態とけ大幅に異なっておシ、後工程(グイボンディン
ダ又はグイマウント)での情報として活用できない。こ
れを防止するためにはウェー・の4隅に1つづつセンサ
ニードルを設ければよいが、センサニードルが増加する
ばかシか、接触不安定要因が増えることになる。
このようなことから、チップの有無の検出をセンサニー
ドルの代りに自動機を用いて行ないウェハマツプが作成
する方法が知られている。
即ち、第5図に示す如く自動機によりウェハ1の中心a
を決め、b〜eで結ばれる四角の範囲となるように測定
エリア9を設定する。ここで測定エリア9はウェハ去周
辺の欠はチップ2/ ・’−。
會カバーする7Cめに実ウェハJより太き目に設定され
る。次いで、こうした測定エリア9に基ツブ10′(i
l−用いてテス)k行なうと、マツプ領域11!・・・
にはチップが無いにもかかわらず測定がなされ、かつマ
ツプ領域1ノ□・・・は欠はチップであるにもかかわら
ず同様に測定がなされるため、測定効率上、無駄が生じ
る。しかも、こうj−で作成されたウェノ・マツプ10
は実つェ・・上の状態と異なシ、同じく後工程(アセン
ブリング工程)にてそれを情報として活用することがで
きない。
更に、ウェノ・においては第7図及び同第7図を拡大し
た第8図に示す如く欠はチソf 2’・・・に隣接して
限界チップ?・・−が生じる。この限界チップ!・・・
とけ電気的に良品であるが、チップの一部がウェノ・1
外周にかかり欠けている等の不具合があるものをいう。
こうした限界チップはダインート工程において電気的な
良、不良の判別し刀ユできないため、良品のチップとし
て扱われた場合でも最終製品では不良となる。しかるに
、前述した第4図、第6図図示のウニノーマツ!8,1
θはいずれも実つェノ・のチップ状態と太[1〕に異な
るため、これらマツプ8.lOからはいずれも限界チッ
プの判別は不可能であり、1’Pc界チツプに対して不
要なアセンブリング、樹脂封止切の多数の処理を施すこ
とになる。
〔発明の目的〕
本発明は実つェ・・上のチップ状態と同一で、テスト時
の11゛1報及びグイゲンディング、グイマウント等の
アセンブリング工程の111j報として有効に活用でさ
るウニ・・マツプの作成方法全提供しようとするもので
ある。
〔発明の概要〕
不発り」ばX、Y方向に動作する移動手段に、二次元的
にグイソングライン全形成したウェハを該ウェハのダイ
シングラインと該移動手段の移動方向とが合致する工う
に固′JJtする工程ど、I)il記移動手段をX方向
及びY方向に移動させ、その移動手段上方に位置する第
1のセンサをウェハ上を相対的に走査し、該センサと接
続したル1j御手段によりウェハの中心点を測定する工
程と、前記移動手段を別の領域に拶すと共に、前記制御
手段によシ該領域に位置する第2のセンサの中心とウェ
ハの中心点と全一致させる工程と、前記移動手段’lx
方向及びY方向に移動させ、前記第2のセンサをウニ・
・上音相対的に走査し、ウェハの中心点から最初のX方
向及びY方向に延びるダイシングラインまでの距離を検
出し、該センサと接続する前記制御手段により前記距離
を測定する工程と、測定した中心点からダイシングライ
ン間での距離及び前記制御手段に記憶されたX方向のダ
イシングライン間の寸法、Y方向のダイシングライン間
の寸法により、作成すべきウェハ歳嚢偏状のオリエンテ
ーションフラットヲ有する円にX方向に延びるグイシン
ブライン及びY方向に延びるダイシングラインを描く工
程とを具備したことを特徴とするウェハマツプの作成方
法である。こうした方法によシ実つェ・・上のチップ状
態と同一のウェハマツプを作成できるため、このマツプ
によりチップのテストを行なう際、チップの検出漏れや
不要な欠はチップの検出を省略でき効率よくテストでき
、更にこのテストによる良、不良の信号をウェハマツプ
に付与(記憶)させれば、アセンブリング工程での情報
として有効【て活用できる。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して詳細に説明する
第9図は本発明方法に用いられるウェハマッシ作成装置
の概略図である。図中の21−パルスモータ22により
XY方向にμm単位でピットTγ理されて移動するステ
ージである。また、図中の23(r↓ウェハ中心(芙出
ワークゾーン24のステージ2〕上方に配設された容量
センサでちる。この1.’、: :i、計センザ23は
、ステージ21のイ多動に、Kり相対的に走査したウェ
ハ領」戊の長さを検出するものである。なお、この1千
量センサの代りに近接−にンサを用いてもよい。更に、
図中の25dダイシングライン検出ワークゾーン26の
ステージ21上方に配設された第2のセンサとしてのレ
ーザ佃j長器である。このレーザ測長器25はステージ
2ノ上のウニ・・中心点から最初ダイシングラインまで
の長さ全検出するものである。なお、レーザ測長器の代
りにITVを用いてもよい。
前記容量センサ2slrl−コントローラ27に接続さ
れており、かつ該コントローラ27はCI)U28に接
続されている。前記コントローラ27は前記容量センサ
23からの検出信号によりステージ21上のウェハの中
心点を測定する機能を有し、その情報は前記CPU 2
 Bに記憶される。
また、前記コントローラ27 Vr、 前記ノeルスモ
ータ22に接続しておシ、前記ウェノ・中心検出ワーク
ゾーン24において、該パルスモータ22の、駆動制御
を行なうと共に、前記ダイシングライン検出ワークゾー
ン26にステージ21が移動された時、前記CPU 2
 Bからの指令によりステージ21上のウェハの中心点
を前記レーザ測長器25の中心・に一致させるよって同
ステージ2ノの位置決めを行なう機能を有する。更に、
前記レーザ測長器25は前記コントローラ27に接続さ
れ、該測長器25からの検出信号はコントローラ27に
出力されてウェハの中心からX方向又はY方向に延びl
る最初のダイシングラインまでの長さが測定され、かつ
その情報はr、j+記CPU 2 Flに記憶される。
前記CPU 2s ニvx所定の情報を入力するための
ギーが−ド29が接続されている。寸た、前記cPU2
8はそのFj+憶した情報を表示するためのCRT 3
0にjB続されている。
次に、前述した第9図図示のウェハマツプ作成装置を用
いて、ウェハマ、7″の作成を説明す(i) オス、ス
テージ2ノ上にダイシングラインが形成されたウェハユ
を該ステージ21の農動方向(X、Y方向)とウニハエ
のX、Y方向に延びるダイシングラインとが互に平行と
なるようにイS″L置合せし、固定する。つづいて、キ
ーン」?−ド29からCPU 2 Bにステージ21を
移動させるための所定の情報全入力し、CPU 2 B
からの指令にもとづき、コントローラ27を介して/(
’シスモータ22をW動し、ステージ21fY方向に移
動させる。この時、ウェハ中心検出ワークゾーン24に
位置する容侶−センザ2.9は第10図に示す如くウェ
ハLのコース3)上を相対的に移動し、そのコース31
で容量センサ23によシ検出され7’(第11図(A)
の信号Slがコンl−o−ラ27に出力され、その中心
点Pを」11足し、これにより前記コース31の中心?
3. p 。
がCPU 2 Bに記憶される。ひきつづき、CPU2
8からの指令に基づき、コントローラ27金介してパル
スモータ22を駆動し、ステージ21ffX方向に移動
させる。この時、容量センサ23は同第10図に示す如
くウェハ1の前記中心点P f+)通るコース32上を
相対的に移動1〜そのコース32で容量センサ23VC
、J: D検出された第1:1′図(B)の信号S2が
コン)O−ラ27に出力され、その中心点p/ 全測定
し、これVC工りウニ・・1の中心点P′がめられると
共に、その情報がCPU 2 Bに記憶される。更に、
CPU28の指令に基づいて、ステージ21をY方向に
移!功させ、容(:ンセンサ23をウェハ1の前記中心
点P′を通るコース33上で相対的に移動させる。l:
うに17、そのコース33で”?V fatセンセン3
により検出された第11図(c)の信シ号S3’((コ
ントローラ27に出力し、該コントローラ27により本
来のFりに対してオリエンテーションフラット(以下オ
リフラと略す)0のカット部分のJ〈さΔlをめ、これ
をCPo 2 Bに記憶させる。
(11) 次いで、ギーH?−ド29を抄作して作成し
、【うとするウェハロ径(ここでは100脳φを使用)
 %: CPo 2Bに入力し、ウェハの円34と前記
操作でめたオリフラのカッl” rX11分Δgからの
」リノン35の位置をグラフィック処理してCRT3o
上てIく示する(第12図図示)。実際には、必゛鯰a
’+’i度と1(用ビットを10μmとし、]00聴φ
のJjA合、X、Y方向共に10000ビ7トどす/、
)0 (iii) 次いで、CPU 2 Bからの指令にもと
づき、ステージ21をダイシングライン検出ワークシン
26に移動させると共に、前述した操作でめたウェf1
\中心点の情報により、該ワークシン26のレーザ測長
器25の中心がウェハJの中心点に一致するよって位置
合せする。つづいて、CPU 28からの指令によりス
テージ21’i(X方向に移動させてレーザ測長器25
を相対的にウエハユ上を走査させ、第13図及び第14
図(A)に示す如く、中心点P′から最初のY軸ダイシ
ングラインLyブでの距離Dxを、レーザ測長器25か
らの検出信号が入力されるコントローラ27で測定し、
これk CPU 2gに出力し、後は予めCPU RB
に記憶されたチッ7°寸法のメインデックス寸法IDx
の情報によりCRT 3oでグラフィック処理して第1
5図(5)に示す如く既に描刀・れたオリフラ35を有
する円34にY軸ダイシングライン36y・・・を描く
。ひきつづき、CPU28からの指令に裏システージ2
1をY方向に移動させてレーザ測長器25を相対的にウ
ェノ・L上を走査させ、第13図及び第14Lシ1(B
)に示す如く、中心点P′から最初のX軸ダイシングラ
インLx寸での距離Dyを、ンーザ測長器25からの検
出信号が入力されるコントローラ27で測定し、これi
 CPU 2 Bに出力し、後は予めCPU28に記憶
されたチップ寸法のYインデックス寸法IDyの情報て
よりCRT 30でグラフィック処理して第15図(B
)に示す如く既に描かれたオリフラ35を有する円34
にX軸ダイシングライン36 x・・・を描く、こうし
た操作により、第16図に示すウェハマノデー罎lを作
成する・しかして、本発明によれば第13図図示の実際
のウニ・・lのチップ状態とほぼ一致したウェハマツプ
だ全作成できる。
できる。これを第17図を参照して説明する。
即ち、ウェハマッシ37′のマツプ領域3s、。
382に対応するウェハのチップ(限界チップ〕はテス
トにおいて1し気的には良品となるが、最終的には不良
品としたい場合、該マツプ領域381.382の寸法を
任意の長さく3)でX、Y共に大きくし、点線で示すマ
ツプ領域381’。
382′を描く。そして、こり、らマツプ領域38.’
382′のコーナ部とウニ・・マツプνの外周39との
クロスの有無をチェックすることにより判別できる。こ
の場合、マツプ領域381 。
382のコーナ部はウェハマツプぜの外周39とクロス
するため限界チップとして判定される。一方、マツプ領
域383の寸法を同様に大きくした点線で示すマツプ領
域383′はそのコーナ部がウェハマツプ土スの外周3
9とクロスしんいため限界チップとは判定されない。こ
の限L−’t==、 rの検出方法として、Index
+αにて、チップ領域が7zl\外周にかかるか否かの
検出するやり方以外に、Index+d f行なわず、
7−t\口径を任意に縮少して、%=、7領域が縮少さ
れたフ、へ外周にかかるか否の検出による限界外7゜判
別手段も限界外ガ判別方法として使用出来る。
更に、ウェノ・マツプをチップのテスト及びグイビンデ
ィング、ダイマウント等のアセンフ′1ノング工程の情
報として有効に活用できる。これを、第18図′fr:
参照して説明する。寸ず、前述した方法と同様な方法に
より作成されたウエノ・マツプ37“の上端と下端(オ
リフラがない場合の位置)に夫々X軸と平行々線を描く
と共にX軸ダイシングライン36x・・・を延出させて
、これらの間をyo−Y9のアドレスとする。一方、ウ
ニ・・マツプシスの右、左端に夫々Y軸と平行な線を描
くと共に、Y軸ダイシングライン36y・・を延出させ
て、これらの間をXO〜X9のアドレスとする。つづい
てsXo とYO+Xo とY l+XOとY8 lX
OとY g + X 1 とY O+ X l とY 
g + X 8 とY。、XBとyo 、x、とYOI
X9とY、、Xs とY8及びXsとY9のアト9レス
で選択される12個の番地に夫々チップ無しのデータ゛
′0”・・を記憶させると415に、これ番地j′丈外
の88 G!jの番地11C夫々チ、7°有りのデータ
“′1′″・全訳1(Sさせる。貰た、XOとY2〜Y
7ix、とY l+ X + とY 8* X 2 と
Ytl+X2とYg+X3とYOIX3 とyg、x4
 とY o + X 4 とYg+X5 とY、、X5
 とY 9 * X 6 とYo 。
X6とYg、X7 とYOX7 とYg、XB とY1
+X8とY9及びXsとY2〜Y7のアドレスで選択さ
れる28個の番地に夫々欠はチップの情報″2″・・・
全記憶させる。更に、前述した欠はチップに隣接する限
界チップの判定方法によってX□とY2 + Xl と
Y7+X2 とY r + X 2とYB+X7 とY
l 1 X 7 とY8.XB とY2+及びXBとY
lのアドレスで選択される8個の番地に夫々限界チップ
の情報“3”・・・を記憶させる。更に、xl とY3
〜Y61X2 とY2〜Y7・XBとY1〜Y8.X4
とYt −Ye + XsとY!〜YBoX6 とyl
−Y、、x、 と¥2〜Y7− 及びXBとY3〜Y6
のアドレスで選択される52個の番地に夫々良チップの
情報′°4#・・・を記憶させる。
次いで、第18図図示のウェノ・マツプ土!の情報゛1
″、′°4”が記憶された属地に対応するボンディング
パッドの形べが完了したウェノ・のヂノゾにニードル等
により電気的なテストを行なう。その結果を、ウェハの
チップにインクジェットやスクラッチにより印を付与せ
ず、ウェハマツプjプの番地にフィードパ、りさぜる。
即ち、電ケ、的なテストの結果、ある複数のチップが不
良品として判定された場合、これらチップに対応する情
報′°1”、 ”4’が記憶された番地、例えばX2と
Y 2 1 X 4 とY 1+ X 4 とY7 。
X6とY3+及びX8とY6のアドレスで選択される・
丁゛・地に夫々不良品の情報”N″を記憶させろ。その
他のテストしたチップが良品ならば、そ膚−+、に対「
6するウェハマツプの番地に夫々良品の・目(報“Ql
l =記(:i:i:させる。
次いT、テスト全終了しにウェハをダイシングジインに
沿ってチップを分割し、リードフレームへのダイアj゛
ンディング栃のアセンブリング工程へ1,6行させる際
(lこに鎮18図のウェハマツプ旦1で111用して”
]” 、 ”4”、 ”G”の情報(G”だけの情報で
も可)が記・世された番tl:xに対応するチップのみ
ヲ選び出し、これらをアセンブリング工程を移行させる
したがって、本発明によれば以下に列挙する効果を奏す
る。
■実つェハのチップ状態とほぼ一致したウニ・・マツプ
を簡単に作成できる。
■ウェハマツプより欠はチップに隣接した限界チップの
有無を簡単に判別できる。その結果、チップの電気的テ
ストにおいて第18図に示1、た如く限界チップに予め
不要部分として削除できるため、テスト時間の効率アッ
プを図ることができるばかりか、限界チップへの不要な
アセンブを解消でき、コストの低減化を達成できる。
■ウェハマツプは実ウェハ上のチップ状態とほぼ一致し
ているため、この情報に基づいてチップの電気的テスト
i行なうに際し、第18図に示した如く、欠はチップは
もとよシ限界チップを予め削除し、良チップのみをテス
トすればよいたの、テスト効率を著しく向上できる。
(4ノウェハマ、プからの情報に基づいて、欠は等のな
い良チップの電気的テストヲ行なった後、そのテスト結
果をチップ上にインクジェット等により印することなく
、良品、不良品の情報をウニ・・マツプにフィードバッ
クできる。
その結果、チ・プの良品、不良品の判定指示繰作を著し
く簡単にできる。また、こうしたチップの良品、不良品
の情報が記憶さえしたウニ・・マツプをアセンブリング
工程での情報として利用することによって、良品として
判定されたチップのみを簡単な操作でかつ簡単にアセン
ブリングできる。
〔発明の効果〕
以上詳述した如く、本発明によれば実ウェハ上のチップ
状態と同一で、テスト時の117報及びダイアj?ンデ
ィング、グイマウント等のアセンブリング工程の情報と
して有効に活用できるウェハマツプに簡単に作成でき、
ひいて(」、テスト、アセンブリングの効率アップ、コ
ストの低減化vr LKIることかできる等顕著な効果
を有する。
【図面の簡単な説明】
第1図(dセンサニードルのウェハへの設置I態を示す
説明図、第2図(、A)、(B)はセンサニードルによ
るチップ有無の検出を説明するための概略図、第3図は
一点センザニートゝルにウェハのチップの検出箇所を示
す説明図、第4図は同第3図により作成されたウェハマ
ツプの平面図、第5図は自動機VC、Cる測定エリアを
示す説明図、第6図は測定エリアに基づいて作成された
ウニ・・マツプの説明図、第7図は限界チップ全治する
ウェハの説明図、第8図は同第7図の限界チップの拡大
図、第9図は本発明方法に用いられるウェハマツプ作成
装置の概略図、第10図、第11図囚〜(C)、第12
図、第13図、第14図、第15図(5)、CB)及び
第16図は本発明の実施例におけるウェハマツプの作成
工程を示す説明図、第17図は本発明のウェハチップに
より限界チップの判定を示す説明図、第18図はウェハ
マツプの情報例を示す説明図である。 L・・ウェハ、2 チップ、2′・・欠はチップ、2“
・・限界チップ、2ノ・・・ステージ、22・・・/P
ルスモーク、2,7・・・容量センサ(第1のセンサ)
、24・・・ウェハ中”L’ t*出ワークゾーン、2
5・・・レーザ測長器(第2のセンサ)、26・・・ダ
インングライン検出ワークゾーン、27・・・コントロ
ーラ、28・・CPU、29・・・キーボード、30・
・・CRT、34・円、35・・・オリフラ、36X・
・・X軸ダインングライン、36y・Y 1hi1グイ
シンシライン、M、工f、3ヱ ウェハマツプ、P’・
・ウェハの中心点。 出願入代ν[1人 弁理士 鈴 江 武 彦第5図 第6図 第8図 第9図 27 第10図 第11図 第17図 第18図 X7ドレス 35Y 3e:iy ′、3Dy

Claims (6)

    【特許請求の範囲】
  1. (1)X、Y方向に動作する移動手段に、二次元的にダ
    イシングラインを形成したウェハを該ウェハのダイシン
    グラインと該移動手段の移動方向とが合致するように固
    定する工程と、前記移動手段をX方向及びY方向に移動
    させ、その移動手段上方に位置する第1のセンサをウェ
    ノ・上を相対的に走査し、該センサと接続した制御手段
    によりウェハの中心点を測定する工程と、前記移動手段
    を別の領域に移すと共に、前記制御手段により該領域に
    位置する第2のセンサの中心とウェハの中心点とを一致
    させる工程と・前記移動手段をX方向及びY方向に移動
    させ、前記第2のセンサをウェハ上を相対的に走査し、
    ウェハの中心点から最初のX方向及びY方向に延びるダ
    イシングライン間での距餅1を検出し、11(センサと
    接続する前記制御手段により前記距離を測定する工程と
    、測定した中心点からダイシングラインまでの距離及び
    前記制御手段に記憶されたX方向のダイシングライン間
    の寸法、Y方向のダイシングライン間の寸法により、作
    成すべきウェハね同形状のオリエンテーションフラット
    ヲ有する円にX方向に延びるダイシングライン及びY方
    向に延びるダイシングラインを描く工程とを具備したこ
    とを特徴とするウェハマツプの作成方法。
  2. (2)移動手段がステージであることを特徴とする特許
    請求の範囲第1項記載のウェハマッシの作成方法。
  3. (3)第1のセンサが容量センサであること全特徴とす
    る特許請求の範囲第1項記載のウェハマツプの作成方法
  4. (4) 第1のセンサが近1でセンサであることを特徴
    とする特許請求の範囲第1項記載のウェハマツプの作成
    方法。
  5. (5) 第2のセンサがし〜ザ測長器であることを特徴
    とする特許請求の範囲第1項記載のウェハマップの作成
    方法。
  6. (6)Ωす2のセンサがITVであることを特徴とする
    特ルγシj求の範囲第1項言i″札のウェハマツプの作
    成方法。
JP58161465A 1983-09-02 1983-09-02 ウェハマップの作成方法 Pending JPS6053042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58161465A JPS6053042A (ja) 1983-09-02 1983-09-02 ウェハマップの作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58161465A JPS6053042A (ja) 1983-09-02 1983-09-02 ウェハマップの作成方法

Publications (1)

Publication Number Publication Date
JPS6053042A true JPS6053042A (ja) 1985-03-26

Family

ID=15735611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58161465A Pending JPS6053042A (ja) 1983-09-02 1983-09-02 ウェハマップの作成方法

Country Status (1)

Country Link
JP (1) JPS6053042A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340327A (ja) * 1986-08-05 1988-02-20 Mitsubishi Electric Corp ダイボンダ−装置
EP0580895A2 (en) * 1992-07-24 1994-02-02 Fujitsu Limited Method of mapping a tested semiconductor device
KR100418194B1 (ko) * 2001-04-07 2004-02-19 주식회사 메닉스 다이의 갯수를 최대화하는 방법
KR101223203B1 (ko) * 2005-06-28 2013-01-17 가부시기가이샤 디스코 레이저 가공방법
CN110046284A (zh) * 2019-04-22 2019-07-23 武汉耐普登科技有限公司 芯片管理方法和***

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340327A (ja) * 1986-08-05 1988-02-20 Mitsubishi Electric Corp ダイボンダ−装置
EP0580895A2 (en) * 1992-07-24 1994-02-02 Fujitsu Limited Method of mapping a tested semiconductor device
EP0580895A3 (ja) * 1992-07-24 1994-03-09 Fujitsu Ltd
KR100418194B1 (ko) * 2001-04-07 2004-02-19 주식회사 메닉스 다이의 갯수를 최대화하는 방법
KR101223203B1 (ko) * 2005-06-28 2013-01-17 가부시기가이샤 디스코 레이저 가공방법
CN110046284A (zh) * 2019-04-22 2019-07-23 武汉耐普登科技有限公司 芯片管理方法和***

Similar Documents

Publication Publication Date Title
EP0478116A1 (en) Method of centering bond positions
JPH0561649B2 (ja)
JP2002208010A (ja) 画像処理方法および装置
JPS6053042A (ja) ウェハマップの作成方法
JP3525432B2 (ja) 粗さ測定方法及び粗さ測定装置
JP2570585B2 (ja) プローブ装置
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
US6377866B2 (en) Device for engraving and inspecting a semiconductor wafer identification mark
DE102020212956B4 (de) Dickenmessvorrichtung
JP2970855B2 (ja) 半導体記憶装置の検査方法
JP2609823B2 (ja) 画像処理によるターゲットマークの中心位置検出方法
JPH07263499A (ja) 半導体ウェハのウェハマップ作成方法及び作成装置
JP2766759B2 (ja) 繊維紡糸用口金の穿孔加工装置
JP2575030B2 (ja) 半導体ウエハプローバ
JPH05347326A (ja) ワイヤボンディング装置におけるキャピラリのセッティング方法
JP3077263B2 (ja) 加工具の刃先位置検出装置
JP2576212B2 (ja) ワークの種類識別方法
JPH0441496B2 (ja)
JP2853252B2 (ja) アライメント方法並びにその装置
JP4467176B2 (ja) ボンディングデータ設定装置および方法
JPH118328A (ja) 半導体装置およびその製造方法並びにその識別方法
JPH09148387A (ja) 半導体製品の処理装置
JPS6215909B2 (ja)
JPH08124978A (ja) プローバ装置
JPS6340327A (ja) ダイボンダ−装置