JPS6052050A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS6052050A
JPS6052050A JP58160095A JP16009583A JPS6052050A JP S6052050 A JPS6052050 A JP S6052050A JP 58160095 A JP58160095 A JP 58160095A JP 16009583 A JP16009583 A JP 16009583A JP S6052050 A JPS6052050 A JP S6052050A
Authority
JP
Japan
Prior art keywords
metal plate
etching
lead frame
resist pattern
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58160095A
Other languages
English (en)
Inventor
Tomihiro Nakada
中田 富紘
Koji Ishida
晃司 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP58160095A priority Critical patent/JPS6052050A/ja
Publication of JPS6052050A publication Critical patent/JPS6052050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体のリードフレームの製造方法に関するも
のであり、更に詳しくは外部端子用突起部付リードフレ
ームに係る。
現在、IC及び■、STとリードフレームの間のボンデ
ィングは、主にIC及びLSIのポンディングパッドと
リードフレームの間を適当な太さの金線又はアルミ線等
で接続するワイヤーボンディング法によって行なわれて
いるが、複雑な位置関係にあるので作業が煩雑となる。
又、超LSIの如< ICの高密度化に伴ない端子数が
増え、チップの中でパッドが大きな面積を占め、かつパ
ッド間距離が狭くなり、隣同志のパッドが接触してしま
う問題が生じてくる。しかし、現在のワイヤボンディン
グ法では、これ以上パッドを小さくしていくとワイヤー
が接続しにくくなったり、信頼性が低下する等の問題が
生じてくる。
そこでこれら欠点を解消する為に、従来のリードフレー
ムのインナーリード先端部を更に延長して、シリコンチ
ップの錫、金等のバンプ金属が設けられたポンディング
パッドに達するように形成したリードフレームの改良型
を用い、リードを一度に全部直接ボンディングする方法
が行なわれている。
このようなワイヤレスボンディング法によれば、ボンデ
ィングが一括処理できる為、自動fヒ、省力化に適し、
処理用が上がり、パッド面積を小さくし得る為、超LS
Iに好適である。
一方、LSI技術の進展に伴ない、ICを搭載した製品
、例えば薄型電卓、クレジットカード等に用いられる実
装モジューールとしては、できる限り軽く、小さい特性
がめられている。
ところで、リードフレームにワイヤレスボンディングし
たICチップを樹脂又はセラミック等でパッケージング
し、例えばクレジットカード等の用途に用いる場合には
、外部接続用の端子が必要になる。
本発明は上記の如き実装モジュールを軽く、薄く、小さ
くという要求に合致し、バンプ付きのICチップをワイ
ヤレスボンディングするのに適し、かつ外部接続用端子
が設けられたJ−ドフレームの製造ノj法につき研究の
結果、金属板をエツチングしてリードフレームを製造す
る過程で金属板の片面を八−フエツチングしてその面側
に金属板の厚み方向に突出しだ外部端子用突起部を形成
することにより外部接続用の端子部を備えたリードフレ
ームを一工程で容易に提供し得ることを見いだしかかる
知見にもとづいて本発明を完成したものである。
即ち、本発明の要旨はリードフレーム構成用の金属板の
両面に感光性樹脂を塗布する工程と、インナーリード先
端部が半導体のシリコンチップのポンディングパッドに
直接接するように細線化された形状のパターンを有する
第1原版を前記金属板の第1面側に配置し、リード上に
位置する1個又は複数個の外部端子用突起部の形状のパ
ターンを有する第2原版を前記金属板の第2面側に配置
し、前記金属板」二の感光性樹脂に夫々前記第1及び第
2原版のパターンを焼付! ける工程と次いで、現像して前記金属板の第1面側に第
ルジストパターンを形成し、且つ前゛ 記余属板の第2
面側に第2レジストパターンを形成する工程と、前記金
属板の両レジストパターンの開口部を通して露出する部
分をエツチングして開口部とハーフエツチング部を形成
する工程と、エツチング後前記両レジストパターンを金
属板より剥離除去する工程とからなるリードフレームの
製造方法である。
以下本発明について図面を用いて詳細に説明する。
第1図は本発明の製造方法により製造したリードフレー
ムの一例を示す平面模式図(図は簡略の為8本ピンのも
のとして示した)で、第2図は第1図のリードフレーム
の製造方法を示す断面模式図である。第2図aの如く、
リードフレーム構成用の金属板(1)を用意し、脱脂し
水洗し乾燥後に、金属板(1)の両面に感光性Wi脂を
塗布し乾燥して1μ〜15μ厚の感光層(2)を設ける
次に第2図すの如く、インナーリード部側の第□1原版
(3)及び外部端子用突起部側の第2原版(4)を、上
記金属板(++の表裏に配置して、上記感光層いで第2
図Cの如く、上記感光層を専用の現像液で現像し、乾燥
して、金属板(1)の両面に第ルジストパターン(5a
)、及び第2ンジストパターン(51))を形成し、金
属面を露出させる。
次に露出した金属板(1)の表裏両面を、所定の化学的
エツチング液で両面から設定した深さにまでエツチング
し、第2図dに示す如く、金属板rl)に開口部分(6
)と部分的にエツチングした領域(7)を形成する。
即ち、露出部分が表裏で対向している金属板部分は開口
部分となり、露出部分が対向していない外部端子用突起
部側の金属板部分は部分エツチング領域となる。部分エ
ツチングの深さは一般に金属板厚さの半分程度の深さに
なるが、金属板表裏のエツチング条件を変えることによ
り、任意の深さに設定できる。
次に所定の剥膜液で両レジストパターン(5a)(51
)) を剥膜除去した後、水洗し、乾燥して、第2図e
に示す如く、所望の位置に所望の高さを有する外部端子
用突起部f8)を有するリードフレーム(9)を得る。
外部端子用突起部の位置は各リード上であれば、モール
ディング領域内又はアウターリード部のいずれにも設定
できる。
第3図は本発明の製造方法によって得たリードフレーム
の使用状態を示すもので、図において、(9)はリード
フレーム、0旬はボンディング部。
(11)はIC,(13はパッケージング用樹脂部を示
す。
上記の本発明の方法において、リードフレーム構成用の
金属板としては、例えば鉄ニツケル合金、コバール合金
、銅合金の0.02m〜0.30響厚のものを使用する
ことができる。
又、上記の本発明において感光性樹脂としては、カゼイ
ン又はPVAよりなる重クロム酸系レジスト、ポリ桂皮
酸ビニル系レジスト、ゴム系レジスト、例えばFIL−
14,、PR−15,FSR(いずれも富士薬品工業製
) 、G−90,TPR,OMR−33(いずれも東京
応化工業製)、コダックマイクロレジスト747(コダ
ック社製) 、 WAYCOATSC(ハントケミカル
社製)を使用することができる。感光性樹脂の金属板へ
の塗布は、ローラー塗布、浸漬塗布、ホエラー塗布、か
け流し塗布など通常の塗布方法が適用できる。又、感光
性樹脂フィルム(ダイナケミカル社のラミナーあるいは
デュポン社のりストン)を該金属板の両側にラミネート
することも可能である。
本発明におけるエツチング液としては、塩化第2鉄水溶
液(ボーメ度40〜45.液温40〜65°C)がいず
れの金属板にも適用し得るが、銅合金には塩化第2銅水
溶液、過硫酸アンモニウム水溶液も用いることができる
。エツチング法としては、浸漬エツチング、スプレーエ
ツチングが適用できる。
本発明におけるレジストパターンの剥膜液としては、重
クロム酸系レジストでは20〜30チの水酸化ナトリウ
ム水溶液(液温70〜90℃)が用いられ、ポリ桂皮酸
ビニル系レジスト、ゴム系レジストには専用剥膜液が用
いられる。
上記の本発明の方法において、金属板をエツチングして
開口部とハーフエツチング部を形成する工程を金属板を
表裏両側からエツチングし。
表裏が貫通して開口する前に一度エッチングを中断し、
第ルジストパターン(5a)側を耐食性膜(例えばセラ
ックニスの塗膜)で被覆保護してから、第2レジストパ
ターン側よす再度エツチングする方法によって処理する
ことができる。
このように二段エツチングする方法をとることによりサ
イドエッチの少ない、より精度の良いリードフレームを
製造することができる。
以上詳記した通り、本発明の方法によれば外部端子用突
起部付のリードフレームを高精度に量産性よく製造する
ことができ、本発明の方法により得られたものは外部端
子を必要とするIC搭載のクレジットカードなどの用途
には最適のリードフレームとして用い得る。
次に実施例をあげて本発明を具体的に説明する。
実施例1 0、1 vra厚の鉄ニツケル合金(鉄58チ、ニッケ
ル42チ)板を用意し、5チ水酸化ナトリウム水溶液で
脱脂し、水洗し、乾燥後に、合金板の両面にカゼイン系
ネガ型のホトレジスト(東京応化工業製、 G−90)
 を掛は流し塗布し、90℃、30分乾燥し、7μ厚の
感光膜を形成した。次いで外部端子用突起部側の第1原
版及びインナーリード部側の第2原版を、上記合金板の
表裏に配置し密着させて、紫外線露光し、感光膜に第1
原版及び第2原版のパターンを焼付けだ。次に上記感光
膜を水現像し、150”C。
60分乾燥してレジストパターンを形成した後、表裏か
ら同時にボーメ度45.液温60℃ の塩化第2鉄水溶
液で突起部パターン側、インナーリードパターン側を5
分スプレーエツチングし、開口部とハーフエツチング部
を形成した。次に30襲水酸化ナトリウム水溶液(液温
80〜90℃)に3分間浸漬してレジストパターンを溶
解除去した後、水洗し乾燥して、高さ0.05mの外部
端子用突起部を有するリードフレームを製造した。
実施例2 実施例1と同様にしセ、リードフレーム構成用の金属薄
板として錫(4チ)、燐(0,1チ)を含むO,15M
厚の銅合金を用意し、PVA系ホトレジスト(富士薬品
工業製、FR,−14)で感光層を形成し、インナーリ
ード部と外部端子用突起部の原版を露光し、現像して、
レジストパターンを形成した。次に表裏から同時に塩化
第2鉄水溶液でスプレーエツチングし、表裏が貫通し開
口する前に一度エッチングを中断し、インナーリード部
側にバッキング用のセラックニスを20μ厚に塗布し、
常温乾燥後、突起部側の片面より再度スプレーエツチン
グし、表裏を貫通させた開口部とハーフエツチング部を
形成させた。次にレジストパターンとパラキンク用ニス
を30%水酸化ナトリウム水溶液で剥膜除去し、高さ0
.05Mの外部端子用突起部を有するリードフレームを
製造した。
実施例3 実施例1と同様にして、リードフレーム構成用の金属薄
板として0.25M厚の鉄・ニッケル合金(鉄58裂、
ニッケル42チ)板を用意し、ゴム系レジストFSUL
(富士薬品工業製)で感光層を形成し、インナーリード
部と外部端子用突起部の原版を露光し、専用現像液で現
像して、レジストパターンを形成した。次に突起部側の
パターン上に弱い接着力の粘着フィルム(日東電工製5
pv)をラミネーションし、次にインナーリード部側の
片面から塩化第2鉄水溶液にて片面スプレーエツチング
し、水洗、乾燥後にラミネーションしたフィルムのみを
剥離した。次にインナーリード部側にセラックニスを塗
布し、乾燥後に突起部側の片面よシスプレーエツチング
し、表裏を開口させ、トリクロルエチレンでレジストを
剥膜除去し、高さ0.1 Mの外部端子用突起部を有す
るリードフレームを形成した。
【図面の簡単な説明】
第1図は本発明の製造方法によるリードフレームの一例
を示す平面模式図で、第2図は第1図のリードフレーム
の製造方法を示す断面模式図で、第3図は本発明の製造
方法によるリードフレームの使用方法の一例を示す断面
図である。 ll)・・・・・・・・・金属板 (2)・・・・・・・・・感光層 (3)・・・・・・・・・第1原版 (4)・・・・・・・・・第2原版 (5a)、 (5b)・・・・・・・・・レジストパタ
ーン(6)・・・・・・・・・開口部分 (7)・・・・・・・・・部分エツチング領域(8)・
・・・・・・・・外部端子用突起部(9)・・・・・・
・・・リードフレーム(11・・・・・・・・・ボンデ
ィング部(II)・・・・・・・・・IC (IJ・・・・・・・・・パッケージング用樹脂部特許
出願人 大日本印刷株式会社 代理人弁理士小西淳美 第2図 第3図

Claims (3)

    【特許請求の範囲】
  1. (1)リードフレーム構成用の金属板の両面に感光性樹
    脂を塗布する工程と、インナーリード先端部が半導体の
    シリコンチップのポンディングパッドに直接接するよう
    に細線化された形状のパターンを有する第1原版を前記
    金属板の第1面側に配置し、リード上に位置する1個又
    は複数個の外部端子用突起部の形状のパターンを有する
    第2原版を前記金属板の第2面側に配置し、前記金属板
    上の感光性樹脂に夫々前記第1及び第2原版のパターン
    を焼付ける工程Eりいで、現像して前記金属板の第1面
    側に第2レジストパターンを形成し、且つ前記金属板の
    第2面側に第2レジストパターンを形成する工程と、前
    記金属板の両レジストパターンの開口部を通して露出す
    る部分をエツチングして開口部とハーフエツチング部を
    形成する工程と、エツチング後、前記両レジストパター
    ンを金属板より剥離除去する工程とからなるリードフレ
    ームの製造方法。
  2. (2)前記金属板をエツチングして開口部とハーフエツ
    チング部を形成する工程を前記金属板を表裏両側から設
    定した深さにまでエツチングすることにより行なうこと
    を特徴とする特許請求の範囲第1項記載のリードフレー
    ムの製造方法。
  3. (3)前記金属板をエツチングして開口部とハーフエツ
    チングを形成する工程を前記金属板を表裏両側からエツ
    チングし、表裏が貫通して開口する前に一度エッチング
    を中断し、第2レジストパターン側を耐食性膜で被覆保
    護してから、第2レジストパターン側より再度エツチン
    グすることにより行なうことを特徴とする特許請求の範
    囲第1項記載のリードフレームの製造方法。
JP58160095A 1983-08-31 1983-08-31 リ−ドフレ−ムの製造方法 Pending JPS6052050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58160095A JPS6052050A (ja) 1983-08-31 1983-08-31 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58160095A JPS6052050A (ja) 1983-08-31 1983-08-31 リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS6052050A true JPS6052050A (ja) 1985-03-23

Family

ID=15707743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58160095A Pending JPS6052050A (ja) 1983-08-31 1983-08-31 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS6052050A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125066A (ja) * 1994-10-26 1996-05-17 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
KR100260994B1 (ko) * 1996-12-06 2000-07-01 마이클 디. 오브라이언 원 사이드 몰딩 초박형 반도체 패키지
JP2002110849A (ja) * 2000-09-29 2002-04-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US6433277B1 (en) 1998-06-24 2002-08-13 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6455356B1 (en) 1998-10-21 2002-09-24 Amkor Technology Methods for moding a leadframe in plastic integrated circuit devices
JP2003224240A (ja) * 2003-02-21 2003-08-08 Dainippon Printing Co Ltd リードフレーム
KR100404062B1 (ko) * 2000-05-24 2003-11-03 산요덴키가부시키가이샤 판상체 및 반도체 장치의 제조 방법
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5025466B2 (ja) * 1972-12-01 1975-08-23
JPS525988A (en) * 1975-07-03 1977-01-18 Toshiba Corp Lamp discharging metallic fumes
JPS53128275A (en) * 1977-04-15 1978-11-09 Dainippon Printing Co Ltd Semiconductor packaging lead frame and method of producing same and mask plate for producing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5025466B2 (ja) * 1972-12-01 1975-08-23
JPS525988A (en) * 1975-07-03 1977-01-18 Toshiba Corp Lamp discharging metallic fumes
JPS53128275A (en) * 1977-04-15 1978-11-09 Dainippon Printing Co Ltd Semiconductor packaging lead frame and method of producing same and mask plate for producing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125066A (ja) * 1994-10-26 1996-05-17 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
KR100260994B1 (ko) * 1996-12-06 2000-07-01 마이클 디. 오브라이언 원 사이드 몰딩 초박형 반도체 패키지
US6433277B1 (en) 1998-06-24 2002-08-13 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6455356B1 (en) 1998-10-21 2002-09-24 Amkor Technology Methods for moding a leadframe in plastic integrated circuit devices
US6521987B1 (en) 1998-10-21 2003-02-18 Amkor Technology, Inc. Plastic integrated circuit device package and method for making the package
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
KR100404062B1 (ko) * 2000-05-24 2003-11-03 산요덴키가부시키가이샤 판상체 및 반도체 장치의 제조 방법
JP2002110849A (ja) * 2000-09-29 2002-04-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
JP2003224240A (ja) * 2003-02-21 2003-08-08 Dainippon Printing Co Ltd リードフレーム

Similar Documents

Publication Publication Date Title
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JPH098206A (ja) リードフレームおよびbgaタイプの樹脂封止型半導体装置
JPH098205A (ja) 樹脂封止型半導体装置
JPH098207A (ja) 樹脂封止型半導体装置
JPH08222682A (ja) リードフレームおよびその製造方法
JPS6052050A (ja) リ−ドフレ−ムの製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
US6130027A (en) Process for producing lead frames
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP2861841B2 (ja) リードフレームの製造方法
JP2000332162A (ja) 樹脂封止型半導体装置
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP4237851B2 (ja) 樹脂封止型半導体装置用の回路部材およびその製造方法
KR100187723B1 (ko) 리드온칩(leadonchip)형반도체칩패키지의리드프레임제조방법
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP2008186869A (ja) リードフレーム、およびその製造方法
JPH1056122A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置、およびそれに用いられるリードフレーム部材
JPH09116068A (ja) リードフレームの製造方法
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP3953637B2 (ja) リードフレーム部材の製造方法とリードフレーム部材
JPH10178149A (ja) リードフレーム部材とその製造方法
KR100297108B1 (ko) 엠.씨.엠 패캐이지