JPS605160B2 - パルス・モ−タの制御方法 - Google Patents
パルス・モ−タの制御方法Info
- Publication number
- JPS605160B2 JPS605160B2 JP8658078A JP8658078A JPS605160B2 JP S605160 B2 JPS605160 B2 JP S605160B2 JP 8658078 A JP8658078 A JP 8658078A JP 8658078 A JP8658078 A JP 8658078A JP S605160 B2 JPS605160 B2 JP S605160B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- pulse
- output
- read
- pulse motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
この発明は、パルス・モータの制御方法に関する。
パルス・モータは、1つの入力シフト・パルスに対して
一定の角度だけ回転し、したがって回転角度が入力シフ
ト・パルス数に比例するモータであって、ステップ・モ
ータ、歩進電動機とも現われている。
一定の角度だけ回転し、したがって回転角度が入力シフ
ト・パルス数に比例するモータであって、ステップ・モ
ータ、歩進電動機とも現われている。
近年、集積回路の進歩、普及によってデジタル処理にす
る制御が広範囲に行なわれるようになってきたので「パ
ルス・モータは出力機器として急速にその重要性を増し
てきた。この発明は、パルス・モータの始動、停止、定
速、高速運転はもちろんのこと、正確な位置決め、外部
機器との同期動作など、パルス・モータを広範囲に制御
することのできる制御方法を提供するものである。
る制御が広範囲に行なわれるようになってきたので「パ
ルス・モータは出力機器として急速にその重要性を増し
てきた。この発明は、パルス・モータの始動、停止、定
速、高速運転はもちろんのこと、正確な位置決め、外部
機器との同期動作など、パルス・モータを広範囲に制御
することのできる制御方法を提供するものである。
以下、この発明を現金自動預金機、支払機などの記帳機
における通帳搬送用パルス・モータおよび印字ヘッド移
動用パルス・モータに適用した場合の実施例について詳
しく説明する。
における通帳搬送用パルス・モータおよび印字ヘッド移
動用パルス・モータに適用した場合の実施例について詳
しく説明する。
第1図および第2図に、記帳機における通帳搬送機およ
び印字機構が示されている。
び印字機構が示されている。
搬送機構は、上下に並べて多数配置された搬送ローラ5
1とこれらのローラ51に掛けられた搬送ベルト52と
から構成され、その搬送路にそって通帳位置検出スイッ
チ53、印字行検出センサ54、ページ数議取りセンサ
56などが配置されている。印字機構は、上記搬送路の
適所に設けられた印字ヘッド55を含んでいる。搬送ロ
ーラ51は後述する通帳搬送用パルス・モータ87(第
6図参照)によって駆動され、印字ヘッド55は通帳5
0が所定位置に位置決めされたのち、印字ヘッド移動用
パルス・モータ88(第6図参照)の駆動によって移動
されながら、通帳の所定印字行に数字などを印字する。
通帳50の印字用紙には、日付、払戻し金額、預り金額
、および差引残高を印字すべき欄が設けられ、また所定
の余白部分にはページ数をあらわすバー・コードまたは
アラビヤ数字57が印刷されている。印字行検出センサ
54は、通帳50が搬送されたときに通帳50の日付欄
にそう位置にあり、センサ56はページ数をあらわす数
字57の通過位置にある。これらのセンサ54,56と
しては、たとえば反射形光電検出器が用いられ、日付欄
からの反射光量の変化によって前回印字行を検出する。
また、これらのセンサ54,56としては電荷結合素子
CCDなどの撮像素子を用いることもできる。所要のペ
ージが開かれた通帳50が記帳機内に挿入されると通帳
挿入検出スイッチ(図示略)によってこれが検出され、
通帳搬送用モ−夕87が始動され、通帳50Gまベルト
52間に挟まれた状態で下方に搬送されていく。
1とこれらのローラ51に掛けられた搬送ベルト52と
から構成され、その搬送路にそって通帳位置検出スイッ
チ53、印字行検出センサ54、ページ数議取りセンサ
56などが配置されている。印字機構は、上記搬送路の
適所に設けられた印字ヘッド55を含んでいる。搬送ロ
ーラ51は後述する通帳搬送用パルス・モータ87(第
6図参照)によって駆動され、印字ヘッド55は通帳5
0が所定位置に位置決めされたのち、印字ヘッド移動用
パルス・モータ88(第6図参照)の駆動によって移動
されながら、通帳の所定印字行に数字などを印字する。
通帳50の印字用紙には、日付、払戻し金額、預り金額
、および差引残高を印字すべき欄が設けられ、また所定
の余白部分にはページ数をあらわすバー・コードまたは
アラビヤ数字57が印刷されている。印字行検出センサ
54は、通帳50が搬送されたときに通帳50の日付欄
にそう位置にあり、センサ56はページ数をあらわす数
字57の通過位置にある。これらのセンサ54,56と
しては、たとえば反射形光電検出器が用いられ、日付欄
からの反射光量の変化によって前回印字行を検出する。
また、これらのセンサ54,56としては電荷結合素子
CCDなどの撮像素子を用いることもできる。所要のペ
ージが開かれた通帳50が記帳機内に挿入されると通帳
挿入検出スイッチ(図示略)によってこれが検出され、
通帳搬送用モ−夕87が始動され、通帳50Gまベルト
52間に挟まれた状態で下方に搬送されていく。
そして、通帳50の印字用紙の日付欄の最下行が丁度セ
ンサ54と対向したときに検出スイッチ53が通帳50
の下端を検出する(第2a図参照)。この時点からセン
サ54による日付欄の議取りが開始される。遠張5川ま
なおも下方に搬送され続け、この搬送にともないセンサ
54は通帳50の日付欄を下から上方に向って走査して
いく。そして、前回印字行がセンサ64と対向したとき
にセンサ54に入力する反射光量が減少するからセンサ
54から検出信号が出力される(第2b図)。この後通
張50は一定距離LOだけ下方に搬送され、前回印字行
の次行にあたる今回印字すべき行が印字ヘッド55と対
向する位置に至ったときに通帳搬送用パルス・モータ8
7が停止して、通帳50はその位置に位置決めされる。
検出スイッチ53から検出信号が出力されてからセンサ
54が前回印字行を検出するまでの通帳50の送り量L
Iは、前回印字行の位置に応じて変わるが、センサ54
が前回印字行を検出したときから今回印字行が印字ヘッ
ド55と対向する位置に至るまでの送り量LOは常に一
定である。通帳50が、今回印字行が印字ヘッド55と
対向する位置に位置決めされると、次に印字ヘッド移動
用パルス・モータ88が駆動されて印字ヘッド55が横
方向に動かされ、日付、払戻し金額、預り金額、および
差引残高の各欄のうち所定の欄に所定の文字が中央処理
装置(以下CPUという)からの指令によって印字され
る。第3図には、2相同時励磁方式の場合におけるパル
ス・モータのシフト・パルスSPと、固定子電機子巻線
の各相A,Bの励磁流波形が示されている。A,Bは各
相A,Bの逆方向電流を示している。励磁相は、シフト
・パルスSP毎に、AB→AB→AB→ABと切換えら
れており、これを正転とすれば、逆転の場合にはシフト
・パルスSP毎にAB→AB→AB→ABと切換えられ
る。永久磁石PM形のパルス・モータの回転速度n r
.p.m.は、シフト・パルスSPの周波数をSHZ、
回転子の歯数をNとすれば、n=6庇/小 で表わされ、シフト・パルスSPの周波数Sに比例する
。
ンサ54と対向したときに検出スイッチ53が通帳50
の下端を検出する(第2a図参照)。この時点からセン
サ54による日付欄の議取りが開始される。遠張5川ま
なおも下方に搬送され続け、この搬送にともないセンサ
54は通帳50の日付欄を下から上方に向って走査して
いく。そして、前回印字行がセンサ64と対向したとき
にセンサ54に入力する反射光量が減少するからセンサ
54から検出信号が出力される(第2b図)。この後通
張50は一定距離LOだけ下方に搬送され、前回印字行
の次行にあたる今回印字すべき行が印字ヘッド55と対
向する位置に至ったときに通帳搬送用パルス・モータ8
7が停止して、通帳50はその位置に位置決めされる。
検出スイッチ53から検出信号が出力されてからセンサ
54が前回印字行を検出するまでの通帳50の送り量L
Iは、前回印字行の位置に応じて変わるが、センサ54
が前回印字行を検出したときから今回印字行が印字ヘッ
ド55と対向する位置に至るまでの送り量LOは常に一
定である。通帳50が、今回印字行が印字ヘッド55と
対向する位置に位置決めされると、次に印字ヘッド移動
用パルス・モータ88が駆動されて印字ヘッド55が横
方向に動かされ、日付、払戻し金額、預り金額、および
差引残高の各欄のうち所定の欄に所定の文字が中央処理
装置(以下CPUという)からの指令によって印字され
る。第3図には、2相同時励磁方式の場合におけるパル
ス・モータのシフト・パルスSPと、固定子電機子巻線
の各相A,Bの励磁流波形が示されている。A,Bは各
相A,Bの逆方向電流を示している。励磁相は、シフト
・パルスSP毎に、AB→AB→AB→ABと切換えら
れており、これを正転とすれば、逆転の場合にはシフト
・パルスSP毎にAB→AB→AB→ABと切換えられ
る。永久磁石PM形のパルス・モータの回転速度n r
.p.m.は、シフト・パルスSPの周波数をSHZ、
回転子の歯数をNとすれば、n=6庇/小 で表わされ、シフト・パルスSPの周波数Sに比例する
。
第4図に記帳機内に通帳50を挿入してから、今回印字
行が印字ヘッド55と対向するように通帳50を位置決
めして停止させるまでパルス・モータ87を制御する様
子が示されている。
行が印字ヘッド55と対向するように通帳50を位置決
めして停止させるまでパルス・モータ87を制御する様
子が示されている。
パルス・モータ87の始動期間TIにおいてはシフト・
パルスSP間隔は大きく、tlからt2,t3,t4,
t5としだし、に4・さくなっていき、パルス・モータ
87は徐々に加速される。定速期間T2ではシフト・パ
ルスSP間隔は一定t5であって、パルス・モータ87
は一定速度で運転される。停止する前の停止期間T3で
は、シフト・パルスSP間隔はt5からt6,t7,t
8,t9としだし、に大きくなっていき、減速されなが
ら停止する。この例では、tl,t2,t3,t4をそ
れぞれ6、5、4、3のsとし、t5を2ms、t6,
t7,t8,t9をそれぞれ3、4、5、10のsとし
ている。通帳50を挿入したのちそれが検出されると、
後述するようにスタート・パルスSSが出力され、パル
ス・モータ電圧が保持電圧(たとえば4V)から動作電
圧(たとえばIWまたは24V)に切換わり、パルス・
モータ87は始動する。
パルスSP間隔は大きく、tlからt2,t3,t4,
t5としだし、に4・さくなっていき、パルス・モータ
87は徐々に加速される。定速期間T2ではシフト・パ
ルスSP間隔は一定t5であって、パルス・モータ87
は一定速度で運転される。停止する前の停止期間T3で
は、シフト・パルスSP間隔はt5からt6,t7,t
8,t9としだし、に大きくなっていき、減速されなが
ら停止する。この例では、tl,t2,t3,t4をそ
れぞれ6、5、4、3のsとし、t5を2ms、t6,
t7,t8,t9をそれぞれ3、4、5、10のsとし
ている。通帳50を挿入したのちそれが検出されると、
後述するようにスタート・パルスSSが出力され、パル
ス・モータ電圧が保持電圧(たとえば4V)から動作電
圧(たとえばIWまたは24V)に切換わり、パルス・
モータ87は始動する。
そして、通帳50が搬送ベルト52の位置まで挿入され
れば通帳50の搬送がはじまる。通帳50が搬送されて
いきその下端がスイッチ53の位置はでくればこれがス
イッチ53により検出され、されにセンサ54によって
前回印字行が検出されると、この時点から通帳50は一
定距離LOだけ搬送されたのちに印字位置に位置決めさ
れるのは上述した通りである。通帳50が丁度印字位置
に至ったときにパルス・モータ電圧が保持電圧まで降下
してパルス・モータ87は停止する。さて、センサ54
による前回印字行の検出の時点からパルス・モータ87
を停止させるまでの通帳50の送り量は一定値LOであ
る。他方、パルス・モータ87の回転速度nはシフト・
パルスSPの周波数によって定まる。したがって、セン
サ54による前回印字行の検出時点からパルス・モータ
87に送り出すシフト・パルスSPの個数とパルス間隔
とをあらかじめ定めておけば、通帳50が距離LOだけ
搬送された位置でパルス・モータ87を丁度停止させる
ことができる。このようなシフト・パルスSPの出力制
御は、記憶装置にあらかじめストアされている制御コー
ド‘こもとづいて実行される。
れば通帳50の搬送がはじまる。通帳50が搬送されて
いきその下端がスイッチ53の位置はでくればこれがス
イッチ53により検出され、されにセンサ54によって
前回印字行が検出されると、この時点から通帳50は一
定距離LOだけ搬送されたのちに印字位置に位置決めさ
れるのは上述した通りである。通帳50が丁度印字位置
に至ったときにパルス・モータ電圧が保持電圧まで降下
してパルス・モータ87は停止する。さて、センサ54
による前回印字行の検出の時点からパルス・モータ87
を停止させるまでの通帳50の送り量は一定値LOであ
る。他方、パルス・モータ87の回転速度nはシフト・
パルスSPの周波数によって定まる。したがって、セン
サ54による前回印字行の検出時点からパルス・モータ
87に送り出すシフト・パルスSPの個数とパルス間隔
とをあらかじめ定めておけば、通帳50が距離LOだけ
搬送された位置でパルス・モータ87を丁度停止させる
ことができる。このようなシフト・パルスSPの出力制
御は、記憶装置にあらかじめストアされている制御コー
ド‘こもとづいて実行される。
この制御コードは、第5図に示すように1諸8ビットか
らなり、各ビットを下位からCOO,CD1,CD2,
CD3,CD4,CD5,CD6,CD7,とする。下
位5ビットCDO〜CD4は時間情報TIに割当てられ
、上位3ビットCD5〜CD7は制御情報CIに割当て
られている。時間情報TIは、シフト・パルスSP間隔
tl〜t9を表わすものであって、任意のシフト・パル
ス間隔tはt=〔CD4×〆十CD3x夕十CD2×〆
十CDIxぞ+CDO×〆十1〕×0.1のsで与えら
れる。
らなり、各ビットを下位からCOO,CD1,CD2,
CD3,CD4,CD5,CD6,CD7,とする。下
位5ビットCDO〜CD4は時間情報TIに割当てられ
、上位3ビットCD5〜CD7は制御情報CIに割当て
られている。時間情報TIは、シフト・パルスSP間隔
tl〜t9を表わすものであって、任意のシフト・パル
ス間隔tはt=〔CD4×〆十CD3x夕十CD2×〆
十CDIxぞ+CDO×〆十1〕×0.1のsで与えら
れる。
たとえば、時間情報TIが、、11111″ であれば
これはt=3.2のsを表わし、”11011″は2.
8msを表わしている。
これはt=3.2のsを表わし、”11011″は2.
8msを表わしている。
制御情報CIのうち制御ビットCD5はバッファ・シフ
ト制御ビット(議出し制御ビット)であって、後述する
FIF○(F船t−ln−F船t−○山)バッファ・レ
ジスタ60のシフト許可または禁止を示す。CD5がい
1″のときはシフト許可であり、これを可変モードと呼
ぶ。CD5がぃ0″のときはシフト禁止であり、これを
固定モードと呼ぶ。可変モード‘ま、パルス・モータの
始動期間T1、停止期間T3、センサ54から検出信号
が出力されたのち距離LOだけ送るような定寸送りなど
の場合に用いられる。固定モードは、パルス・モータを
単に定速運転する場合(たとえば定速期間T2)や、セ
ンサ54からの検出信号によって運転状態を変える場合
、すなわち外部同期信号と同期をとる場合に用いられる
。制御ビットCD6はシフト・パルスSPの制御ビット
であって、後述するタイマ62からシフト・パルス用出
力SPOが出力されたときにおの出力SPOを許可また
は禁止するのに用いる。上述のように時間情報TIによ
って与えられるシフト・パルス間隔の最大値は3.2の
sであるから、5ビットの時間情報ではtl,t2,t
7,t8,t9のような3.3のs以上のシフト・パル
ス間隔を表わすことはできず、3.3のs以上の場合に
は2語以上の制御コードが必要となる。そこで、時間情
報TIが2語以上にわたるときにはCD6をい0″とし
てこれを表わす。”0″の場合を拡張モード(シフト・
パルスSP発生禁止)とする。CD6がい1″の場合は
、1語の時間情報TIでシフト・パルス間隔tを表わす
ことができ、これを通常モードとする(シフト・パルス
SP発生許可)。後述するところからよく理解できるよ
うに、制御ビットCD6は前段の制御コードによる動作
を制御するために用いられる。制御ビットCD7は、こ
の実施例では後述するANDゲート73の制御用であっ
て、CD7がい0″の場合にANDゲート73が閉じら
れ、CD7が”1″の場合にANDゲート73が開かれ
る。
ト制御ビット(議出し制御ビット)であって、後述する
FIF○(F船t−ln−F船t−○山)バッファ・レ
ジスタ60のシフト許可または禁止を示す。CD5がい
1″のときはシフト許可であり、これを可変モードと呼
ぶ。CD5がぃ0″のときはシフト禁止であり、これを
固定モードと呼ぶ。可変モード‘ま、パルス・モータの
始動期間T1、停止期間T3、センサ54から検出信号
が出力されたのち距離LOだけ送るような定寸送りなど
の場合に用いられる。固定モードは、パルス・モータを
単に定速運転する場合(たとえば定速期間T2)や、セ
ンサ54からの検出信号によって運転状態を変える場合
、すなわち外部同期信号と同期をとる場合に用いられる
。制御ビットCD6はシフト・パルスSPの制御ビット
であって、後述するタイマ62からシフト・パルス用出
力SPOが出力されたときにおの出力SPOを許可また
は禁止するのに用いる。上述のように時間情報TIによ
って与えられるシフト・パルス間隔の最大値は3.2の
sであるから、5ビットの時間情報ではtl,t2,t
7,t8,t9のような3.3のs以上のシフト・パル
ス間隔を表わすことはできず、3.3のs以上の場合に
は2語以上の制御コードが必要となる。そこで、時間情
報TIが2語以上にわたるときにはCD6をい0″とし
てこれを表わす。”0″の場合を拡張モード(シフト・
パルスSP発生禁止)とする。CD6がい1″の場合は
、1語の時間情報TIでシフト・パルス間隔tを表わす
ことができ、これを通常モードとする(シフト・パルス
SP発生許可)。後述するところからよく理解できるよ
うに、制御ビットCD6は前段の制御コードによる動作
を制御するために用いられる。制御ビットCD7は、こ
の実施例では後述するANDゲート73の制御用であっ
て、CD7がい0″の場合にANDゲート73が閉じら
れ、CD7が”1″の場合にANDゲート73が開かれ
る。
CD7はCD6との組合せで用いられ、特にCD7がい
1″、CD6が,い0″の組み合せはパルス・モータ停
止(エンド・コード)を示す。制御ビットCD7は後に
明らかになるように他の制御にも用いられる。第4図に
示す制御のために、次のコード表に示す制御コードがあ
らかじめ用意され、記憶装置内にストアされている。
1″、CD6が,い0″の組み合せはパルス・モータ停
止(エンド・コード)を示す。制御ビットCD7は後に
明らかになるように他の制御にも用いられる。第4図に
示す制御のために、次のコード表に示す制御コードがあ
らかじめ用意され、記憶装置内にストアされている。
コード表
第6図において、FIFOバッファ・レジスタ60は記
憶装置からデータ・バスを経て議出した制御コードを一
時的に記憶するもので、後述するバッファ・シフト・パ
ルス酸毎に記憶している制御コードを先着順に送り出す
。
憶装置からデータ・バスを経て議出した制御コードを一
時的に記憶するもので、後述するバッファ・シフト・パ
ルス酸毎に記憶している制御コードを先着順に送り出す
。
FIFOレジスタ60から出力される制御コードのうち
時間情報TIはタイマ62に、制御情報CIは制御回路
64に送られる。このFIFOレジスタ60は、8ビッ
ト×64段、6心ゞィトの容量を有している。バッファ
制御回路61はFIFOレジスタ60への制御コードの
転送を制御するもので、CPUへ転送要求信号を出した
り、FIFOレジスタ60の状態、たとえばFIFOレ
ジスタ60が一杯になったかまたは空が生じたかなどを
CPUに知らされる。CPUからのクoック・パルスC
Pは分周器63に入力しており、この分周器63で適当
な周波数に分周される。タイマ62は具体的にはプリセ
ット・カウン夕であって、分周器63からのパルスを計
数し、計数値が、FIFOのレジスタ60からの時間情
報TIによって表わされるプリセット値に達したときに
、パルス状のシフト・パルスS用出力SPOとタイム・
アップ信号TUとを同時に発生する。シフト・パルス用
出力SPOはシフト・パルス制御用ANDゲート66に
送られ、タイム・アップ信号TUは制御回路64に送ら
れる。制御回路64は、スタート・パルスSSとタイム
・アップ信号TUとを入力信号として基準タイミング・
パルスTRを出力するOR回路71、制御情報CIのう
ちの制御ビットCD5出力とIJスタート制御回路68
からのりスタート信号RSとを入力信号とするOR回路
72、制御ビットCD6出力の反転信号と制御信号と制
御ビットCD7出力とを入力信号としエンド・コ−ドを
検出するANDゲート73、パルス・モータが駆動中で
あることを示すフリツプ・フロップ74、可変モード、
固定モード切換用の○フリップ・フロップ75、および
パルス・モータ停止用Dフリツプ・フロップ76から構
成されている。
時間情報TIはタイマ62に、制御情報CIは制御回路
64に送られる。このFIFOレジスタ60は、8ビッ
ト×64段、6心ゞィトの容量を有している。バッファ
制御回路61はFIFOレジスタ60への制御コードの
転送を制御するもので、CPUへ転送要求信号を出した
り、FIFOレジスタ60の状態、たとえばFIFOレ
ジスタ60が一杯になったかまたは空が生じたかなどを
CPUに知らされる。CPUからのクoック・パルスC
Pは分周器63に入力しており、この分周器63で適当
な周波数に分周される。タイマ62は具体的にはプリセ
ット・カウン夕であって、分周器63からのパルスを計
数し、計数値が、FIFOのレジスタ60からの時間情
報TIによって表わされるプリセット値に達したときに
、パルス状のシフト・パルスS用出力SPOとタイム・
アップ信号TUとを同時に発生する。シフト・パルス用
出力SPOはシフト・パルス制御用ANDゲート66に
送られ、タイム・アップ信号TUは制御回路64に送ら
れる。制御回路64は、スタート・パルスSSとタイム
・アップ信号TUとを入力信号として基準タイミング・
パルスTRを出力するOR回路71、制御情報CIのう
ちの制御ビットCD5出力とIJスタート制御回路68
からのりスタート信号RSとを入力信号とするOR回路
72、制御ビットCD6出力の反転信号と制御信号と制
御ビットCD7出力とを入力信号としエンド・コ−ドを
検出するANDゲート73、パルス・モータが駆動中で
あることを示すフリツプ・フロップ74、可変モード、
固定モード切換用の○フリップ・フロップ75、および
パルス・モータ停止用Dフリツプ・フロップ76から構
成されている。
OR回路71の基準タイミング・パルスTRは、シフト
、ロード・パルス発生回路65に送られるとともに、フ
リップ・フロツプ74のセット入力耐子S、およびDフ
リツプ・フロツプ75,76のトリガ入力端子Tに入力
する。OR回路72およびANDゲート73の出力はD
フリツプ・フロツプ75,76のデータ入力端子Dにそ
れぞれ入力する。Dフリツプ・フロツプ75,76はパ
ルスTRのタイミングでその入力端子Dに入力している
信号の状態を謙取り入力信号が、ぃH″であれば正出力
端子Qの出力をいH″にし、入力信号がいL″であれば
反転出力端子Qの出力をいH″にする。
、ロード・パルス発生回路65に送られるとともに、フ
リップ・フロツプ74のセット入力耐子S、およびDフ
リツプ・フロツプ75,76のトリガ入力端子Tに入力
する。OR回路72およびANDゲート73の出力はD
フリツプ・フロツプ75,76のデータ入力端子Dにそ
れぞれ入力する。Dフリツプ・フロツプ75,76はパ
ルスTRのタイミングでその入力端子Dに入力している
信号の状態を謙取り入力信号が、ぃH″であれば正出力
端子Qの出力をいH″にし、入力信号がいL″であれば
反転出力端子Qの出力をいH″にする。
Dフリッブ・フロップ75のデータ入力端子にはOR回
路72の出力、すなわち制御ビットCD5出力またはリ
スタート信号RSが入力しているから、制御ビットCD
5がい1″(すなわちCD5出力が”H″)またはリス
タート信号RSがいH″であれば、基準タイミング・パ
ルスTRが端子Tに入力したときにこれらが読取られて
出力QがぃH″となる。出力Qを可変モード信号KAと
する。逆に、制御ビットCD5がい0″(すなわちCD
5出力がぃL″)でかつリスタート信号RSが”L″で
あれば、パルスTRのタイミング出力Qが、、L″、Q
が”H″となる。出力Qを固定モード信号KOとする。
可変モード信号KAはバッファ・シフト・パルス制御用
のANDゲート67に送られ、固定モード信号KOはリ
スタート制御回路68に送られる。ANDゲート73の
出力は、制御ビットCD6がぃ0″(CD6出力がいL
″)でかつ制御ビットCD7がい1″(CD7出力がい
H″)の場合にのみぃH″になる。
路72の出力、すなわち制御ビットCD5出力またはリ
スタート信号RSが入力しているから、制御ビットCD
5がい1″(すなわちCD5出力が”H″)またはリス
タート信号RSがいH″であれば、基準タイミング・パ
ルスTRが端子Tに入力したときにこれらが読取られて
出力QがぃH″となる。出力Qを可変モード信号KAと
する。逆に、制御ビットCD5がい0″(すなわちCD
5出力がぃL″)でかつリスタート信号RSが”L″で
あれば、パルスTRのタイミング出力Qが、、L″、Q
が”H″となる。出力Qを固定モード信号KOとする。
可変モード信号KAはバッファ・シフト・パルス制御用
のANDゲート67に送られ、固定モード信号KOはリ
スタート制御回路68に送られる。ANDゲート73の
出力は、制御ビットCD6がぃ0″(CD6出力がいL
″)でかつ制御ビットCD7がい1″(CD7出力がい
H″)の場合にのみぃH″になる。
ANDゲート73の出力はDフリツプ・フロツプ76の
データ入力端子Dに入力しているから、ANDゲート7
3の出力がぃH″になった場合にのみ、Dフリツプ・フ
ロツプ76の出力Qは基準タイミング・パルスTRの入
力タイミングで 、、H″ になる。Dフリツプ・フロ
ツプ76の出力をモー夕停止信号MSとする。この信号
MSはフリツプ・フロツプ74のリセット入力端子Rに
送られるとともに、CPUによって読取られる。フリツ
プ・フロツプ74は、OR回路71を経て入力するスタ
ート・パルスSSによってセットされ、以後、モータ停
止信号MSがいH″になるまでセット状態に保持され続
ける。
データ入力端子Dに入力しているから、ANDゲート7
3の出力がぃH″になった場合にのみ、Dフリツプ・フ
ロツプ76の出力Qは基準タイミング・パルスTRの入
力タイミングで 、、H″ になる。Dフリツプ・フロ
ツプ76の出力をモー夕停止信号MSとする。この信号
MSはフリツプ・フロツプ74のリセット入力端子Rに
送られるとともに、CPUによって読取られる。フリツ
プ・フロツプ74は、OR回路71を経て入力するスタ
ート・パルスSSによってセットされ、以後、モータ停
止信号MSがいH″になるまでセット状態に保持され続
ける。
すなわち、フリツプ・フロップ74はパルス・モータが
駆動されている間セット状態に保持され続け、いH″の
出力Qを出力し続ける。このフリップ・フロップ74の
出力Qはリセット解除信号としてタイマ62およびシフ
ト、ロード・パルス発生回路65に送られ、両回路62
,65はこの出力QがぃH″の間、動作を続行する。シ
フト、ロード・パルス発生回路65は、基準タイミング
・パルスTRが入力したときにこのパルスTRよりもわ
ずか(時間ta)に遅れた時点でバッファ・ロード・パ
ルスBLを出力するとともに、このパルスBLよりもさ
らにわずか(時間瓜)に遅れたバッファ・シフト・パル
ス斑を出力する(第7図参照)。
駆動されている間セット状態に保持され続け、いH″の
出力Qを出力し続ける。このフリップ・フロップ74の
出力Qはリセット解除信号としてタイマ62およびシフ
ト、ロード・パルス発生回路65に送られ、両回路62
,65はこの出力QがぃH″の間、動作を続行する。シ
フト、ロード・パルス発生回路65は、基準タイミング
・パルスTRが入力したときにこのパルスTRよりもわ
ずか(時間ta)に遅れた時点でバッファ・ロード・パ
ルスBLを出力するとともに、このパルスBLよりもさ
らにわずか(時間瓜)に遅れたバッファ・シフト・パル
ス斑を出力する(第7図参照)。
バッファ・ロード・パルスBLはタイマ62に送られる
。バッファ・シフト・パルス斑はANDゲート67に送
られ、可変モード信号KAがいH″であってANDゲー
ト67が開いているときのみゲート67を通ってFIF
Oレジスタ601こ送られる。ANDゲート66には、
制御ビットCD6出力が入力している。制御ビットCD
6が、、1″(CD6出力がいH″)の場合にANDゲ
ート66は開かれていり、このときタイマ62からパル
スSPOが出力されればこのパルスSPOはゲート66
を通ってシフト・パルスSPとして送り出される。制御
ビットCD6がい0″(CD6出力がぃL″)であって
ANDゲート66が閉じているときにはタイマ62から
パルスSPOが出力されたとしてもこのパルスSPOは
ゲート66を通過しない。FIFOレジスタ60の最前
段(出力がわ)にストアされている制御コードのうち制
御情報CIは、最前段にシフトされた時点から次段の制
御コードが最前段にシフトされるまで、い1″または、
、0″に応じて、、H″またはぃL″レベルの出力とし
て、制御回路64のOR回路72、ANDゲート73、
およびANDゲ−ト66に入力している。
。バッファ・シフト・パルス斑はANDゲート67に送
られ、可変モード信号KAがいH″であってANDゲー
ト67が開いているときのみゲート67を通ってFIF
Oレジスタ601こ送られる。ANDゲート66には、
制御ビットCD6出力が入力している。制御ビットCD
6が、、1″(CD6出力がいH″)の場合にANDゲ
ート66は開かれていり、このときタイマ62からパル
スSPOが出力されればこのパルスSPOはゲート66
を通ってシフト・パルスSPとして送り出される。制御
ビットCD6がい0″(CD6出力がぃL″)であって
ANDゲート66が閉じているときにはタイマ62から
パルスSPOが出力されたとしてもこのパルスSPOは
ゲート66を通過しない。FIFOレジスタ60の最前
段(出力がわ)にストアされている制御コードのうち制
御情報CIは、最前段にシフトされた時点から次段の制
御コードが最前段にシフトされるまで、い1″または、
、0″に応じて、、H″またはぃL″レベルの出力とし
て、制御回路64のOR回路72、ANDゲート73、
およびANDゲ−ト66に入力している。
また、Fm○レジスタ60の最前段にストアされている
制御コードのうち時間情報TIは、タイマ62にロード
・パルスBLが送られたときにタイマ62にプリセット
・データとして入力する。いま、タイマ62が、上述の
コード表の制御コードDIにおける時間情報い1111
1″を計時しているとする。このときにな、制御コード
D2がFIFOレジスタ60の最前段し、ある。制御コ
ードD2の制御情報のうちCD6はぃ0″であるからA
NDゲート66は閉じている。また、制御コードDIの
制御情報のうちCD5はぃ1″であってスタート・パル
スSSが送られた時点においてDフリップ・フロップ7
5の可変モード信号KAが既に、、H″になっているか
らANDゲート67は開いている。タイマ62が3.2
のsの時間を計時してタイム・アップ信号TUとシフト
・パルス用出力SPOが出力されると、タイム・アップ
信号TUはOR回路7 1を経て基準タイミング・パル
スTRとしてパルス発生回路65およびフリップ・フロ
ップ75の端子Tに送られ(ここでは、フリップ・フロ
ップ74,76の動作については考えない)、出力SP
OはANDゲート66に送られる。制御コードD2の制
御ビットCD5はけ1″であり、いH″信号としててO
R回路72を経てフリツプ・フロツプ75の端子Dに入
力しているからパルスTRが端子Tに入力した時点でこ
のいH″信号が読取られ、フリツプ・フロツプ75の出
力Q、すなわち可変モード信号KAはいH″に保持され
続け、ゲート67もまた開かれ続ける。他方、制御コー
ド○2の制御ビット06は、、0″であり上述のように
ANDゲート66は閉じられているから、出力SPOが
ANDゲート66に送られてもシフト・パルスSPは発
生しない。基準タイミング・パルスTRがパルス発生回
路65に入力した時点から少し(時間ta)遅れてロー
ド・パルスBLが出力される結果、FIFOレジスタ6
0の最前段にストアされている制御コードD2のうちの
時間情報い11011″がタイマ62に入力して、タイ
マ62は再び計時動作を開始する。ロード・パルスBL
が出力されてからさらに少し(時間tb)遅れて発生回
路65からシフト・パルスBSが出力され、ゲート67
が開いているからこのパルス母はFIFOレジスタ60
1こ送られ、制御コードD3がFIFOレジス夕60の
最前段にシフトされる。シフト・パルスBSはロード・
パルスBLよりも少し遅れて出力されるから、制御コー
ドD2の時間情報TIがタイマ62にロードされたのち
に、制御コード03がFIFOレジスタ60の最前段に
シフトされる。また、制御コードD2の制御ビットCD
51こよってANDゲート67が開閉制御され、かつパ
ルスTRよりもシフト・パルスBSが遅れて出力される
から、この制御ビットCD5によって、シフト・パルス
BSをF花0レジスタ601こ送ってFIFOレジスタ
60の内容をシフトさせるかどうかが決定されることが
理解されよう。さらに、シフト・パルスBSは出力SP
Oよりも遅れて出力され「制御コードDIの時間情報を
計時することによって発生する出力SPOが出力された
時点では、ANDゲート66は制御コードD2の制御ビ
ットCD6によって制御されており、出力SPOにもと
づいてシフト・パルスSPを発生させるかどうかは制御
コードD2すなわち次段の制御コードの制御ビットCD
6によって決定されることが理解されよう。さらに、第
6図において、リスタート制御回路68は、パルス・モ
ータが固定モード(CD5『0)で駆動されているとき
に、センサ54やCPUから外部同期信号があり、所定
の条件を満足している場合に、可変モードによる駆動に
切換えるものである。
制御コードのうち時間情報TIは、タイマ62にロード
・パルスBLが送られたときにタイマ62にプリセット
・データとして入力する。いま、タイマ62が、上述の
コード表の制御コードDIにおける時間情報い1111
1″を計時しているとする。このときにな、制御コード
D2がFIFOレジスタ60の最前段し、ある。制御コ
ードD2の制御情報のうちCD6はぃ0″であるからA
NDゲート66は閉じている。また、制御コードDIの
制御情報のうちCD5はぃ1″であってスタート・パル
スSSが送られた時点においてDフリップ・フロップ7
5の可変モード信号KAが既に、、H″になっているか
らANDゲート67は開いている。タイマ62が3.2
のsの時間を計時してタイム・アップ信号TUとシフト
・パルス用出力SPOが出力されると、タイム・アップ
信号TUはOR回路7 1を経て基準タイミング・パル
スTRとしてパルス発生回路65およびフリップ・フロ
ップ75の端子Tに送られ(ここでは、フリップ・フロ
ップ74,76の動作については考えない)、出力SP
OはANDゲート66に送られる。制御コードD2の制
御ビットCD5はけ1″であり、いH″信号としててO
R回路72を経てフリツプ・フロツプ75の端子Dに入
力しているからパルスTRが端子Tに入力した時点でこ
のいH″信号が読取られ、フリツプ・フロツプ75の出
力Q、すなわち可変モード信号KAはいH″に保持され
続け、ゲート67もまた開かれ続ける。他方、制御コー
ド○2の制御ビット06は、、0″であり上述のように
ANDゲート66は閉じられているから、出力SPOが
ANDゲート66に送られてもシフト・パルスSPは発
生しない。基準タイミング・パルスTRがパルス発生回
路65に入力した時点から少し(時間ta)遅れてロー
ド・パルスBLが出力される結果、FIFOレジスタ6
0の最前段にストアされている制御コードD2のうちの
時間情報い11011″がタイマ62に入力して、タイ
マ62は再び計時動作を開始する。ロード・パルスBL
が出力されてからさらに少し(時間tb)遅れて発生回
路65からシフト・パルスBSが出力され、ゲート67
が開いているからこのパルス母はFIFOレジスタ60
1こ送られ、制御コードD3がFIFOレジス夕60の
最前段にシフトされる。シフト・パルスBSはロード・
パルスBLよりも少し遅れて出力されるから、制御コー
ドD2の時間情報TIがタイマ62にロードされたのち
に、制御コード03がFIFOレジスタ60の最前段に
シフトされる。また、制御コードD2の制御ビットCD
51こよってANDゲート67が開閉制御され、かつパ
ルスTRよりもシフト・パルスBSが遅れて出力される
から、この制御ビットCD5によって、シフト・パルス
BSをF花0レジスタ601こ送ってFIFOレジスタ
60の内容をシフトさせるかどうかが決定されることが
理解されよう。さらに、シフト・パルスBSは出力SP
Oよりも遅れて出力され「制御コードDIの時間情報を
計時することによって発生する出力SPOが出力された
時点では、ANDゲート66は制御コードD2の制御ビ
ットCD6によって制御されており、出力SPOにもと
づいてシフト・パルスSPを発生させるかどうかは制御
コードD2すなわち次段の制御コードの制御ビットCD
6によって決定されることが理解されよう。さらに、第
6図において、リスタート制御回路68は、パルス・モ
ータが固定モード(CD5『0)で駆動されているとき
に、センサ54やCPUから外部同期信号があり、所定
の条件を満足している場合に、可変モードによる駆動に
切換えるものである。
このリスタート条件はデータ・バスを通してCPUから
ラツチ回路69に記憶されている。たとえば、センサ5
4から検出信号があった場合に可変モードに変更せよと
いう指令がラツチ回路69に送られているときに、セン
サ54から検出信号があれば、リスタート制御回路68
は、フリップ・フロップ75からの固定モード信号KO
が”H″であることを確認してリスタート信号RSを、
、H″にする。この信号いH″はOR回路72を経てフ
リツプ・フロップ75の端子Dに入力するから、パルス
TRのタイミングでフリップ・フロップ75の出力Q、
すなわち可変モ−ド信号KAが、「H″となる。パルス
モータを固定モードで駆動しているときに外部同期信号
などによって可変モードによる駆動に変更することをリ
スタート処理という。このリスタート処理は、センサ5
4による前回印字行検出ののち距離LOだけ通帳50を
搬送して停止させる場合や、最後に述べるように、外部
同期信号が入力したのち所定数のシフト・パルス出力後
に制御ビットCD7をぃ1″として所定の動作を行なわ
せる場合などに用いられる。通帳搬送用パルス・モータ
87と印字ヘッド移動用パルス・モータ88との2台の
パルスモータに対して、それぞれANDゲート81,8
2、相発生回路83,84、および駆動回路85,86
と、電源回路89が設けられている。
ラツチ回路69に記憶されている。たとえば、センサ5
4から検出信号があった場合に可変モードに変更せよと
いう指令がラツチ回路69に送られているときに、セン
サ54から検出信号があれば、リスタート制御回路68
は、フリップ・フロップ75からの固定モード信号KO
が”H″であることを確認してリスタート信号RSを、
、H″にする。この信号いH″はOR回路72を経てフ
リツプ・フロップ75の端子Dに入力するから、パルス
TRのタイミングでフリップ・フロップ75の出力Q、
すなわち可変モ−ド信号KAが、「H″となる。パルス
モータを固定モードで駆動しているときに外部同期信号
などによって可変モードによる駆動に変更することをリ
スタート処理という。このリスタート処理は、センサ5
4による前回印字行検出ののち距離LOだけ通帳50を
搬送して停止させる場合や、最後に述べるように、外部
同期信号が入力したのち所定数のシフト・パルス出力後
に制御ビットCD7をぃ1″として所定の動作を行なわ
せる場合などに用いられる。通帳搬送用パルス・モータ
87と印字ヘッド移動用パルス・モータ88との2台の
パルスモータに対して、それぞれANDゲート81,8
2、相発生回路83,84、および駆動回路85,86
と、電源回路89が設けられている。
ラッチ回路80には、2台のパルス・モータ87,88
のいずれを駆動させるかのモータ選択指令、正転か逆転
かの回転方向指令、始動、停止指令などがCPUからデ
ータ・バスを経て送られている。ANDゲート81,8
2はモータ選択指令により制御され、選択されたパルス
・モータに対応するゲートが開かれる。ANDゲート6
6からのシフト・パルスSPは開かれたゲート81また
は82を通って相発生回路83または84に送られる。
相発生回路83,84は、シフト・パルスSPにもとづ
いて第3図に示す各相A,A,B,Bを発生するもので
あり、回転方向指令に応じて上述した励磁相の切換えが
行なわれる。駆動回路85,86は、たとえばパワー・
トランジスタなどを含み相発生回路83,84からの各
相の信号にもとづいて励磁相電流をパルス・モータ87
,88に供給する。駆動回路85,86には電源回路8
9から駆動電力が供給される。電源回路89は、始動指
令があった時点から停止指令があるまで電力を供給する
とともに、モータ選択指令に応じて、たとえだパルス・
モータ87に対しては24V、パルス・モータ88に対
しては12Vというように動作電圧を選択して出力する
。第8図を参照して、通帳搬送用パルス・モータ87の
駆動は、記憶装置にストアされている制御コードDI〜
D26をFm○レジスタ60に転送する(ステップ1)
ことから開始される。
のいずれを駆動させるかのモータ選択指令、正転か逆転
かの回転方向指令、始動、停止指令などがCPUからデ
ータ・バスを経て送られている。ANDゲート81,8
2はモータ選択指令により制御され、選択されたパルス
・モータに対応するゲートが開かれる。ANDゲート6
6からのシフト・パルスSPは開かれたゲート81また
は82を通って相発生回路83または84に送られる。
相発生回路83,84は、シフト・パルスSPにもとづ
いて第3図に示す各相A,A,B,Bを発生するもので
あり、回転方向指令に応じて上述した励磁相の切換えが
行なわれる。駆動回路85,86は、たとえばパワー・
トランジスタなどを含み相発生回路83,84からの各
相の信号にもとづいて励磁相電流をパルス・モータ87
,88に供給する。駆動回路85,86には電源回路8
9から駆動電力が供給される。電源回路89は、始動指
令があった時点から停止指令があるまで電力を供給する
とともに、モータ選択指令に応じて、たとえだパルス・
モータ87に対しては24V、パルス・モータ88に対
しては12Vというように動作電圧を選択して出力する
。第8図を参照して、通帳搬送用パルス・モータ87の
駆動は、記憶装置にストアされている制御コードDI〜
D26をFm○レジスタ60に転送する(ステップ1)
ことから開始される。
ステップ1における制御コードの読出しおよびF『0レ
ジスタ60への書込みは1語、すなわち1バイトずつ行
ない、各書込み毎にすべての制御コードの転送を終了し
たかどうかを判断する(ステップ2)。この例では、制
御コードDI〜○26の語数は26であるとあらかじめ
分っているから、CPU内部のデータ・カウンタに語数
26をプリセツトしておき各語のFび○レジス夕60へ
の書込み終了毎にこのデータ・カウンタの内部を−1し
ていき(後述するステップ4)、データ・カウンタの内
容が0になれば全制御コードの転送終了となる。終了の
場合にはステップ5に、データ・カウンタの内容が未だ
0でない場合にはステップ3に移る。ステップ3ではF
IFOレジスタ3が一杯になったかどうかを判断する。
Fm○レジスタ3は上述のように6心ゞィトの容量を有
しているから、この例ではFIFOレジスタが書込まれ
た制御コードで満たされることはないが、墜常全制御コ
ードは6少ゞイト以上であるからこのステップ3が必要
である。FIFOレジスタ60の状態はバッファ制御回
路61によって謙取られCPU‘こ状態信号(たとえば
後述する。READY信号)が送られているからこの信
号によりステップ3による判断が行なわれ、YESであ
ればステップ5に、NOであればステップ4に移行する
。ステップ4では、制御コードのFIFOのレジスタ6
0への書込み毎にデータ・カウンタの内容を−1すると
ともに、メモリ・アドレス・カウンタの内容に十1する
。制御コードはある特定のアドレスを先頭アドレスとし
て連続アドレスで記憶装置内にストアされている。ステ
ップ1において、先頭の制御コードDIを謙出すときに
先頭アドレスをアドレス・カウンタにセットしておけば
、各制御コードの議出し裏にアドレス・カウンタの内容
に十1することにより次に謙出すべき制御コードのアド
レスがアドレス・カウンタによって指定される。ステッ
プ4の処処理を実行するとステップ1に戻り、アドレス
・カウンタによって指定されるアドレスの制御コードを
講出しFIFOレジスタ6川こ書込む。ステップ1〜4
を所要数回線返すと、ステップ2または3でHYESと
なるからステップ5に移って、パルス・モータの駆動条
件、すなわちパルス・モータ87の選択と回転方向(た
とえば正転)の指令をラツチ回路8川こ出力しセットす
る。次に、リスタ−ト条件、すなわちこの例ではセンサ
54を指定する信号をラッチ回路69に送りセットする
(ステップ6)。以上の各条件をセットしたのち、スタ
ート・パルスSSを発生するとともに、ラツチ回路8川
こスタート指令(スタート・パルスSS)を出力する(
ステップ7)。このスタート指令があると、後に述べる
ように第6図の回路の動作により上記コード表のシーケ
ンスにしたがってパルス・モータ87が運転されるが、
パルス・モータ87の運転にともないFIFOレジスタ
60内にストアされている制御コードはその最前段のも
のから順次読出されていくからFIFOレジスタ60‘
こ制御コードを順次補充していかなければならない。
ジスタ60への書込みは1語、すなわち1バイトずつ行
ない、各書込み毎にすべての制御コードの転送を終了し
たかどうかを判断する(ステップ2)。この例では、制
御コードDI〜○26の語数は26であるとあらかじめ
分っているから、CPU内部のデータ・カウンタに語数
26をプリセツトしておき各語のFび○レジス夕60へ
の書込み終了毎にこのデータ・カウンタの内部を−1し
ていき(後述するステップ4)、データ・カウンタの内
容が0になれば全制御コードの転送終了となる。終了の
場合にはステップ5に、データ・カウンタの内容が未だ
0でない場合にはステップ3に移る。ステップ3ではF
IFOレジスタ3が一杯になったかどうかを判断する。
Fm○レジスタ3は上述のように6心ゞィトの容量を有
しているから、この例ではFIFOレジスタが書込まれ
た制御コードで満たされることはないが、墜常全制御コ
ードは6少ゞイト以上であるからこのステップ3が必要
である。FIFOレジスタ60の状態はバッファ制御回
路61によって謙取られCPU‘こ状態信号(たとえば
後述する。READY信号)が送られているからこの信
号によりステップ3による判断が行なわれ、YESであ
ればステップ5に、NOであればステップ4に移行する
。ステップ4では、制御コードのFIFOのレジスタ6
0への書込み毎にデータ・カウンタの内容を−1すると
ともに、メモリ・アドレス・カウンタの内容に十1する
。制御コードはある特定のアドレスを先頭アドレスとし
て連続アドレスで記憶装置内にストアされている。ステ
ップ1において、先頭の制御コードDIを謙出すときに
先頭アドレスをアドレス・カウンタにセットしておけば
、各制御コードの議出し裏にアドレス・カウンタの内容
に十1することにより次に謙出すべき制御コードのアド
レスがアドレス・カウンタによって指定される。ステッ
プ4の処処理を実行するとステップ1に戻り、アドレス
・カウンタによって指定されるアドレスの制御コードを
講出しFIFOレジスタ6川こ書込む。ステップ1〜4
を所要数回線返すと、ステップ2または3でHYESと
なるからステップ5に移って、パルス・モータの駆動条
件、すなわちパルス・モータ87の選択と回転方向(た
とえば正転)の指令をラツチ回路8川こ出力しセットす
る。次に、リスタ−ト条件、すなわちこの例ではセンサ
54を指定する信号をラッチ回路69に送りセットする
(ステップ6)。以上の各条件をセットしたのち、スタ
ート・パルスSSを発生するとともに、ラツチ回路8川
こスタート指令(スタート・パルスSS)を出力する(
ステップ7)。このスタート指令があると、後に述べる
ように第6図の回路の動作により上記コード表のシーケ
ンスにしたがってパルス・モータ87が運転されるが、
パルス・モータ87の運転にともないFIFOレジスタ
60内にストアされている制御コードはその最前段のも
のから順次読出されていくからFIFOレジスタ60‘
こ制御コードを順次補充していかなければならない。
パルス・モータ87の始動後のFび○レジスタ60への
制御コードの書込みは第9図に示すチャートにしたがっ
て実行される。もちろん、ここでは全制御コードが64
語以上の場合を考えている。CPU内のREADYフリ
ップ・フロツプがセットされているかどうかを判断する
(ステップ11)。FIFOレジスタ60の状態は制御
回路61によって読取られ、FIFOレジスタ60‘こ
空が生じた場合には制御回路61からREADY信号が
送られ、READYフリップ・フロツプがセットされる
。READYフリツプ・フロツプがセットされていなけ
れば、このフリツプ・フロップがセットされるまでCP
UはWA1r状態を続ける。ステップ11における判断
がYESであれば、ステップ12に移り、ステップ1と
同機に制御コードを記憶装置から1語論出しFIFOレ
ジスタ60に書込む。そして、データ・カウンタの内容
から制御コードぎ終了したかどうかを判断して、NOで
あればステップ14に移ってF『0レジスタ60の状態
を議取り、FIFOレジスタ60にまだ空があればステ
ップ15でデータ・カウンタの内容から−1し、メモリ
・アドレス・カウンタの内容に十1してステップ12に
戻る。ステップ13で制御コードが終了しているか、ま
たはステップ14でFIFOレジスタ60が満たされて
いると判断した場合には、CPUはWMT状態となる。
パルス・モータ87の停止動作は、後述するようにエン
ド・コードD26の出力がフリツプ・フップ76で読取
られた時点から開始されるが、それは第10図に示すフ
ロー・チャートにしたがって実行される。
制御コードの書込みは第9図に示すチャートにしたがっ
て実行される。もちろん、ここでは全制御コードが64
語以上の場合を考えている。CPU内のREADYフリ
ップ・フロツプがセットされているかどうかを判断する
(ステップ11)。FIFOレジスタ60の状態は制御
回路61によって読取られ、FIFOレジスタ60‘こ
空が生じた場合には制御回路61からREADY信号が
送られ、READYフリップ・フロツプがセットされる
。READYフリツプ・フロツプがセットされていなけ
れば、このフリツプ・フロップがセットされるまでCP
UはWA1r状態を続ける。ステップ11における判断
がYESであれば、ステップ12に移り、ステップ1と
同機に制御コードを記憶装置から1語論出しFIFOレ
ジスタ60に書込む。そして、データ・カウンタの内容
から制御コードぎ終了したかどうかを判断して、NOで
あればステップ14に移ってF『0レジスタ60の状態
を議取り、FIFOレジスタ60にまだ空があればステ
ップ15でデータ・カウンタの内容から−1し、メモリ
・アドレス・カウンタの内容に十1してステップ12に
戻る。ステップ13で制御コードが終了しているか、ま
たはステップ14でFIFOレジスタ60が満たされて
いると判断した場合には、CPUはWMT状態となる。
パルス・モータ87の停止動作は、後述するようにエン
ド・コードD26の出力がフリツプ・フップ76で読取
られた時点から開始されるが、それは第10図に示すフ
ロー・チャートにしたがって実行される。
まず、ステップ21でデータ・カウンタの内容により制
御コードが終了かどうかを判定する。まだ記憶装置から
FIFOレジスタ60に転送されない制御コードがあれ
ばエンド・コードはFIFOレジスタ60から出力され
る筈はないからCPUはWAITする。ステップ21で
YESであれば、フリッブ・フロップ76からモータ停
止信号MSが出力されたかどうかを藷取る。フリップ・
フロツプ76がセットされていなければ同様にCPUは
WA1r状態になり、フリツプ・フロップ76がセット
されていれば、モータ停止をラッチ回路801こ送る(
ステップ23)。これにより、電源回路89による動作
電圧が保持電圧に下り、パルス・モータ87が停止する
。上述のコード表、第4図、第6図、および第7図を参
照して、スタート・パルスSSの出力に先だちFIFO
レジスタ6川こは既に制御コードがストアされているか
ら(第8図ステップ1)、第1番目の制御コードDIの
制御情義に1い001″ の出力がFIFOレジスタ6
0から制御回路64に入力している。
御コードが終了かどうかを判定する。まだ記憶装置から
FIFOレジスタ60に転送されない制御コードがあれ
ばエンド・コードはFIFOレジスタ60から出力され
る筈はないからCPUはWAITする。ステップ21で
YESであれば、フリッブ・フロップ76からモータ停
止信号MSが出力されたかどうかを藷取る。フリップ・
フロツプ76がセットされていなければ同様にCPUは
WA1r状態になり、フリツプ・フロップ76がセット
されていれば、モータ停止をラッチ回路801こ送る(
ステップ23)。これにより、電源回路89による動作
電圧が保持電圧に下り、パルス・モータ87が停止する
。上述のコード表、第4図、第6図、および第7図を参
照して、スタート・パルスSSの出力に先だちFIFO
レジスタ6川こは既に制御コードがストアされているか
ら(第8図ステップ1)、第1番目の制御コードDIの
制御情義に1い001″ の出力がFIFOレジスタ6
0から制御回路64に入力している。
第1番目の制御コードDI中の制御ビットCD5の出力
信号いH″はOR回路72に入力しているから、スター
ト・パルスSSが送られるとフリツプ・フロツプ75の
出力QがぃH″となって可変モード信号KAが、、H″
となり、ANDゲート67が開かれる。制御ビットCD
7の出力信号はぃL″であるからANDゲート73は開
かれずフリッブ・フロップ76のデータ入力端子Dの入
力信号はいL″であり、フリツプ・フロツプ76の出力
Qすなわちモータ停止信号MSもいL″となる。以後、
エンド・コードD26が出力されるまで制御ビットCD
7はいorであり、モータ停止信号MSは、、L^の状
態に保持され続ける。第1番目の制御コードDIに限っ
て制御ビットCD6には意味がない。スタート・パルス
SSがOR回路71を経て基準タイミング・パルスTR
としてフリッブ・フロツプ74のセット入力端子Sおよ
びシフト、ロード・パルス発生回路65に入力すると、
フリツプ・フロツプ74がセットされそのセット出力が
タイマ62およびパルス発生回路65に送られるので両
回路62,65が動作状態となるとともに、時間ねだけ
遅れてパルス発生回路65からバッファ・ロード・パル
スBLがタイマ62に送られ、第1番目の制御コ−ドD
Iの時間情報TIがタイマ62に入力してタイマ62は
計時動作を開始する。また、ゲート67は既に開いてい
るから、パルスBLよりも時間tbだけ遅れてバッファ
・シフト・パルス母が発生回路65からFIFOレジス
タ60‘こ送られるので、第2番目の制御コード○2が
Fm○レジスタ60の最前段にシフトされる。フリップ
・フロップ74はスタート・パルスSSによってセット
されたのちはモータ停止信号MSがいH″になるまでセ
ット状態に保持され続ける。第2番目の制御コードD2
の制御情報は いoorであるから、制御ビットCD6による出力いL
″がANDゲート66に入力しANDゲート66は閉じ
た状態に保持される。
信号いH″はOR回路72に入力しているから、スター
ト・パルスSSが送られるとフリツプ・フロツプ75の
出力QがぃH″となって可変モード信号KAが、、H″
となり、ANDゲート67が開かれる。制御ビットCD
7の出力信号はぃL″であるからANDゲート73は開
かれずフリッブ・フロップ76のデータ入力端子Dの入
力信号はいL″であり、フリツプ・フロツプ76の出力
Qすなわちモータ停止信号MSもいL″となる。以後、
エンド・コードD26が出力されるまで制御ビットCD
7はいorであり、モータ停止信号MSは、、L^の状
態に保持され続ける。第1番目の制御コードDIに限っ
て制御ビットCD6には意味がない。スタート・パルス
SSがOR回路71を経て基準タイミング・パルスTR
としてフリッブ・フロツプ74のセット入力端子Sおよ
びシフト、ロード・パルス発生回路65に入力すると、
フリツプ・フロツプ74がセットされそのセット出力が
タイマ62およびパルス発生回路65に送られるので両
回路62,65が動作状態となるとともに、時間ねだけ
遅れてパルス発生回路65からバッファ・ロード・パル
スBLがタイマ62に送られ、第1番目の制御コ−ドD
Iの時間情報TIがタイマ62に入力してタイマ62は
計時動作を開始する。また、ゲート67は既に開いてい
るから、パルスBLよりも時間tbだけ遅れてバッファ
・シフト・パルス母が発生回路65からFIFOレジス
タ60‘こ送られるので、第2番目の制御コード○2が
Fm○レジスタ60の最前段にシフトされる。フリップ
・フロップ74はスタート・パルスSSによってセット
されたのちはモータ停止信号MSがいH″になるまでセ
ット状態に保持され続ける。第2番目の制御コードD2
の制御情報は いoorであるから、制御ビットCD6による出力いL
″がANDゲート66に入力しANDゲート66は閉じ
た状態に保持される。
また、制御ビットCD5による出力ぃH″がフリツプ・
フロツプ75のデータ入力端子Dに入力している。タイ
マ62が第1番目の時間情報”11111″によって表
わされる3.2のsの時間を計時すると、タイマ62か
ら出力SPOとタイム・アップ信号TUが出力される。
ところが、ANDゲート66は閉じているからシフト・
パルスSPは出力されない。また、フリップ・フロツプ
75の入力端子Dの入力はいH″であるから、タイム・
アップ信号TUが出力された時点でこの、、H″信号が
謙取られフリツブ・フロップ75の出力、すなわち可変
モード信号KAが”H″に保持され続ける。タイム・ア
ップ信号TUがOR回路71を経てタイミング・パルス
TRとして発生回路65に入力すると、時間ね後にロー
ド・パルスBLが出力され第2番目の制御コード○2の
時間情報”11011″がタイマ62に入力してタイマ
62は再び計時動作を開始する。さらに、時間則b後に
シフト・パルス斑が発生するとANDゲート67は開い
たままであるからこのパルスBSはゲート67を経てF
『0レジスタ60に送られ、第3番目の制御コードD3
が最前段にシフトされる。第3番目の制御コードD3の
制御ビットCD6は”1″であるからその出力”H″に
よってANDゲート66が開かれる。
フロツプ75のデータ入力端子Dに入力している。タイ
マ62が第1番目の時間情報”11111″によって表
わされる3.2のsの時間を計時すると、タイマ62か
ら出力SPOとタイム・アップ信号TUが出力される。
ところが、ANDゲート66は閉じているからシフト・
パルスSPは出力されない。また、フリップ・フロツプ
75の入力端子Dの入力はいH″であるから、タイム・
アップ信号TUが出力された時点でこの、、H″信号が
謙取られフリツブ・フロップ75の出力、すなわち可変
モード信号KAが”H″に保持され続ける。タイム・ア
ップ信号TUがOR回路71を経てタイミング・パルス
TRとして発生回路65に入力すると、時間ね後にロー
ド・パルスBLが出力され第2番目の制御コード○2の
時間情報”11011″がタイマ62に入力してタイマ
62は再び計時動作を開始する。さらに、時間則b後に
シフト・パルス斑が発生するとANDゲート67は開い
たままであるからこのパルスBSはゲート67を経てF
『0レジスタ60に送られ、第3番目の制御コードD3
が最前段にシフトされる。第3番目の制御コードD3の
制御ビットCD6は”1″であるからその出力”H″に
よってANDゲート66が開かれる。
また、制御ビットCD5も、、1″であるから、可変モ
−ド信号KAがいH″に保持され続け、ANDゲート6
7もまた開かれ続ける。したがって、タイマ62が第2
番目の制御コードD2の時間情報TIによって表わされ
る2.8仇sの時間を計時し、出力SPOが出力される
とこの出力SPOはANDゲート66を経てシフト・パ
ルスSPとして出力される。時間ね,tbはシフト・パ
ルス間隔に対して無視しうる時間であるから、このシフ
トリゞルスSPはスタート・パルスSSが出力されてか
ら6.0肌s後に出力されることになる。
−ド信号KAがいH″に保持され続け、ANDゲート6
7もまた開かれ続ける。したがって、タイマ62が第2
番目の制御コードD2の時間情報TIによって表わされ
る2.8仇sの時間を計時し、出力SPOが出力される
とこの出力SPOはANDゲート66を経てシフト・パ
ルスSPとして出力される。時間ね,tbはシフト・パ
ルス間隔に対して無視しうる時間であるから、このシフ
トリゞルスSPはスタート・パルスSSが出力されてか
ら6.0肌s後に出力されることになる。
2.8のsの時間を計時したのちタイマ62から出力さ
れるタイム・アップ信号TU‘こもとづいて上記同機に
ロ−ド・パルスBL、シフト・パルス茂が発生回路65
から出力され、第3番目の制御コード○3の時間情報T
Iがタイマ62に受入れられるとともに、第4番目の制
御コードD4がF『0レジスタ60の最前段にシフトさ
れる。
れるタイム・アップ信号TU‘こもとづいて上記同機に
ロ−ド・パルスBL、シフト・パルス茂が発生回路65
から出力され、第3番目の制御コード○3の時間情報T
Iがタイマ62に受入れられるとともに、第4番目の制
御コードD4がF『0レジスタ60の最前段にシフトさ
れる。
以下同様にして制御コードD3〜DIOIこしたがつて
、5のs、4肌s、3ms、2凧s、2のs、2ms毎
にシフト・パルスSPが出力されることは容易に理解さ
れよう。
、5のs、4肌s、3ms、2凧s、2のs、2ms毎
にシフト・パルスSPが出力されることは容易に理解さ
れよう。
ここで、制御コードD3,D5の時間情報TIによって
表わされる3.2のsの時間を計時したときには、制御
コードD4,D6の制御ビットCD6がい0″であるか
らANDゲート66は閉じられており、シフト・パルス
SPは出力されない。そして、制御コードD4,D6の
時間情報TIによって表わされる1.8のs、0.8m
sの計時を完了したときにシフト・パルスSPが出力さ
れ、これによってシフト・パルス間隔5.0凧s、4。
0肌sがそれぞれ得られる。
表わされる3.2のsの時間を計時したときには、制御
コードD4,D6の制御ビットCD6がい0″であるか
らANDゲート66は閉じられており、シフト・パルス
SPは出力されない。そして、制御コードD4,D6の
時間情報TIによって表わされる1.8のs、0.8m
sの計時を完了したときにシフト・パルスSPが出力さ
れ、これによってシフト・パルス間隔5.0凧s、4。
0肌sがそれぞれ得られる。
制御コード○7〜D亀川こついては〜各時間情報TIに
よって決められた時間計時後それぞれシフト‘パルスS
Pが出力される。さて、第lq蟹目の制御コード○IO
の時間情報TIをタイマ62が計時しているときには、
FIFOレジスタ60の最前段には第11番目の制御コ
ードDI Iがストアされており、その制御情報CIは
い01びであって制御ビットCD5は、、o〃であるか
ら信号”L″がDフリップ。
よって決められた時間計時後それぞれシフト‘パルスS
Pが出力される。さて、第lq蟹目の制御コード○IO
の時間情報TIをタイマ62が計時しているときには、
FIFOレジスタ60の最前段には第11番目の制御コ
ードDI Iがストアされており、その制御情報CIは
い01びであって制御ビットCD5は、、o〃であるか
ら信号”L″がDフリップ。
フロップ75のデータ入力端子Dに入力している。した
がって、タイマ62が第1疎費目の制御コードDIOの
時間情報い10011rによって表わされる2.0のs
の時間を計時してタイム・アップ信号TUが出力された
ときに、上記信号”L″がフリップ・フロツプ75によ
って諸取られ可変モード信号KAがいL″、固定モード
信号KOがいH″になる。タイム・アップ信号TU出力
後、発生回路65から出力されるロード・パルスBLに
よって第11番目の制御コードDI Iの時間情報TI
がタイマ62に入力し、タイマ62は計時動作を開始す
る。可変モード信号KAが”L″であってもゲート67
は閉じているから、その後(時間比後)発生回路65か
らシフト・パルスBSが出力されてもこのパルス斑はゲ
ート67を通過せずFIFOレジス夕601こは送られ
ず、第11番目の制御コードDIIが依然としてFIF
Oレジス夕60の最前段にストアされ続ける。タイマ6
2が第11番目の制御コードDIIの時間情報い100
11″によって表わされる2.0msの時間を計時した
時点でもフリップ・フロップ75のデータ入力○はいL
″であるから、なおもANDゲート67は閉じられ続け
、発生回路65から、出力されるシフト・パルス茂はF
moレジスタ601こは送られない。制御コードDII
の制御ビットCD6は”1″であるからANDゲート6
6は開いており、タイマ62による2.0肌sの計時毎
に出力される出力SPOはシフト・パルスSPとして出
力される。したがって、第11番目の制御コード011
がFIFOレジスタ60の最前段に保持され続けた状態
で2.0肌s毎にシフト・パルスSPが出力され続ける
。これが固定モードによる動作である。固定モード‘こ
よる動作からの脱出はリスタート信号RSによって行な
われる。
がって、タイマ62が第1疎費目の制御コードDIOの
時間情報い10011rによって表わされる2.0のs
の時間を計時してタイム・アップ信号TUが出力された
ときに、上記信号”L″がフリップ・フロツプ75によ
って諸取られ可変モード信号KAがいL″、固定モード
信号KOがいH″になる。タイム・アップ信号TU出力
後、発生回路65から出力されるロード・パルスBLに
よって第11番目の制御コードDI Iの時間情報TI
がタイマ62に入力し、タイマ62は計時動作を開始す
る。可変モード信号KAが”L″であってもゲート67
は閉じているから、その後(時間比後)発生回路65か
らシフト・パルスBSが出力されてもこのパルス斑はゲ
ート67を通過せずFIFOレジス夕601こは送られ
ず、第11番目の制御コードDIIが依然としてFIF
Oレジス夕60の最前段にストアされ続ける。タイマ6
2が第11番目の制御コードDIIの時間情報い100
11″によって表わされる2.0msの時間を計時した
時点でもフリップ・フロップ75のデータ入力○はいL
″であるから、なおもANDゲート67は閉じられ続け
、発生回路65から、出力されるシフト・パルス茂はF
moレジスタ601こは送られない。制御コードDII
の制御ビットCD6は”1″であるからANDゲート6
6は開いており、タイマ62による2.0肌sの計時毎
に出力される出力SPOはシフト・パルスSPとして出
力される。したがって、第11番目の制御コード011
がFIFOレジスタ60の最前段に保持され続けた状態
で2.0肌s毎にシフト・パルスSPが出力され続ける
。これが固定モードによる動作である。固定モード‘こ
よる動作からの脱出はリスタート信号RSによって行な
われる。
固定モードによる2。0のsのシフトQノVレスSPに
よつて〆ぐルス。
よつて〆ぐルス。
モ−タ舞乳ま定速で運転され続える結果、通帳58は下
方に搬送されていき遂にセンサ64から前回印字行検出
信号が出力され、この信号がリスタ−ト制制御回路68
に送られると、既にラツチ回路69にはセンサ54を指
定する指令が送られているからく第8図ステップ6)、
制御回路68は固定モード信号KOがいH″であること
を確認してリスタート信号RSをぃH″にする。すると
、タイマ62からタイム・アップ信号TUが出力された
時点でフリップ・フロップ75の可変モード信号KAが
いH″になり、再び可変モードに戻る。可変モード信号
KAがいH″となる結果、ANDゲート67が開かれ、
その後出力されるシフト・パルスBSはゲート67を経
てFIFOレジスタ6川こ送られるから、第12蚤目の
制御コードD12が最前段にシフトされる。制御コード
D12〜D25の制御コードCD5はいずれもい1″で
あるから、制御コードDI〜DIOの処理を全く同じよ
うにして、各制御コードまたは制御コードの紙によって
指定される時間間隔でシフト・パルスSPが出力され、
パルス・モータ87は制御コードD12〜D25にした
がって運転される。
方に搬送されていき遂にセンサ64から前回印字行検出
信号が出力され、この信号がリスタ−ト制制御回路68
に送られると、既にラツチ回路69にはセンサ54を指
定する指令が送られているからく第8図ステップ6)、
制御回路68は固定モード信号KOがいH″であること
を確認してリスタート信号RSをぃH″にする。すると
、タイマ62からタイム・アップ信号TUが出力された
時点でフリップ・フロップ75の可変モード信号KAが
いH″になり、再び可変モードに戻る。可変モード信号
KAがいH″となる結果、ANDゲート67が開かれ、
その後出力されるシフト・パルスBSはゲート67を経
てFIFOレジスタ6川こ送られるから、第12蚤目の
制御コードD12が最前段にシフトされる。制御コード
D12〜D25の制御コードCD5はいずれもい1″で
あるから、制御コードDI〜DIOの処理を全く同じよ
うにして、各制御コードまたは制御コードの紙によって
指定される時間間隔でシフト・パルスSPが出力され、
パルス・モータ87は制御コードD12〜D25にした
がって運転される。
そして、制御コードD25の時間情報TIをタイマ62
が計時しているときにはエンドコードD26がFIFO
レジスタ60の最前段にあり、このコードD26の制御
ビットCD7はぃ1〃、CD6は1・0″ であるから
Dフリツプ・フロツプ76のデータ入力端子DにはいH
″の信号を入力している。
が計時しているときにはエンドコードD26がFIFO
レジスタ60の最前段にあり、このコードD26の制御
ビットCD7はぃ1〃、CD6は1・0″ であるから
Dフリツプ・フロツプ76のデータ入力端子DにはいH
″の信号を入力している。
第25蚤目の制御コードD26の時間情報TIによって
表わされる時間をタイム・アップ信号TUが出力される
と、このタイミングでDフリツプ・フロップ76の出力
Q、すなわちモータ停止信号MSがぃH″となり、パル
スモータ87が停止される。エンド・コードD26の制
御ビットCD6は“0″であるからゲート66は閉じて
おり、シフトパルスSPは出力されない。制御コードD
12〜D25までは、通帳50を距離LOだけ搬送する
に必要な回転量だけパルス・モータ87を回転させるシ
フトパルスSPの数とパルス間隔とを定めており、セン
サ54による前回印字行検出によるリスタートから通帳
50‘ま丁度距離LOだけ搬送されて停止される。上述
のコード表に示される各制御コード‘ま説明の便宜のた
めの1つのモデルであって、実際のパルス・モータ駆動
においてはさらに多数の制御コードがあらかじめ用意さ
れることは言うまでもない。
表わされる時間をタイム・アップ信号TUが出力される
と、このタイミングでDフリツプ・フロップ76の出力
Q、すなわちモータ停止信号MSがぃH″となり、パル
スモータ87が停止される。エンド・コードD26の制
御ビットCD6は“0″であるからゲート66は閉じて
おり、シフトパルスSPは出力されない。制御コードD
12〜D25までは、通帳50を距離LOだけ搬送する
に必要な回転量だけパルス・モータ87を回転させるシ
フトパルスSPの数とパルス間隔とを定めており、セン
サ54による前回印字行検出によるリスタートから通帳
50‘ま丁度距離LOだけ搬送されて停止される。上述
のコード表に示される各制御コード‘ま説明の便宜のた
めの1つのモデルであって、実際のパルス・モータ駆動
においてはさらに多数の制御コードがあらかじめ用意さ
れることは言うまでもない。
また、上記の例では、パルス・モータを始動後加速して
所要の速度で定速運転し、この後パルス・モータを停止
させるために減速しているが、定速運転ののちさらに加
速して高速で定速運転し、高速で所要回転量回転させた
らつぎに減速してある一定速度に落とし、この一定速度
でいまらく運転したのちさらに減速して停止させるよう
なシ−ケンスでパルス・モータを制御することも可能で
ある。
所要の速度で定速運転し、この後パルス・モータを停止
させるために減速しているが、定速運転ののちさらに加
速して高速で定速運転し、高速で所要回転量回転させた
らつぎに減速してある一定速度に落とし、この一定速度
でいまらく運転したのちさらに減速して停止させるよう
なシ−ケンスでパルス・モータを制御することも可能で
ある。
このシーケンスにおける加速、減速制御においては制御
ビットCP5をい1″として可変モードで運転するが、
低速、高速を問わず定速運転のときには制御ビットCD
5をリ0″として固定モードで制御することができる。
さらに、上記の例では時間情報TIで表わされる時間の
単位を0.1msとし、かつ時間情報TIが5ビットで
構成されているから、3.3のs以上の時間を表わす場
合には2つ以上の制御コードが必要となってそのために
制御ビットCD6が案出されているが、単位時間を0.
1のsではなく0.2のs、0.3msのように粗く設
定した場合や、時間情報TIを5ビットではなくさらに
多くのビット数で構成した場合には、制御コードCD6
は不要となる。
ビットCP5をい1″として可変モードで運転するが、
低速、高速を問わず定速運転のときには制御ビットCD
5をリ0″として固定モードで制御することができる。
さらに、上記の例では時間情報TIで表わされる時間の
単位を0.1msとし、かつ時間情報TIが5ビットで
構成されているから、3.3のs以上の時間を表わす場
合には2つ以上の制御コードが必要となってそのために
制御ビットCD6が案出されているが、単位時間を0.
1のsではなく0.2のs、0.3msのように粗く設
定した場合や、時間情報TIを5ビットではなくさらに
多くのビット数で構成した場合には、制御コードCD6
は不要となる。
時間情報TIを5ビット以上で構成したときには、制御
コードは8ビット以上の構成となろう。制御ビットCD
7は上記の例では制御ビットCD6と協働してモータ停
止を表わしているにすぎないが、他に多くの用途がある
。たとえば、ページ数読取り用センサ56によるページ
数57の読取り開始タイミングを設定するのに用いるこ
とができる。パルス・モータ87の始動時には可変モー
ド(CD5=1)で運転し、その後固定モード(CD5
=0)として定速でパルス・モータを駆動する。通帳5
0の下端が検出スイッチ53によって検出されると、こ
の検出スイッチ53の検出信号をリスタート制御回路6
8に送り、リスタート制御回路68からのいH〆 のり
スタート信号RSにより再び可変モード‘こする。スイ
ッチ53の検出ののち通帳50が距離L2だけ搬送され
るとセンサ56はページ数57と対向する位置に至る(
第2図参照)。この距離L2は、可変モードであれば制
御コ−ド‘こよりあらかじめ定めることができるから、
スイッチ53による通帳50の下端検出ののち通帳50
が丁度距離L2だけ搬送されたとき、制御ビットCD7
がぃ1″である制御コードがFIFOレジスタ60の最
前段にシフトされるようにしておくと、センサ56がペ
ージ数57と対向したときにぃ1″である制御ビットC
D7による出力いH″が発生する。この信号いH″を、
フリップ・フロップ76と同様の別途に設けたフリップ
・フロップのデータ入力端子に入力させれば、このフリ
ツプ・フロツプからセンサ56の議取り開始信号が得ら
れる。そして、この論取り開始信号によってセンサ56
の議取り用ゲートを開くようにすればよい。この読取り
開始制御においては、エンドコードとの混合を防ぐため
に制御ビットCD6はぃ1″としておくことが好ましい
。制御ビットCD7は、リスタート処理との協働により
、外部機器に対する種々の制御に用いることができるこ
とが理解されよう。そして、この制御ビットCD7は、
CPUに対する割込信号発生用としても利用可能である
。リスタート処理は、上述のようにセンサ54からの信
号によるリスタート、検出スイッチ53からの信号によ
るリスタートなどパルス・モータの駆動を外部機器の動
作と同期をとる場合に有効であり、上記の例以外に多く
のリスタート処理が可能であるが、通帳の返却終了、チ
ェック異常、走行ヱラ検出時などプログラムからの指令
により固定モードに変更する場合にも利用できる。
コードは8ビット以上の構成となろう。制御ビットCD
7は上記の例では制御ビットCD6と協働してモータ停
止を表わしているにすぎないが、他に多くの用途がある
。たとえば、ページ数読取り用センサ56によるページ
数57の読取り開始タイミングを設定するのに用いるこ
とができる。パルス・モータ87の始動時には可変モー
ド(CD5=1)で運転し、その後固定モード(CD5
=0)として定速でパルス・モータを駆動する。通帳5
0の下端が検出スイッチ53によって検出されると、こ
の検出スイッチ53の検出信号をリスタート制御回路6
8に送り、リスタート制御回路68からのいH〆 のり
スタート信号RSにより再び可変モード‘こする。スイ
ッチ53の検出ののち通帳50が距離L2だけ搬送され
るとセンサ56はページ数57と対向する位置に至る(
第2図参照)。この距離L2は、可変モードであれば制
御コ−ド‘こよりあらかじめ定めることができるから、
スイッチ53による通帳50の下端検出ののち通帳50
が丁度距離L2だけ搬送されたとき、制御ビットCD7
がぃ1″である制御コードがFIFOレジスタ60の最
前段にシフトされるようにしておくと、センサ56がペ
ージ数57と対向したときにぃ1″である制御ビットC
D7による出力いH″が発生する。この信号いH″を、
フリップ・フロップ76と同様の別途に設けたフリップ
・フロップのデータ入力端子に入力させれば、このフリ
ツプ・フロツプからセンサ56の議取り開始信号が得ら
れる。そして、この論取り開始信号によってセンサ56
の議取り用ゲートを開くようにすればよい。この読取り
開始制御においては、エンドコードとの混合を防ぐため
に制御ビットCD6はぃ1″としておくことが好ましい
。制御ビットCD7は、リスタート処理との協働により
、外部機器に対する種々の制御に用いることができるこ
とが理解されよう。そして、この制御ビットCD7は、
CPUに対する割込信号発生用としても利用可能である
。リスタート処理は、上述のようにセンサ54からの信
号によるリスタート、検出スイッチ53からの信号によ
るリスタートなどパルス・モータの駆動を外部機器の動
作と同期をとる場合に有効であり、上記の例以外に多く
のリスタート処理が可能であるが、通帳の返却終了、チ
ェック異常、走行ヱラ検出時などプログラムからの指令
により固定モードに変更する場合にも利用できる。
第6図に示す回路の多くは、CPUが高速動作をするも
のであればCPUによるソフトウェア処理によって置き
かえることができる。
のであればCPUによるソフトウェア処理によって置き
かえることができる。
第11図は、制御回路、シフト、ロード・パルス発生回
路65、およびANDゲート67の動作をプログラム処
理により実行する場合の概略を示している。スタート指
令(ステップ7、第8図参照)ののち、バッファ・ロー
ド・パルスBLを出力して第1番目の制御コードDIの
時間情報TIをタイマ62にプリセットする(ステップ
31)。タイマ62はこの時点から計時動作を開始する
。次にバッファ・シフト・パルスBSを出力してFび○
レジスタ60の最前段に第2番目の制御コード○2をシ
フトする(ステップ32)。タイマ32が制御コードの
時間情報TIにより表わされる時間を計時終了したかど
うかを判断して(ステップ33)、タイム・アップであ
ればFIFOレジスタ60の最前段にある制御コードの
うち制御ビットCD6,CD7をみて(ステップ34)
、CD6羊0またはCD7羊1であればステップ35に
移り、CD6=0、かつCD7こ1であればステップ4
2でモ‐夕停止指令を発生する。ステップ35では、C
D6=1であるかどうかを判断してYESであればゲー
ト66を開いてタイマ62の出力SPOを通過させてモ
ータ・シフト・パルスSPを出力する(ステップ36)
。NOであればステップ36を飛ばしてシフト・パルス
SPを出力させない。この後ロードパルスBLを出力し
てFIFOレジスタ60の最前段にある制御コードの時
間情報TIをタイマ62にプリセットする(ステップ3
7)。この時点よりタイマ62は再び計時動作を開始す
る。さらに、FIFOレジスタ60の最前段にある制御
コードのうち制御ビットCD5がぃ1″であるかどうか
を判断して(ステップ38)、CD5=1であればシフ
ト・パルスBSを発生して(ステップ39)、FIFO
レジスタ60の内容を1段シフトさせる。CD5=0の
場合には、リスタート信号RSがいH″であるかを判断
し、(ステップ40)、RS=日であればステップ39
と同じようにシフト・パルスBSを発生する(ステップ
41)。ステップ39,41でシフト・パルス斑を出力
したのち、およびステップ40でRS=Lの場合にはス
テップ33に戻る。第6図に示す回路では、FIFOバ
ッファ・レジスタ601こ制御コードを一時的にストア
し、最前段にある制御情報によりANDゲート66を制
御するとともに、この制御情報を制御回路64に入力し
てANDゲート67などを制御しているから、第6図の
回路の構成がきわめて簡素になっている。
路65、およびANDゲート67の動作をプログラム処
理により実行する場合の概略を示している。スタート指
令(ステップ7、第8図参照)ののち、バッファ・ロー
ド・パルスBLを出力して第1番目の制御コードDIの
時間情報TIをタイマ62にプリセットする(ステップ
31)。タイマ62はこの時点から計時動作を開始する
。次にバッファ・シフト・パルスBSを出力してFび○
レジスタ60の最前段に第2番目の制御コード○2をシ
フトする(ステップ32)。タイマ32が制御コードの
時間情報TIにより表わされる時間を計時終了したかど
うかを判断して(ステップ33)、タイム・アップであ
ればFIFOレジスタ60の最前段にある制御コードの
うち制御ビットCD6,CD7をみて(ステップ34)
、CD6羊0またはCD7羊1であればステップ35に
移り、CD6=0、かつCD7こ1であればステップ4
2でモ‐夕停止指令を発生する。ステップ35では、C
D6=1であるかどうかを判断してYESであればゲー
ト66を開いてタイマ62の出力SPOを通過させてモ
ータ・シフト・パルスSPを出力する(ステップ36)
。NOであればステップ36を飛ばしてシフト・パルス
SPを出力させない。この後ロードパルスBLを出力し
てFIFOレジスタ60の最前段にある制御コードの時
間情報TIをタイマ62にプリセットする(ステップ3
7)。この時点よりタイマ62は再び計時動作を開始す
る。さらに、FIFOレジスタ60の最前段にある制御
コードのうち制御ビットCD5がぃ1″であるかどうか
を判断して(ステップ38)、CD5=1であればシフ
ト・パルスBSを発生して(ステップ39)、FIFO
レジスタ60の内容を1段シフトさせる。CD5=0の
場合には、リスタート信号RSがいH″であるかを判断
し、(ステップ40)、RS=日であればステップ39
と同じようにシフト・パルスBSを発生する(ステップ
41)。ステップ39,41でシフト・パルス斑を出力
したのち、およびステップ40でRS=Lの場合にはス
テップ33に戻る。第6図に示す回路では、FIFOバ
ッファ・レジスタ601こ制御コードを一時的にストア
し、最前段にある制御情報によりANDゲート66を制
御するとともに、この制御情報を制御回路64に入力し
てANDゲート67などを制御しているから、第6図の
回路の構成がきわめて簡素になっている。
このような、最前段にある制御情報によりANDゲート
66,67などを制御するためには、バッファ・レジス
タとしては少なくとも1バイト(1制御コード分)の記
憶容量を有するもので足りる。また、記憶装置から直後
制御コードを謙出すようにした場合には、バッファ・レ
ジスタは不要となる。さらに多くの変形例をあげること
がきる。
66,67などを制御するためには、バッファ・レジス
タとしては少なくとも1バイト(1制御コード分)の記
憶容量を有するもので足りる。また、記憶装置から直後
制御コードを謙出すようにした場合には、バッファ・レ
ジスタは不要となる。さらに多くの変形例をあげること
がきる。
たとえば、制御コードの制御情報として上述の各制御ビ
ットCD5〜CD7の他に、パルス・モータの選択、正
鞍、逆転などを表わす1ないし複数のパルス・モータ制
御用ビットを含ませることもできるし、制御ビットCD
5〜CD7は1ビットで構成せず2ビット以上で表わし
てもよい。なお、上記の例では通帳搬送用パルス・モー
タ87について詳述してあるが、印字ヘッド移動用パル
ス・モータ88‘こついても同機に取扱えることは言う
までもない。
ットCD5〜CD7の他に、パルス・モータの選択、正
鞍、逆転などを表わす1ないし複数のパルス・モータ制
御用ビットを含ませることもできるし、制御ビットCD
5〜CD7は1ビットで構成せず2ビット以上で表わし
てもよい。なお、上記の例では通帳搬送用パルス・モー
タ87について詳述してあるが、印字ヘッド移動用パル
ス・モータ88‘こついても同機に取扱えることは言う
までもない。
また、この発明は、記帳機のみならず、他の装置内に内
蔵されたあらゆるパルス・モータに適用しうる。以上詳
細に説明したように、この発明によれば、あらかじめ定
められたシーケンスにしたがってパルス・モータの始動
、停止、低速および高速の定速運転など所望の制御を行
なうことができるとともに、搬送または移動物体の正確
な位置決め、外部機器との同期動作などパルス・モータ
の広範囲にわたる制御が可能となる。
蔵されたあらゆるパルス・モータに適用しうる。以上詳
細に説明したように、この発明によれば、あらかじめ定
められたシーケンスにしたがってパルス・モータの始動
、停止、低速および高速の定速運転など所望の制御を行
なうことができるとともに、搬送または移動物体の正確
な位置決め、外部機器との同期動作などパルス・モータ
の広範囲にわたる制御が可能となる。
しかも、定速運転の場合には固定モードで制御しうるか
らメモリ容量が少なくてすむ利点もある。さらにシフト
・パルス制御ビットを用いることによって、1つのシフ
ト・パルス間隔を表わす時間情報を2つ以上の制御コー
ドにわたって設定しうるから、シフト・パルス間隔を広
範囲に制御しうる。
らメモリ容量が少なくてすむ利点もある。さらにシフト
・パルス制御ビットを用いることによって、1つのシフ
ト・パルス間隔を表わす時間情報を2つ以上の制御コー
ドにわたって設定しうるから、シフト・パルス間隔を広
範囲に制御しうる。
第1図は記帳機内部に設けられた通帳搬送路の側面図、
第2図は同正面図、第3図はモータ・シフト・パルスと
各励磁相の関係を示す波形図、第4図はパルス・モータ
の始動から停止までの制御を示すタイム・チャート、第
5図は制御コードを示す図、第6図は制御回路を示すブ
ロック図、第7図は第6図の回路の動作を示すタイム・
チャート、第8図ないし第11図はCPUの実行するプ
ログラムの概略を示すフロー・チャートである。 50・・・・・・通帳、60・・・・・・FIFOバッ
ファ・レジスタ、62・・・・・・タイマ(計時装置)
、64・・・・・・制御回路、65・・・…シフト、ロ
ードパルス発生回路、68……リスタート制御回路、8
3,84……相発生回路、87,88・…・・パルス・
モータ。 第1図第3図 図 N 縦 第4図 第5図 第8図 図 ○ 藤 図 ト 船 第9図 第10図 第11図
第2図は同正面図、第3図はモータ・シフト・パルスと
各励磁相の関係を示す波形図、第4図はパルス・モータ
の始動から停止までの制御を示すタイム・チャート、第
5図は制御コードを示す図、第6図は制御回路を示すブ
ロック図、第7図は第6図の回路の動作を示すタイム・
チャート、第8図ないし第11図はCPUの実行するプ
ログラムの概略を示すフロー・チャートである。 50・・・・・・通帳、60・・・・・・FIFOバッ
ファ・レジスタ、62・・・・・・タイマ(計時装置)
、64・・・・・・制御回路、65・・・…シフト、ロ
ードパルス発生回路、68……リスタート制御回路、8
3,84……相発生回路、87,88・…・・パルス・
モータ。 第1図第3図 図 N 縦 第4図 第5図 第8図 図 ○ 藤 図 ト 船 第9図 第10図 第11図
Claims (1)
- 【特許請求の範囲】 1 パルス・モータのシフト・パルスのパルス間隔を表
わす時間情報を含む多数の制御コードをあらかじめ一定
の順序で記憶装置内に記憶させておき、これらの制御コ
ードを順次読出してその時間情報を計時装置にプリセツ
トし、上記時間情報によって表わされる時間を上記計時
装置が計時したのちに発生する出力にもとづいて上記シ
フト・パルスを発生する制御方法において、各制御コー
ドに時間情報に加えて、読出し許可または禁止を表わす
読出し制御ビツトを含ませ、各制御コードを読出し毎に
読出し制御ビツトを判定して、それが読出し許可である
場合に、計時装置の出力発生後次の制御コードを読出し
てその時間情報を計時装置にプリセツトするとともにそ
の読出し制御ビツトを判定し、読出し制御ビツトが読出
し禁止の場合には、次の制御コードの読出しを禁止して
その制御コードによる制御を、外部信号によって次の制
御コードの読出し禁止が解除されるまで繰返す、パルス
・モータの制御方法。 2 制御情報中に、読出し制御ビツトの他に、外部機器
などの制御用ビツドがあり、これにより外部機器などの
動作開始、または停止をさせる、特許請求範囲第1項記
載のパルス・モータの制御方法。 3 制御情報中に、読出し制御ビツトの他に、パルス・
モータの選択、正転、逆転などを表わすパルス・モータ
制御用ビツトが含まれている、特許請求の範囲第1項ま
たは第2項記載のパルス・モータの制御方法。 4 制御コード中に、パルス・モータ停止を表わすエン
ド・コードが含まれている、特許請求の範囲第1項ない
し第3項のうちいずれか1項に記載のパルス・モータの
制御方法。 5 記憶装置内の多数の制御コードのうち少なくとも1
つがバツフア・レジスタに転送され、読出し制御ビツト
によってこのバツフア・レジスタはからの読出しが制御
される、特許請求の範囲第1項記載のパルス・モータの
制御方法。 6 制御コードが記憶装置から直接読出される、特許請
求の範囲第1項記載のパルス・モータの制御方法。 7 パルス・モータのシフト・パルスのパルス間隔を表
わす時間情報を含む多数の制御コードをあらかじめ一定
の順序で記憶装置内に記憶させておき、これらの制御コ
ードを順次読出してその時間情報を計時装置にプリセツ
トし、上記時間情報によって表わされる時間を上記計時
装置が計時したのちに発生する出力にもとづいて上記シ
フト・パルスを発生する制御方法において、各制御コー
ドに時間情報に加えて、読出し許可または禁止を表わす
読出し制御ビツトとシフト・パルスの発生許可または禁
止を表わすシフト・パルス制御ビツトとを含ませ、各制
御コードの読出し毎に読出し制御ビツトとシフト・パル
ス制御ビツトを判定し、読出し制御ビツトが読出し許可
の場合に、計時装置の出力発生後次の制御コードを読出
してその時間情報を計時装置にプリセツトすることとも
にその読出し制御ビツトとシフト・パルス制御ビツトと
を判定し、読出し制御ビツトが読出し禁止の場合には、
次の制御コードの読出しを禁止してその制御コードによ
る制御を、外部信号によって次の制御コードの読出し禁
止が解除されるまで繰返し、またシフト・パルス制御ビ
ツトが発生許可の場合に、上記計時装置の出力にもとづ
いてシフト・パルスを発生させ、シフト・パルス制御ビ
ツトが発生禁止の場合には、上記計時装置から出力が発
生してもこれにもとづくシフト・パルスの発生を禁止す
る、パルス・モータの制御方法。 8 制御情報中に、読出し制御ビツトとシフト・パルス
制御ビツトの他に、外部機器などの制御用ビツトがあり
、これにより外部機器などの動作開始、または停止させ
る、特許請求の範囲第7項記載のパルス・モータの制御
方法。 9 制御情報中に、読出し制御ビツトとシフト・パルス
制御ビツトの他に、パルス・モータの選択、正転、逆転
などを表わすパルス・モータ制御用ビツトが含まれてい
る、特許請求の範囲第7項記載のパルス・モータの制御
方法。 10 制御コード中に、パルス・モータ停止を表わすエ
ンド・コードが含まれている、特許請求の範囲第7項記
載のパルス・モータの制御方法。 11 記憶装置内の多数の制御コードのうち少なくとも
1つがバツフア・レジスタに転送され、読出し制御ビツ
トによってこのバツフア・レジスタからの読出しが制御
される、特許請求の範囲第7項記載のパルス・モータの
制御方法。 12 制御コードが記憶装置から直接読出される、特許
請求の範囲第7項記載のパルス・モータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8658078A JPS605160B2 (ja) | 1978-07-14 | 1978-07-14 | パルス・モ−タの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8658078A JPS605160B2 (ja) | 1978-07-14 | 1978-07-14 | パルス・モ−タの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5513675A JPS5513675A (en) | 1980-01-30 |
JPS605160B2 true JPS605160B2 (ja) | 1985-02-08 |
Family
ID=13890934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8658078A Expired JPS605160B2 (ja) | 1978-07-14 | 1978-07-14 | パルス・モ−タの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS605160B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60150216A (ja) * | 1984-01-13 | 1985-08-07 | Seikosha Co Ltd | 薄膜磁気ヘツド |
JPH03289826A (ja) * | 1990-04-06 | 1991-12-19 | Mitsubishi Electric Corp | 光合分波モジュールおよびその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2525384B2 (ja) * | 1986-12-18 | 1996-08-21 | キヤノン株式会社 | 絞り機構を有する光学機器 |
CN111987948A (zh) * | 2019-05-23 | 2020-11-24 | 安徽麦科视科技有限公司 | 一种利用fpga实现对步进电机精准控制的***及方法 |
-
1978
- 1978-07-14 JP JP8658078A patent/JPS605160B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60150216A (ja) * | 1984-01-13 | 1985-08-07 | Seikosha Co Ltd | 薄膜磁気ヘツド |
JPH03289826A (ja) * | 1990-04-06 | 1991-12-19 | Mitsubishi Electric Corp | 光合分波モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS5513675A (en) | 1980-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2928518B2 (ja) | ステッピングモータの駆動方法 | |
US4489260A (en) | Method of driving a stepping motor and a drive circuit thereof | |
JPS605160B2 (ja) | パルス・モ−タの制御方法 | |
JP2563302B2 (ja) | ステツピングモ−タの駆動方法及びその駆動方法を用いたシ−ト送り装置 | |
JPS5641793A (en) | Driving system for stepping motor | |
JPS5948176A (ja) | プリンタの用紙送り装置 | |
US2983357A (en) | Electronic counter control for continuous forms feeding | |
US4976555A (en) | Serial printer control circuit enabling line feed during carriage deceleration | |
US6563285B1 (en) | Stepper motor control system | |
JP2713683B2 (ja) | プリンタ制御方式 | |
JPH0596760A (ja) | 熱転写記録装置 | |
JP3445921B2 (ja) | 媒体搬送装置 | |
JP2911214B2 (ja) | 印字制御装置 | |
JPS58127283A (ja) | プリンタ付カ−ド書込/読出装置 | |
JPS6038757B2 (ja) | カ−ド送り出し方式 | |
JPS61266097A (ja) | パルスモ−タ制御方式 | |
JPH05146196A (ja) | ステツピングモータ駆動回路 | |
JPH0140011Y2 (ja) | ||
JP2914204B2 (ja) | ファクシミリ装置 | |
JPH0612526A (ja) | カード搬送停止方式 | |
JPS60258693A (ja) | 磁気カ−ドリ−ダ | |
JPS627561B2 (ja) | ||
JPS62118796A (ja) | ステツピングモ−タの駆動装置 | |
JPH02103156A (ja) | 熱転写式プリンタ | |
JP2729862B2 (ja) | カード搬送装置 |