JPS605096B2 - 周波数シンセサイザ - Google Patents

Description

【発明の詳細な説明】 本発明は少く共電圧制御発振器（ＶＣＣ）と、ｎまたは
ｎ十１（ただしｎは整数）の可調整分周比を有する第１
分周器と、プログラム可能な整数分周比Ｍを有する第２
分周器と、位相比較器と、低域通過フィル夕とをこの順
序で具え、前記第２分周器の出力信号および周波数Ｆの
基準信号を前記位相比較器に供給し、その出力信号を、
前記低域通過フィル夕を介して電圧制御発振器に制御電
圧として供給するようにし、さらに前記第２分周器への
入力パルスも計数すると共に該第２分周器の出力パルス
の各々によって初期計数位置にリセットされる第１のパ
ルスカウンタと、該第１パルスカゥンタの計数位置と第
１調整装置により調整できるデジタル数値ｕとを受け、
前記第１分周器を、周波数ステップの大きさが基準周波
数Ｆに等しくなるように制御する制御信号を発生する第
１の比較装置とを具える第１デジタルループを設けると
共に、前記第２分周器の出力パルスを計数する第２のパ
ルスカゥンタと、該第２パルスカゥンタの計数位置およ
び第２の調整装置によって調整することができるデジタ
ル数値を受けて、前記第１の分周器を、周波数ステップ
の大きさがｚに等しくなるように制御する制御信号を発
生する第２の比較装置との具える第２のデジタルループ
を設け、前記ｚの値を、小数分周を行なうためにＦより
も小さく、すなわちＦをｚの倍数とした周波数シンセサ
イザに関するものである。

このような形式の周波数シンセサィザは単位周波数ステ
ップで調整できると共に水晶発振器から取出すのが好適
な基準周波数によって与えられる精度を有する発振周波
数を得るのに実用されている。

本明細書においては単位ステップ周波数、すなわち種々
のシンセサィザで得ることができる最小周波数ステップ
を記号ｆで表わす。周波数シンセサィザは基本的にはフ
ェーズロックループより成るものであり、発振器と位相
比較器との間に固定のプログラム可能な分周器（分周比
Ｎの分周器）を設けるものである。

この場合、単位周波数ｆは基準周波数Ｆと等しくなる（
ｆ＝Ｆ）。このようなシンセサイザにおいてはループの
固有カットオフ周波数Ｆｃｂは（低域通過フィル夕がな
い場合）、次式で与えられる。Ｋの公
（１） ｆｃｂ＝ Ｎ ここに Ｋの：位相比較器のボルト／ラジアンで表わした勾配、
Ｋ。

：発振器のＮｂ／ボルトで表わした勾配、Ｇ ：低域通
過フィル夕の利得、Ｎ ：発振器の出力と位相比較器の
入力との綜合分筒比（本明細書に記載してある総てのシ
ンセサイザに対して） このようなシンセサイザにおいては、プログラム可能な
分周器の可調整分周値を１だけ増減するという簡単な操
作によって発振器の出力周波数を１単位ステップだけ増
減することができる。

このようなシンセサィザでは、例えば２０００〜４００
０の間でプログラム可能な分周器を設けることにより２
００〜４００Ｍｚの周波数を１００Ｋｚの単位ステップ
で発生させることができる。位相比較器の出力信号を積
分した後は、ループに悪影響を与える不所望なノイズ成
分が入らないようにする必要がある。このためには、低
域通過フィル夕を適切に設計して発生された周波数に付
随して生ずるスプリアス信号を減衰し、発振器の固有ノ
イズよりも小さくなるようにする必要がある。特に次の
関係を満足する必要がある。Ｆｄ＜Ｆ
‘２１一方、ループの応答を十分に遠
くするためには低域通過フィル夕のカットオフ周波数を
余り低くすることはできず、いかなる場合でもフィル夕
Ｆｃｂがないときのループに固有のカットオフ周波数よ
りも高くしてループの安定度を適当に維持する必要があ
る。

したがって次の条件を満たす必要がある。Ｆｃｂ＜Ｆｃ
ｆ ｛３１上記
の条件（２｝および‘３’を組合せると次の条件が得ら
れる。

Ｆｃｂ＜Ｆｃｆ＜Ｆ
■したがって低域通過フィル夕はこの条件【４｝を満た
す必要がある。

さらに制御ループの保持範囲を十分に大きくするために
はフィル夕のカットオフ周波数をできるだけ高くする必
要がある。したがって前述した例ではカットオフ周波数
をＦｃｆ＝がセとしている。このようなシンセサイザに
おいて単位ステップの大きさをできるだけ小さくして単
位ステップの個数を増大させたい場合には、基準周波数
の値Ｆを比例的に低減すると共に分周器の調整可能なス
テップ数を比例的に増大させる必要がある。例えば上述
した第１の数値例に述べた形式のシンセサィザにおいて
、５０位のステップで２００〜４００Ｍｚの周波数を発
生させるときは、固定の分周器を４０００〜８００００
の間でプログラム可能とすると共に基準周波数を５０Ｋ
ｚとする必要がある。しかし、このような方法で単位ス
テップの大きさを減少させると、カットオフ周波数ｆｃ
ｆおよびＦｃｂも低くする必要があり、これにより上述
した欠点が生ずるため、このような方法には幾つかの制
限がある。上述した条件｛１）および４）から明らかな
ように、上述した第２の数値例においてはフィル夕のカ
ットオフ周波数を５０％だけ低減して約１位とする必要
がある。しかし、既知の小数分周技術を用いることによ
り上述した欠点を除去することができる。

すなわち予じめ決めたりズムにしたがって分周器のプロ
グラムした値またはこの分筒器への入力パルス数に自動
的に作用するデジタルループを設け、単位ステップ周波
数ｆを基準周波数Ｆの分数に等しくすることができる。
このような小数分周技術を用いると、上述したものに比
べて、プログラム可能な分周器の出力パルス間の時間隅
の変動が僅かであるが生ずることになる。この変動は位
相比較器の出力における妨害となるが、同様の出力特性
を得る場合にプログラム可能な分周器の可調整ステップ
の個数が一層少なくなると共にループフィル夕のカット
オフ周波数が一層高くなり、その結果ループ応答が改善
され、一層遠い制御が行なわれるという利点が得られる
。このような周波数シンセサイザは、例えばフランス特
許第１５５Ｍ９５号明細書に記載されており、既知であ
る。

このようなシンセサイザによれば、例えば２００〜４０
０の間でプログラム可能な分周比を有する分周器を用い
、基準周波数をＩＮｂとし、約２００Ｋｚのカットオフ
周波数を有するフィル夕を用いて２００〜４００Ｍｚの
間で１００Ｋｚの単位ステップで調整できる周波数を得
ることができ、上述したものに比べて１０倍も良好であ
る。今Ｎ′を所望のメガヘルツ値とし、Ｎ′が分周器を
調整した値Ｎに等しいと仮定すると共にｋを１００Ｋｚ
の単位ステップの所望の整数の個数（ｋ≦９）と仮定す
る。この場合には第２のデジタルループは、１０回の分
周サイクル毎に、すなわち約１０ＡＳ後にｋ回だけＮ＋
１で分周し、１０−ｋ回だけで分周することになり、そ
の結果得られる周波数は、ｋ■＋１）十（１０一ｋ州＝
Ｎ＋誌が位 ｛５）１○となる。

このような分周器の出力パルスのリズムは；古市となり
、位相比較器の出力において１００Ｋｚの周波数を有す
るスプリアス信号が生ずることになり、このスプリアス
信号はフィル夕のカットオフ周波数よりも高い位置にあ
るが、このスプリアス信号のエネルギーレベルは十分に
小さいのでフィル夕によって容易に除去することができ
る。したがって、このフィル夕は次の条件を満たすカッ
トオフ周波数Ｆｄを有するものとする必要がある。Ｆｄ
＜ｆ ｛６｝この■式と
上述した（３’式とを組合せると、Ｆｃｂ＜Ｆｃｆ＜ｆ
【７｝なる条件を
満たすものとなる。

このような小数分周原理に基づいて単位ステップを１０
０Ｋｚの代りに２弦ｚとするには、デジタルループにモ
ジュｏ−１０カウン夕の代りにモジュロー４０カウンタ
を設ければよい。

このためにはフィル夕のカットオフ周波数を２郎ｚより
も低くして式【７）から明らかなように２８セのスプリ
アス信号成分を十分に抑圧するようにする必要がある。
今まで述べてきた装置は周波数シンセシスに好適である
。このような装置を、例えば基準周波数を変調のリズム
で変えて位相または周波数変調器として用いる場合には
、この変調の最大の許容し得るリズムは低い値に制限さ
れる。例えばこのような装置を２歌ｚの単位ステップで
作動させるときは、変調の固有周波数が約Ｆｃｂ／３の
値を超えないとき、したがって例えば毎秒弦ビットを超
えないときにだけ変調に応答して生ずる位相歪みを許容
し得る範囲内に抑えることができる。本発明の目的は、
単位ステップがづ、さし、点、周波数範囲が広い点とい
った特性上の利点をそのま）維持すると共に比較的高い
カットオフ周波数Ｆｄを有するループフィル夕、したが
って特に相当高い変調リズムを可能にするループの固有
カットオフ周波数Ｆｃｂで実現することができる上述し
た種類の周波数シンセサィザを提供しようとするもので
ある。本発明は上述した種類の装置において、第３のデ
ジタルループを設け、ｙをＦよりも小さく、かつ、Ｆを
ｙの倍数とするとき、このｙに等しい周波数ステップを
発生させるようにし、この第３デジタルループには、前
記第２分周器の出力パルスを計数する第３のパルスカウ
ンタ（モジュローＦ／ｙ）と、前記第３カゥン夕の計数
位置ａと、第３の調整装置によって調整できるデジタル
数値ｒとを比較して、計数位置ａが数値ｒよりも小さい
かまたは等しくなる度毎に前記第１調整装置の数値ｕを
１単位だけ増大させる出力信号を発生する第３の比較器
とを設けたことを特徴とするものである。

本発明は、１つの周波数ステップの代りに大きさの異な
る２つの周波数ステップを用い、これら周波数ステップ
の各々の周波数の値を基準周波数Ｆの約数とし、これら
２個の周波数ステップの各々の周波数よりも数倍も低い
差の周波数を単位周波数ステップｆまたはその倍数に等
しくする場合には、位相比較器の出力信号に現われ、単
位ステップｆに等しい周波数を有するスプリアス信号成
分のエネルギーレベルを著しく低減することができ、発
振器の固有のノイズよりも低くすることができることを
確かめ、斯かる認識に基いて為したものである。

正確な実験検討の結果、本発明によれば、十分にリニア
な特性を有する位相比較器の出力信号には２つの周波数
ステップの周波数のスプリアス信号成分のみが現われ、
これらの単位ステップｆまたはその倍数の周波数のスブ
リアス信号成分は何んら現われないことを確認した。

図面につき本発明を詳細に説明する。

第１図に示す既知の周波数シンセサィザは電圧制御発振
器１と、分筒比をｎ又はｎ十１（但しｎは整数）に切替
えられる第１分周段２と、プログラム可能な分周比を有
する第２分周段３と、位相比較器４と、ループフィル夕
５とをこの順序で有する主フェローズロックループ（Ｐ
ＬＬ）を具える。

電圧制御発振器１は周波数レンジが互に一部重なり合う
複数個の異なる電圧制御発振器（ＶＣＯ）をまとめて記
号的に示したものである。

例えば２２即位から４００Ｍｚのレンジをカバーするた
めには電圧制御発振器１は各々６０他力バーする３個の
ＶＣＯで構成し、１個のＶＣＯから他のＶＣＯへの切替
は例えば或る所望周波数を調整するように動作する装置
により自動的に行なわれる。分周比をｎ又はｎ十１に調
整できる第１分周段２の分競比は入力端子２５に制御パ
ルスが存在しない場合はｎとし、入力端子２５に制御パ
ルスが存在する場合はｎ＋１とする。プログラム記憶式
の（第２の）分周段３は第１分周段２の出力パルスの数
を整数Ｍ分の一に下げる（Ｍは例えば２２と３０の間と
する）。分周比Ｍは先ずその十進値を各々二進値で表わ
し、これを双投スイッチ６により第２分周段３にセット
する。位相比較器４ではプログラム記憶式分周段３の出
力信号と第２の入力端子８からこの位相比較器４に入力
される基準信号との間の位相差を比較する。この基準信
号（周波数Ｆ）は例えば水晶制御発振器９の出力信号を
分周器１０で整数Ｐ分の一に分周して得る。位相比較器
４が検出した位相差はループの位相が幅が可変の論理信
号でロックされている状態でこの位相比較器４の出力端
子に現われる。この論理信号は積分されて振幅が上記位
相差に比例する直流電圧を得る。主ループを閉じるフィ
ルタ５は位相比較器４の出力信号内に混在するスプリア
ス信号を除去することを目的とする低域フィル夕である
。これらのスプリアス信号は一方では位相比較器４で作
られると共に他方では小数分周原理（ｄｅｃｉｍａｌｆ
ｒａｃｔｉｏｎｓｐｒｉｎｃｉｐｌｅ）により生ずる。
第１図の装置は更に周波数サーチループを具える。この
周波数サーチループは水晶制御発振器９の出力端子と電
圧制御発振器１の第２入力端子との間に設けられるもの
で、これは周波数弁別器１１と、カウンタ１２と、デジ
タルーアナログ変≠器１３とをこの順序で具える。周波
数弁別器１１では水晶発振器９の出力周波数をプログラ
ム記憶式分周段３の出力周波数と比較する。主ループ位
相がロックされている時はこれらの両周波数の比はＰ：
１（Ｐ＝固定分局器１０の分周比）でなければならない
。この周波数の比が予じめ定められた周波数しきい値に
対応する許容誤差範囲内で得られている限り、周波数弁
別器１１はカウンタ１２を上方に１単位だけ歩進させる
。これに対応してＤ−Ａ変換器１３の出力端子に現われ
る出力電圧が或る一定電圧値だけ上昇する。このＤ−Ａ
変換器１３の出力電圧により電圧制御発振器１を１段ず
つ制御する。目盛られている電圧段の値と電圧制御発振
器１の制御電圧一周波数特性の勾配Ｋ。とに依存して電
圧制御発振器１の出力周波数がどれだけディスクリート
に高くなるかが決まる。カゥンタ１２の内容が１単位だ
け前進する度毎にこのようなプロセスが行なわれ、電圧
制御発振器１の周波数は１周波数ステップＰＦ、例えば
か心だけ高くなる。このサーチループは巡回的に且つ逐
次的に動作する。即ちカウンタ１２の出力信号はその入
力端子にフィードバックされ、これにより各計数サイク
ルの終りに於て３個の電圧制御発振器を巡回的に走査し
て位相をロックするのに最適な幅である中副Ｆを有する
周波数レンジに達する。その後で位相ロックを行ない主
ループ並びにサーチループを安定させる。これと共にカ
ワンタ１２の内容は全位相ロック期間を通じて変化しな
くなる。この他周波数弁別器１１の各出力パルスにより
制御される単安定マルチパイプレータ１４を周波数弁別
器１１の出力端子と位相比較器４の第３の入力端子との
間に設ける。この単安定マルチパイプレータ１４の第２
の出力端子を周波数弁別器１１の第３の入力端子に接続
する。この単安定マルチパイプレータ１４の機能は各周
波数ステップＰＦ毎にサーチループをスイッチオンし、
次に位相比較器４と周波数弁別器１１に付加的遅延作用
を与えて位相ロッキング動作を完了させてからメインル
ープに作用するものである。これにより発振器の制御に
妨害が生ずる危険を回避できる。２個のループが同時に
動作すると妨害が生ずる恐れがある。

第１図に示す既知の周波数シンセサィザは小数分周原理
に従って分周するもの）特別な実施例であって、こ）で
は電圧制御発振器１と位相比較器４との間に設けられる
分周器を２部、即ち分周比を値ｎ又はｎ十１に調整でき
る第１分間段２と第２のプログラム記憶式分周段３とに
分割している。

全分周比Ｎの自動切替は第１分周段２の切替に応答して
のみ行なわれる。例えば分周器を十進計数モードもこ調
整する場合は、百位と十位は双役スイッチ６を操作する
ことにより第２分周段３で調整する。この時一位（単位
）は第１分周段２で作る。本例では第１分周段２をモジ
ュロー１０′１１カウン夕とする。こ）で単位（一位）
は基準周波数Ｆ‘こ等しい、電圧制御発振器１の周波数
ステップを意味するものと理解されたい。即ち例えば基
準周波数が１００Ｋｚの時は１００Ｋｚであり、好まし
くは基準周波数をＩＮｂとし単位をＩＭｚとする。基準
周波数の信号の周期１／Ｆを以後「サイクル」と称する
。例えば基準周波数がＩＮｂならば１仏秒である。単位
は第１分周段２の出力端子とこの分周段の第２入力端子
２５との間に接続される第１デジタルループにより作ら
れるもので、この第１デジタルループは第１カウンター
６と第１比較器１７と加算器１８と第１同期素子１９と
をカスケード接続したものである。なお導線３２は第１
比較器１７と加算器１８とを結ぶものである。第１カウ
ンター６の容量は小数分周原理に基づいて周波数シンセ
サィザを作動させるため９に等しいかそれよりも大きく
とる。第１カウンタ１６の容量が９を越える場合はこの
第１カウンター６は値９に達するごとに導線１５で象徴
的に示したフィードバックループを使ってその初期計数
位置に自動的にリセットされ、この初期計数位置に止め
られる。第１カゥンタ１６はその第２入力端子に第２分
周段３の出力端子から送られてくるゼロリセツトパルス
が到釆する迄この初期位置に止められる。このゼロリセ
ットパルスは適当な方法で作られ、第２同期素子２０で
同期がとられる。このゼロリセットパルスはプログラム
可能な分周段３を零にするのにも使用される。この目的
で第２同期素子２０の第２入力端子（制御入力端子）に
導線３３を経て第１分周段２の出力パルスを入力する。
その際第２分周段３の各出力パルスの立上り縁が第１分
周段２の出力パルスの立上り縁と一致する。これは周波
数シンセサィザのクロック信号発生器としても機能する
。上言己ゼロリセットパルスにより第１カウンター６の
９に向う計数周期が開始する。この第１カウンター６は
例えば２個のスイッチング位置を有する双役スイッチ６
のようなスイッチ２１を介して第１比較器１７に接続さ
れており、これにより第１カウンタ１６の計数内容を表
す二進数値Ｖが自動的に第１比較器１７にセットされる
。この数ｖ（これは０から９迄変る）は第１カウンター
６が第１分周段２をこの第１カゥンタ１６の第１入力端
子に結んでいる導線２２を経て１個のパルスを受け取る
毎に１だけ増大する。双役スイッチ６と同じ形式のスイ
ッチ２３を手動操作して第１比較器１７に発生させたい
所望周波数に対応する手動調整可能な数ｕを与える。

ｖの数値がｕよりも小さいか等しい場合は第１比較器１
７から加算器１８と第１同期素子１９とを経て第１分周
段２の第２入力端子に１個のパルス又は好ましくは高レ
ベルの直流電圧を与える。第１同期素子１９の機能は適
当な瞬時、即ち第１分周段２の各出力パルスが現われた
直後に第１分周段２に１個の制御パルスを印加するにあ
る。この目的でこの第１分周段２の出力端子を導線２４
を介してこの第１同期素子１９の第２入力端子に接続し
、第１同期素子１９の出力端子を導線２５′を介して第
１分周段２の制御入力端子に接続する。換言すれば第１
分周段の分周比がｎ又はｎ＋１の期間に第１比較器１７
から制御パルスが送られてこない時は次の分周期間がｎ
（１０）個の発振器出力パルスが現われる期間に相当す
る。この期間中の任意の瞬時に１個の制御パルスを受取
るとこの制御パルスは第１同期素子１９内のレジスタに
蓄わえられたま）にとゞまり、第１分周段２の制御入力
端子に転送されない。この期間経過後に第１同期素子１
９が第１分周段２の出力パルスを受け取るや否やこれと
同時に分周比１０の分周期間が完了する。制御パルスが
受け取られると第１分周段２は次の分周期間に分周比ｎ
＋１（１１）に切替わり、その分周期間の持続時間はｎ
＋１個の発振器出力パルス分の時間間隔に等しい。第１
図の装置はこの他第２のデジタルループを具える。この
第２のデジタルループは第２分周段３の入力端子７と第
１分周段２の制御入力端子２５との間に設けられるもの
で、第２同期素子２０と第２カウンタ２６と第２比較器
２７と加算器１８と第１同期素子１９とをカスケード接
続したものである。加算器１８の異なる入力端子に夫々
第１比較器１７と第２比較器２７の出力端子を接続する
。第２力ウンタ２６はモジュロＱカウンタ、例えばモジ
ュロ１０又はモジュロ４０カウンタとする。この第２カ
ゥンタ２６は第１カウンタ１６を第１比較器１７に接続
する場合と同様にスイッチ２７に接続する。この第２比
較器２７で第２カゥンタ２６の計数内容をスイッチ２９
を介して第２比較器２７にセットされている手動調整で
きる二進値ｗと比較する。第２カウンタ２６の動作は、
この第２カゥンタ２６の内容が増大する速度は第１カウ
ンタの内容が増大する速度よりもＭ情遅い点で第１カウ
ンター６の動作とは異なっている。第１カウンター６の
動作が不連続的なのと対照的に第２カウンタ２６の動作
は連続的である。蓋しこの第２‐カゥンタ２６は最大計
数位置に達すると自分自身で自動的にゼロ位置にリセッ
トするからである。基準周波数Ｆを周期で表わして１仏
秒に等しいとすると、こ）に述べた動作上の差異により
各１山秒サイクルの第１の部分中に第１比較器１７の出
力端子には繰り返し周波数ＭＭｚでｕ個のパルスが順次
に又は好ましくはパルス系列の持続時間と等しい持続時
間を有する直流電圧信号が現われ、他方第２比較器２７
は各１仏秒サイクル毎に１個の出力パルスを出す（これ
はＷサイクル中に起こる）。これらの出力パルスの繰り
返し周波数はＩＮｂであり、このパルス系列又は好まし
くは直流電圧信号はモジュロＱカゥンタ２６のモジュロ
値Ｑに等しい回数反復する。例えば第２カウンタ２６が
モジュロ１０カウンタでｗが７に等しい場合は第２比較
器２７の出力導線３１に周期１〃秒の７個のパルスから
成る系列が２７系列現われる。各系列の持続時間は７仏
秒に等しい。例えばｕを５に等しいとし、更に基準周波
数をＩＮｂ‘こ等しいとすると周期１山秒を有する７個
のパルスから成る１７系列第１比較器１７の出力導線３
２に現われる。１系列の持続時間は５／Ｍム秒に等しい
。

従って出力導線３２の１パルス系列現われる毎にの出力
導線３１は１個のパルスが現われるか又はパルスが現わ
れないことになる。加算器１８はの導線３１及び３２を
通って送られてくる全てのパルスを記録する。詳しく云
うと、１サイクルの持続時間内に受け取られたパルス毎
に別個のレジスタに記録する。このサイクルの持続時間
は第２同期素子２０の出力端子と加算器１８の第３入力
端子とを結んでいる導線３０を通って送られてくるパル
スにより決まる。各サイクルの終了時に導線３１を経て
送られてくるパルスがあればこれを加算器１８に蓄わえ
、その後で瞬時ｔｏに第１同期素子１９の優先順位で転
送し、その後で予じめ定められた遅延時間ｒ後（これは
高々導線２２に現われるパルスの周期に等しい）、即ち
瞬時ｔ。十ｒに導線３２から到来するパルス系列を加算
器１８に蓄わえ、これらのパルスが導線３２を経て加算
器１８に印加されるリズムと同一リズムで転送する。第
１図の周波数シンセサィザで作られる周波数は４・数分
周原理に関する既知の式に従えばＷＮ＋ｕ＋１）十まＱ
−Ｗ）■十ｕ）：Ｎ十ｕ＋言に等しく、単位ステップの
周波数の大きさは基準周波数Ｆの周波数の１／Ｑに等し
く、従ってＦ／Ｑ＝ｚ（第１図の場合はｚ＝ｆ）である
。

第１分周段２で分周比ｎ＋１に分周するのを制御する制
御パルスは第２比較器２７かち得られ、前記単位よりも
Ｑ倍小さい単位ステップを形成する。而してこれらの制
御パルスは不規則な瞬時に現われるためこれにより単位
ステップの周波数に等しい周波数、従ってＦ／Ｑを有す
るスプリァス変調△Ｆ′が導入される。位相比較器の出
力信号内に含まれているこの不所望な周波数をループフ
ィル夕５により抑圧する。この目的でループフィル夕５
のカットオフ周波数はＦ／Ｑよりも可成り低くとる。他
方Ｆｃｂ＜Ｆｄ（前記【３ー式参照）という条件も満足
しなければならない。こ）で、Ｆ＝ＩＮＺＫの＝ｌｖ／
ラジアン Ｋｏ＝即位／ｖ Ｇ＝１ とし、２００Ｎセと４０のＭｚの間の周波数を作るもの
とする（こ）でＮは２００と４００との間で変わる）。

この時式｛１’によりＦＣｂ＝空尊盤 となる。

平均分周比を３００とするとこの結果Ｆｃｂ＝２０Ｋｚ
となる。

これらの数値は前述したように電圧制御発振器１の周波
数が刻位だけ増大する（ＰＦ！刻心）ことを意味する。
これから結論すると１００位の単位ステップを有する周
波数を作るためには式｛７｝で表わされた２個の上記条
件を満足するためループフィル夕５はカットオフ周波数
が２側ｚと１００位との間にくる低域フィル夕としなけ
ればならない。

代りに第１図の周波数シンセサィザで周波数ｆ＝ｚ＝２
弧の単位ステップを得たいのならば第２カウンタ２６を
モジュロ４０カウンタとすればよい。

この時低域フイルタ５で抑圧すべきスプリアス信号は２
靴ｚに位置し、従って低域フィル夕５のカットオフ周波
数Ｆ小従って周波数Ｆｃｂは２靴ｚ以下としなければな
らない。このような状況の下で低域フィル夕５を造るこ
とは困難である。蓋し周波数Ｆｃｂ近傍での位相余裕が
十分あり（ナィキストの安定条件）、しかも２弧ｚでの
スペクトル成分のレベルを発振器出力信号レベルに対し
て約一８のＢのレベル迄減衰できるような位相補正回路
網を設けねばならないからである。本発明によれば上述
した周波数シンセサィザに第３のディジタルル−ブを付
加することにより上記欠点を大幅に緩和できる。第２図
はこのような周波数シンセサィザを示したものである。
第２図でも第１図に対応する回路要素には同一符号を付
してある。第３のディジタルループは第２分周段３のの
出力導線７と第１分周段２の制御入力端子２５との間に
設けられるもので、第２同期素子２０と第３パルスカウ
ン夕３６と第３比較器３７と変形された第１調整装置３
８と第１比較器１７と加算器１８と第１同期素子１９と
をカスケード接続してものである。第３パルスカウンタ
３６はモジュロＲカゥンタでその動作は第２パルスカゥ
ンタ２６の動作と同一であり、これらの両カウンタ２６
と３６は同一パルスを計数する。第３比較器３７も第２
比較器２７と同じように動作する。この第３比較器３７
はスイッチ３９を介して第３カゥンタ３６内の二進値を
入力され、他方スイッチ４川こより調整自在な二進値ｒ
をセットされる。導線４１は第３比較器３７の出力端子
を第１調整装置３８に接続する。この第１調整装置３８
により供給される二進値ｕはスイッチ４２により第１調
整することができ、この第１調整装置３８が導線４１か
ら１個のパルスを受け取る毎に１単位だけ増大する。導
線４１上のパルスは互に順次に続く系列をなし（又はこ
の系列の持続時間に等しい持続時間を有する直流電圧ス
テップの形態をとる）、２個のパルス系列間の時間間隔
をＲサイクルとし、各パルス系列の持続時間をｒ仏秒（
ｒサイクル）に等しくとる。第１カゥンタ１６の動作と
第３比較器３７の動作は時間内で所定サイクル中に導線
４１に現われるパルスが第１カゥンタ１６がブロックさ
れているサイクル中の部分で生起するように関連させて
おく。サイクルのこの部分で調整装置３８にセットされ
た二進値ｕが１だけ増大し、かくしてできる新しい値ｕ
＋１がスイッチ４３を介して第１比較器１７に転送され
る。この動作の結果次のサイクルでは分周比をｎ＋１に
セットするために第１分周段２に印加される制御パルス
（この制御パルスは周波数ステップＦ／Ｒ＝ｙを形成す
ることにより作られ且つ導線４１を伝って転送される）
は導線３２上に現われるパルス系列の最終パルスとして
登場する。この時このパルス系列は考えられているサイ
クル中にｕ＋１個のパルスを含むものである。この場合
注意すべきことは第１カウン夕１６の計数位置の最少数
は必然的に第１図の場合よりも１大きく、従って例えば
９ではなく１０としなければならぬことである。周波数
ステップＦ／Ｑを作った時と同様に周波数ステップＦ／
Ｒを作る場合も導線４１上のパルス系列の繰り返し周波
数Ｒ／Ｆのため第１同期素子１９の出力側に（第３の）
スプリアス変調△Ｆ″が生ずる。ループフィル夕６はこ
のスプリアス信号△Ｆ″も抑圧する必要がある。上述し
た第２図に示す周波数シンセサィザの動作ではこれらの
スプリアス信号△Ｆ″と△Ｆ′とは互に影響し合わず、
第２図の場合も△Ｆ′に対して分筒比ｎ十１を制御する
パルス構成は第１図の場合と同じである。ＱとＲを適当
に選択すると単位周波数ステップ、即ち第２図の周波数
シンセサィザで得られる最小のステップがＩＦノＱ−Ｆ
／ＲＩ又はこの値の３倍（但し、ＩＦ／Ｑ−Ｆ／ＲＩ＜
Ｆ／Ｒ且つＩＦ／Ｑ−Ｆ／ＲＩ＜Ｆ／Ｒ）に等しいよう
に周波数ステップＦ／Ｑ及びＦ／Ｒを作れる。殊にｆは
数ｙとｚの最大公約数に等しくできる。第２図の周波数
シンセサィザで２歌ｚの単位周波数ステップを作る好適
な実施例によれば、基準信号の周波数ＦをＩＮ２とし、
第２分周段３の分周比Ｍを２０と４０の間で変え、第１
分周段の分周比は１０又は１１に調整できるものとし、
第２カゥンタ２６と第３カウンタ３６とは夫々モジュロ
８カゥン夕（周波数ステップ１２９Ｚ）及びモジュロ１
０カウンタ（周波数ステップ１０ｍ々）とし又はその逆
に前者をモジュロ１０カウンタを後者にモジュロ８カウ
ンタとする。

ｒとｗの種々の値に対して位相比較器４の出力信号のラ
インスペクトルを第３ａ，３ｂ及び３ｃ図に示す。横軸
は周波数を線形に目盛ってあり、縦軸は減衰値を対数目
盛りで目盛ってある。これらはいずれも第２カウンタ２
６をモジュロ１０カウンタとし、第３カウン夕３６をモ
ジュロ８カウンタとしており、第３ａ図はｒ＝０でｗギ
０の場合のスペクトルを示し、第３ｂ図はｒ≠０，ｗ＝
０の場合のスペクトルを示し、第３ｃ図はｒ≠０，ｗ≠
０の場合のスペクトルを示す。

第３ｃ図の場合（ｒ≠０でｗ≠０でありこれが｝番普通
のケースである）は２００Ｍｚと４００Ｍｚの間で２斑
ｚの任意の倍数に等しい周波数を発生させる際に２個の
スペクトル成分が生じている。即ち一つは１００Ｋｚに
他方は１２９Ｚに生ずる。これらの信号成分の振幅はｒ
及びｗの夫々の値に大きく依存する。また２歌ｚには一
つとした信号成分が示されていない。２靴ｚの信号は１
００Ｋｚと１２靴ｚの２個の信号間の相互変調がある時
のみ生ずる。

これらが生じたとすればそれは位相比較器に非線形性が
あるためである。しかし、この２弧ｚの信号成分は生じ
たとしても非常に振幅がイ・さく位相比較器に自然に生
ずる雑音に埋もれてしまい、それを検出するにはとりわ
け精密な分析技術を必要としよう。従って、本例ではル
ープフィル夕５は１０雌ｚと１２８２の信号成分を抑圧
できれば足るものとする。このようなフイルタはいくつ
かのゾーベルフィルタ段と低域フィルタ段とを組合わせ
ることにより簡単に実現できる。この時桝Ｂでカットオ
フ周波数Ｆｃｆは６雌ｚのオーダ−になる。本例によれ
ば基本レート１磯ビット／ｓｅｃの変調を無歪で行なえ
る。この変調の場合電圧制御発振器１の出力端子に発生
した搬送周波数の周りの周波数の振れ△Ｆ′′′は次式
で与えられる△Ｆ′′′＝Ｎ△Ｆ４ こ）で△Ｆ４は基準周波数に導入された変調の周波数ス
イングである。

Ｆの種々の値に対して一定の周波数のスイングすなわち
振れ△Ｆ′′′が欲しい場合は第１図の周波数シンセサ
ィザに付加的なディジタルループ（図示せず）を付加す
ればよいことが知られている。

このループはＮの値に依存して振れ△Ｆ４に自動的に作
用を及ぼす。本発明周波数シンセサィザの内部動作を正
しく理解するためには導線２５上の分周比制御用パルス
の時間分布を発生したい周波数の値に基づき分析しなけ
ればならない。

例えば周波数２３６．７４則舷（但しＱ＝１０及びＲ；
８又はＱ：８及びＲ＝１０）にはＭ＝２３，ｕ＝６，ｗ
＝４又は３，ｒ＝３又は４という結果が得られる。

注意しなければならぬのはこの同一周波数を得るのにＱ
＝１０及びＲ＝８又はＱ：８及びＲ＝１０としてＭ＝２
３，ｕ＝５，ｗ＝９又は７，ｒ＝７又は９としてもよい
ことである。第１近似ではこれらの４通りの異なる動作
モード‘こより第３ｃ図のスペクトルにはあまり差異を
生じない。例えば第１に述べた調整について第１分周段
２の分周比を１０又は１１とする結果を書き下すことが
でき、上述した動作に基づく１サイクル間の種々のとり
うる基本構成は下記のようになる。１０１１１１１１１
１１１１１１０１０〜 １０ １０による１０分周
１０ →１０１０１０１０又は １０１１１１１１
１１１１１１１１１０←１０ １０
→１０１０１０１０又は １１１１１１１１１１１１
１１１０１０←１０ １０ →１０
１０１０１０又は １１１１１１１１１１１１１１１１
１０←１０ １０ →１０１０１０
１０即ち一般化して云えば、分周比ｎで１回分周し、次
に分周比ｎ＋１でｕ回分欄し、更に分周比ｎでＭ−ｕ−
１回分周する、又はｎで１回、次にｎ十１でｕ＋１回、
更にｎでＭ−ｕ−２回分周する、又はｎ十１でｕ十１回
、次にｎでＭ−ｕ‐１回分周する、又はｎ＋１でｕ＋２
回、次にｎでＭ−ｕ−２回分周する。

動作時にはこれらのサイクルは分周比ｎ又はｎ＋１によ
る１個の分周構造ができ（１０又は１１により）、その
繰り返し周期がＥサイクルに百つて延在するようにして
互に続く。

こ）で数Ｅは単位ステップを２郎ｚとする好適な実施例
では４０に等しくとる。Ｅサイクルの期間に対応する周
波数はこの場合単位段の周波数に等しく、従って１／４
０Ｍｚ＝２郎ｚである。Ｅサイクルの順次の構成を同一
にすると余分な要素、即ち第２カゥンタと第３カウンタ
３６の相互ロッキングが生ずる。即ち明らかに例えばＱ
及びＲとしてモジュロ８及びモジュロ１０とすると動作
時に夫々第２カゥンタ２６と第３カゥンタ３６の初期計
数位置のを分離している数のパリティ（偶奇性）が４の
雲構成に影響する。この要素はＱとＲを反転しうろこと
や発生すべき周波数の調整手段が幾通りかあること）並
んで同一周波数を発生させるにも或る数のＥサイクルの
構成が考えられることになる。これらは全て前述した４
通りの基本サイクル構造から出発して得られるもので、
位相比較器４の第１入力様子に後続されている導線７に
Ｆ／Ｅ＝２弧ｚで固有信号を検出することは不可能であ
る。第２図に示す周波数シンセサィザで単位周波数ステ
ップ１２．３Ｍｚを作る好適な実施例によれば、基準信
号周波数ＦをＩＮねとし、第２分周段の分周比Ｍを２０
と４０の間で調整し、第１分周段の分周比を１０又は１
１に調整し、第２カウンタ２６と第３カゥソタ３６をモ
ジュロ１６カゥンタ（周波数は６２．歌ｚではない）と
モジュロ１０カゥンタ（周波数は１００Ｋｚではない）
とし、こ）で第２分周段２６をモジュロ１６カウンタと
し第３カウソタ３６をモジュロ１０カウンタとし、又は
逆に第２カウンタ２６をモジュロ１０カウンタとし第３
カウンタ３６をモジュロ１６カゥンタとする。

導線２５上に現われる分周比を１１にする制御パルスの
分布の点では前述したところと類似しているが、こ）で
注意すべきことは動作中位相比較器４の出力信号中に存
在するスプリァス妨害成分は周波数６２．靴ｚと１００
Ｋｚとこれらの倍数の周波数のスプリアス成分に限られ
ていることである。本例では位相比較器内で１００Ｋｚ
のスプリァス成分と６２．歌ｚのスプリァス成分との間
に相互変調があるとこれに応じて１２．靴ｚの成分がで
きるが（ＥはＱとＲの最小公倍数、例えば８０に等しい
）、これらの振幅は無視できる程小さい。このような単
位周波数ステップが１２．弧ｚの周波数シンセサィザで
はフィル夕５により減衰させるべき最も周波数の低いス
プリアス信号は６２．郎ｚのそれである。これにより基
本周波数が１巡ビット／Ｓｅｃ（これはクロック信号発
生器の周波数である）のオーダーの基準周波数を無歪で
変調することができる。これは従来技術に優る付加的利
点である。蓋し、主ループのカットオフ周波数Ｆｃｂが
高くなる結果この主ループの応答が高速になるからであ
る。注意すべきことは本発明によればＱとＲのベアに値
１６と２０を当てるとこの実施例は前述したものよりも
劣ることである。加算器１８と同期素子１９及び２０の
動作は第４図の時間線図を使って説明できる。

導線３１，３２及び３３上のクロツクパルス信号として
使われている信号間の同期関係（これらの同期は導線２
４及び３０上のパルス信号により得られる）も同様であ
る。第４ａ図は導線２２，２４及び３３上の信号を表わ
したものであり、この信号は分周比がｎ又はｎ＋１の第
１分周段の出力信号である。

この第４ａ図には持続時間が１／Ｆの３個のサイクルが
示されており、各サイクルは番号Ｍを有する前段のサイ
クルの最終パルスの後に最初の７個のパルスだけが示さ
れている。第４ａ図で点線部は各サイクルの図示されて
いないＭ−８個のパルスを象徴的に示したものである。
第４図のｂ，ｃ，ｄ，ｅ，ｆ及びｇに示した点線部は第
４ａ図の点線に対応するものであり、信号が同一レベル
を保っている聞く第４ｅ図の第１サイクルを除いて主と
して低レベル）同一持続時間を象徴的に表わしている。
第４ｂ図は導線７上の信号を示すもので、この信号は伝
播時間のためも卓や第４ａ図に示す位相と同一ではない
。第４ｃ図は第２同期素子２０の出力信号を示すもので
、この信号は第２カウンタ２６と第３カゥンタ３６で計
数を行なうためと加算器１８（導線３０）を制御するた
めに分周段３と第１カウンター６をゼロにリセットする
ために使用される。導線３３（４ａ）上の信号による制
御の第２同期装置２０の入力信号は矩形波電圧の形態で
同期される。その持続時間は第４ａ図のパルスの周期に
等しい。第４ｄ図は導線３２上の信号でこれはｕが例え
ば３に等しい場合のパルス系列の形態をしている。第４
ｄ図の第１と第２のパルス系列合終わりの点線で示した
パルスはｒが少なくとも２に等しいことを意味する。第
４ｄ図に示すパルスとこれらのパルス系列と同一持続時
間を有する矩形波電圧とは第４ａ図のパルスと同一位相
ではない。第４ｅ図はｗ＝１の場合持続時間１〃秒（１
サイクル）の矩形波電圧の形態をした導線３１上の信号
を表わす。この信号は第４ａ図のパルスと同一位相では
ない。第４ｆ図は第１同期素子１９で発生し、第４ｄ図
に示す信号に対応するもので、これは加算器１８と第１
同期素子１９とを通過した後のものである。導線３１上
の制御信号は図上の第１サイクル中に主として高レベル
をとり、これは第４ｆ図のパルスの第２パルス系列の第
１パルスの形態をして現われることに注意されたい。こ
の第１パルスはｕをセットするために形成された後のパ
ルスと連続する。加算器１８の出力端子にこの第１パル
スが存在することは加算器１８の入力端子に導線３０と
３１の２個の高電圧信号（第４ｃ図及び第４ｅ図）が前
のクロックパルス期間の開始時点（第４ａ図、第２サイ
クルの第１パルス）に同時に存在することにより惹起さ
れるのである。上記動作を可能にするためには第４ｃ図
の各パルスとのけｚのステップで発生させられる第４ｆ
図の各系列の第１パルスとの間にクロツク期間の差を持
たせる必要があることに注意されたい。第４ｇ図は第４
ｆ図に示す信号に等価な導線３５上の信号を示す。各パ
ルス系列は持続時間の等しい矩形波電圧に変換する。実
際は加算器１８と第１同期素子１９とを２対のＤフリッ
プフロップ（図示せず）で構成し、こ）に夫々導線３１
と導線３２とを経て制御信号を入力すると好適である。
これらの２対のＤフリップフロップの出力端子は加算装
置に接続し、その出力端子を導線２５に接続する。同機
に第２の同期素子もＤフリップフロップで構成すると好
適である。第４ｆ図及び４ｇ図から判るように周波数ス
テップｗ（点線で示す）を調整するために形成されたパ
ルスを正確に１サイクルの期間に等しい期間又は１サイ
クルの倍数に等しい期間だけシフトされる。周波数ステ
ップｒを調整するためのパルスも正確に１サイクルの期
間に等しい期間又は１サイクルの倍数に等しい期間だけ
シフトさせる。斯くしてＲとＱにより規定される周期性
を考慮に入れると分周比をｎ＋１にセットする制御パル
スが夫々調整された二進値ｒ及びｗに応答して生ずる時
この制御パルスが調整された二進値ｕ‘こ応答して生起
する分周比をｎ＋１にセットするのを制御するための制
御パルスの生起と完全に又は部分的に一致する危険がな
くなる。第４図につき説明した好適な実施例では、この
結果位相比較器の出力端子に現われる周波数Ｆ／Ｅのス
ブリアス成分の振幅が相当に小さく、従ってフィル夕が
不要になるという大きな利点が得られる。これにより制
御ループの応答速度が短くなるだけでなく、２００乃至
４００Ｎｂ間に位置する任意の搬送周波数、例えば２斑
ｚ間隔の相互チャネル周波数を有する８０００個のチャ
ネル周波数の一つで周波数シンセサィザを例えば１磯ビ
ット／秒の高い基本周波数で変調できるようになる。こ
れ迄第１分周段の受け取ったパルスの数を除算する分周
比ｎ又はｎ十１が１０又は１１の場合だけを扱ってきた
が、Ｆの値を変えることによりこれ以外のｎの値を選択
することも可能である。

周波数シンセサィザの残りの部分は大部分変らない。同
一の結果はｎの値を例えば２分の１に選定すると同時に
基準周波数を餌にしても本発明の上記実施例の発振器の
出力端子に得られる。例えば、小ステップ（ｕ，ｒ及び
ｗ）の周波数シンセサィザの点では上記記載から離脱せ
ず、第２カゥンタ２６と第３カウンタ３６の計数入力端
子の直前で図示はしないや分周比２による分周を行ない
、第１カウンタ１６をゼロにリセツトすることによりｎ
＝１０，Ｆ＝ＩＭに代えて第２図の回路で第１分周段の
分周比を例えばｎ二５（即ち第１分周段の分周比を５又
は６に切替える）とし、ＦをＦ＝狐心とすることができ
る。本発明の好適な実施例によれば必要とあらばＮの値
を変え、その後で前記式‘１字によりＦｃｂの値を逆方
向に切替えることができる。以上において発生させたい
周波数の設定は６，２９，４０，４２の双技スイッチ又
はこれらろ双技スイッチの手前に置かれ、既知の方法で
十進数によるセツテイングを上記双役スイッチのために
対応する二進数セッティングに変換する十位置スイッチ
を手動操作して行なう。この場合発生させたい周波数が
異なる毎に異なるセッティングを行なうことができる。
本発明周波数シンセサィザの好適な実施例（単位ステッ
プは２弧ｚの他に２．弧ｚのものもある）はしかし第５
図に示すようなコード変換素子を具える。第５図の回路
要素で第２図のそれと構造の機能が対応するものには同
一符号を示してある。

但し簡単のために第１及び２図に示すループと同一の周
波数サーチループは第５図には示していない。これらの
同一の回路要素の他に第５図に示す周波数シンセサィザ
には２個のコード変換素子４５及び４６を具える。コー
ド変換素子４５の出力端子は一つを除いて全てスイッチ
２９，４０及び４２に接続し、一つの出力端子４７をコ
ード変換素子４６に接続する。コード変換素子４６の入
力端子４８，４９，５０により発生させたい周波数を十
進数で表わした数の夫々他の桁、首位の桁及び２８２又
は１２．弦Ｚの単位ステップ数をセットすることができ
、このようにして予じめ得られた各十進数値を計算の後
で又は自動的に二進値に変換する。これは全てスイッチ
４８，４９及び５０の夫々手前に設けられる３個のコー
ダ装置（図示せず）から既知の態様で得る。同機にコー
ド変換素子４６に接続し、こ）に導線４７′上の信号に
加えてスイッチ５１の信号を入力する。スイッチ５１の
信号は十進法で表わした発生させてし、周波数を表わす
数の左側から最初の２桁の二進値により決まる十Ｍｚの
数を二進値で表わしたものである。スイッチ５１も図示
しないが２個のコーダ装置の出力端子で代えることもで
きる。本発明によれば２球Ｚの単位ステップには２個の
スイッチ５０で足り、１２．虫セの単位ステップには（
Ｑｂｌｏと仮定して）４個のスイッチを要することに注
意されたい。コード変換素子４５と４６は電圧制御発振
器１ の能力内で１００Ｍｚ，１０Ｍｚ，ＩＭｚ，ｌｏ
ｏ位，２弧ｚ及び１２．郎ｚのステップでの任意の周波
数セッティングを夫々同一周波数値を表わす１００Ｎセ
，１０Ｍｚ，ＩＭｚ，１００Ｋｚ，１２弧ｚ及び６２．
球ｚのステップに変換する。２歌ｚの単位ステップの場
合はコード変換素子４５により実現された論理プロセス
動作を下記のようにすると好適である。

２靴ｚのｄ単位ステップと１００位のｅ単位ステップと
の設定のために１２虫Ｙのステップを調整し、１００Ｋ
Ｈｚのｅ−ｄステップを調整のｅ−ｄが負の値となる場
合は所要の設定を１０位Ｚの１０十ｅ−ｄステップとし
、ＩＭｚステップを１つ少なくする。

これは既知の余り処理動作である。発生させたい周波数
に依存して例えば論理値しベルの形態をしたこの余りの
数をコード変換素子４５から導線４７′を通してコード
変換素子４６に転送し、このコード変換素子４６の百Ｍ
ｚの桁を設定する。これらの簡単な論理機能を実現する
ためにコード変換素子４５及び４６を例えば議取り専用
メモリ及び／又は二進加算装置とする。例えば３１．７
７９Ｍｚ（Ｑ＝１０，Ｒ＝８）の周波数を発生させる必
要があると仮定する。

導線５０，４９，４８，５１により夫々３，７，１及び
３２という数字がセットする。コード変換素子４５及び
４６によるコード変換の後スイッチ４０，２９，４２及
び６により変換された数字は夫々３，４，１及び３２に
なる。同様に周波数３００．０７９Ｍｚに対しては３，
０，０，３０という入力設定が出力３，７，９，２９の
設定に対応する。単位ステップ１２．８３の本発明周波
数シンセサィザの実施例ではコード変換素子４５により
実現される論理信号動作を例えば下記のようにする。Ｑ
＝１０，Ｒ＝１６とし、５０にセットされた１２．弦ｚ
の単位ステップに対してｅ（１０十ｅ）の数を夫々３だ
け下げたものを４０（５×６２．５＝３１２．５）で２
９と５にセットするものと仮定する。２ ×１２．５
ｋＨｚの場合 ｅ −１と２ の調整 （ ２× ６
２．５＝１２ ５ ）３ × １２‐５ ｋＨＺ
ｅ −４と７ く７ × ６
２．５１４ ３ ７．５ ）４ × １ ２‐５ ｋＨ
Ｚ ｅ − ２と ４ く
４ × ６ ２．５ ＝ ２ ５ ０ ）５ ×１ ２
．５ ｋＨＺ １ ｅ と１ ″
くＩＸ ６ ２‐５〒 ６ ２．５ ）６ ×
１ ２‐５ ｋＨＺ ｅ − ３と ６
く ６ × ６ ２‐５−− ３ ７
５ ）７ × １ ２．５ ｋＨＺ ｅ
−１と ３ く ３ × ６ ２‐５ 二
１ ８ ７− ５ ）○ Ｘ １ ２‐５ ｋＨＺ
〃 ｅ と○ 〃 （ Ｏ Ｘ
６ ２‐５コ ○ ）このコード変換については
高い十位に対する桁およびそれに伴なうセッティングの
変更は前記ケースにつき記載したように移される。

前記コード変換は一方はＱ＝８，Ｒ：１０他方はＱ！１
６，Ｒ＝１０の状況の場合に直接暦換えることができる
。

本発明は決して十進法を使用する場合に限定されるもの
ではない。

即ちこれ以外の数系に基づいて本発明を使用することも
できる。上述した本発明の実施例全てにつひ最大許容変
調周期はフェーズロックドループに含まれている低域フ
ィルタＦｃｆのカットオフ周波数の値により限定される
ことはなく、フィルタＦｃｂがない場合のループの自然
応答の値によってだけ限定される。

カットオフ周波数Ｆｃｆを高くとれるか否かによりルー
プのパラメータの値に働らきかけることにより（前記ｔ
ｌ｝式参照）且つ殊にＧの値を高くとることにより周波
数Ｆｃｂを高めることができる。上述したようにこのよ
うなＦｃｂの増大はＦｃｂがあまりカットオフ周波数に
近づいてはいけないという事実とＦｃｂはＦｄにより低
くなければならないという事実（これにより主ループの
安定条件が満足される）とにより限定される。本発明の
もう一つの実施例（図示せず）は分周比をｎとｎ＋１と
の間で調整する分周器の制御と分周器３のセツティング
とを同時に行なうことにより小数分周原理を使用するも
のである。

この場合は周波数ステップｆ（ＩＮセ）を形成する第１
ディジタルループを第２図の周波数シンセサィザから除
外し、導線４１を直接導線３２に接続する。他方導線６
と分周器３との間に、導線７と分周器３との間との間に
カスケード接続されるディジタルループの一部を形成し
、モジュロ１０カウンタと、比較器とを具える調整加算
装置を設ける。そこで所望数ｕがセットされ、その値ｕ
が加算装置で導線６からの値と加算され、分周器３での
、分周比Ｍ＋１によるｕ回の順次の分周と、それに続く
１０−ｕ回の分周とを行なう接続時間１０／Ｆ（１０サ
イクル）の順次の分筒系列を制御する。

【図面の簡単な説明】

第１図は十進分周原理の従来技術に基づき動作する周波
数シンセサイザのブロック図、第２図は本発明周波数シ
ンセサィザの可能な実施例のブロック図、第３ａ，３ｂ
及び３ｃ図は周波数スペクトルの説明図、第４図はｎ又
はｎ＋１に調整する第１分周段の分周比をｎ＋１に調整
する制御のためのパルス分布を説明するための時間線図
、第５図は本発明の周波数シンセサィザの好適な実施例
の簡略化されたブロック図である。 １・・・電圧制御発振器、２・・・第１分周段、３・・
・第２分周段、４・・・位相比較器、５・・・ループフ
ィル夕（低域フィル夕）、６・・・双投スイッチ、９・
・・水晶発振器、１０・・・分周器、１１・・・周波数
弁別器、１２・・・カゥンタ、１３・・・Ｄ−Ａ変換器
、１６・・・第１カウンタ、１７・・・第１比較器、１
８・・・加算器、１９・・・第１同期素子、２０・・・
第２同期素子、２３・・・双役スイッチ、２６…第２カ
ウンタ、２７…第２比較器、３６・・・第３カウン夕、
３７・・・第３比較器、４６，５０・・・コード変換素
子。 Ｆｉｇ．Ｉ Ｆｉｇ．２ Ｆｉｇ．３ａ Ｆｉｇ．３ｂ Ｆｉ９．＄ Ｆｉｇ．４ Ｆ；９．５

Claims (1)

1. 【特許請求の範囲】 １ 少く共電圧制御発振器（ＶＣＯ）と、ｎまたはｎ＋
   １の調整可能な分周比を有する第１の分周器と（ただし
   ｎは整数）、プログラム可能な整数分周比Ｍを有する第
   ２の分周器と、位相比較器と、低域通過フイルタとをこ
   の順序で接続し、前記第２分周器の出力信号と周波数Ｆ
   の基準信号とを前記位相比較器に供給して、前記低域通
   過フイルタを介して前記電圧制御発振器に制御電圧とし
   て供給される出力信号を発生させるようにしたフエイズ
   ロツクループを設け、さらに前記第２分周器の入力パル
   スを計数し、この第２分周器の出力パルスの各々によっ
   て初期計数位置にリセツトされる第１パルスカウンタと
   、該第１パルスカウンタの計数位置および第１の調整装
   置によって調整できるデジタル数値ｕとを受けて、前記
   第１分周器を、周波数ステツプの大きさが基準周波数Ｆ
   に等しくなるように制御する制御信号を発生する第１の
   比較装置とを具える第１のデジタルループと、前記第２
   分周器の出力パルスを計数する第２のパルスカウンタと
   、該第２パルスカウンタの計数位置および第２の調整装
   置によって調整できるデジタル数値を受け、前記第１分
   周器を、周波数ステツプの大きさがｚに等しくなるよう
   に制御する制御信号を発生する第２の比較装置とを具え
   る第２のデジタルループとを設け、小数分周を行なうた
   めにｚをＦより小さくすると共にＦをｚの倍数とした周
   波数シンセサイザにおいて、ｙをＦより小さい値とする
   と共にＦをｙの倍数とするとき、大きさがｙに等しい周
   波数ステツプを発生する第３のデジタルループを設け、
   この第３のデジタルループには、前記第２分周器の出力
   パルスを計数する第３のパルスカウンタ（モジユロ−Ｆ
   ／Ｙ）と、該第３パルスカウンタの計数位置ａおよび第
   ３の調整装置によって調整できるデジタル数値ｒを比較
   して、計数位置ａが数値ｒより小さいかまたは等しくな
   る度に前記第１調整装置の数値ｕを１単位だけ増大させ
   る出力信号を発生する第３の比較装置とを設けたことを
   特徴とする周波数シンセサイザ。 ２ 前記第１比較装置の出力端子および前記第２比較装
   置の出力端子を第１の同期素子を介して前記第１分周器
   の制御入力端子に結合し、前記第２分周器の出力端子を
   第２の同期素子を介して前記第２パルスカウンタの入力
   端子および前記第３パルスカウンタの入力端子に結合し
   、前記第１および第２の同期素子を前記第１分周器の出
   力パルスにより制御するようにし、値ｚを有する周波数
   ステツプが発生する間に生ずる分周比をｎ＋１に調整す
   る制御パルスおよび周波数ステツプがｙのときに分周比
   をｎ＋１に調整する制御パルスが一定の時間関係で現わ
   れるようにし、さらに順次の２つのパルス間の時間隔を
   １／Ｆまたは倍数に等しくしたことを特徴とする特許請
   求の範囲１記載の周波数シンセサイザ。 ３ Ｆを１ＭＨｚとし、ｙを１００Ｋｚ（それぞれ１２
   ５Ｋｚ）とし、ｚを１２５Ｋｚ（それぞれ１００Ｋｚ）
   としたことを特徴とする特許請求の範囲１記載の周波数
   シンセサイザ。 ４ １００Ｍｚ、１０Ｍｚ、１Ｍｚ、１００Ｍｚおよび
   ２５Ｋｚのステツプ調整から１００Ｍｚ、１０Ｍｚ、１
   Ｍｚ、１００Ｋｚおよび１２５Ｋｚのステツプ調整に自
   動的に切換えるコード変換素子を設けたことを特徴とす
   る特許請求の範囲１記載の周波数シンセサイザ。 ５ 基準周波数を周波数変調し、この変調の速さを、こ
   の変調を歪ませることなく、前記電圧制御発振器の出力
   周波数である出力周波数において１６Ｋビツト／秒より
   も速くしたことを特徴とする特許請求の範囲３または４
   記載の周波数シンセサイザ。 ６ Ｆを１Ｍｚとし、ｙを１００Ｋｚ（それぞれ６２．
   ５Ｋｚ）とし、ｚを６２．５Ｋｚ（それぞれ１００Ｋｚ
   ）としたことを特徴とする特許請求の範囲１記載の周波
   数シンセサイザ。 ７ １００Ｍｚ、１０Ｍｚ、１Ｍｚ、１００Ｍｚおよび
   １２．５Ｋｚのステツプ調整から１００Ｍｚ、１０Ｍｚ
   、１Ｍｚ、１００Ｋｚおよび６２．５Ｋｚのステツプ調
   整に自動的に切換えるコード変換素子を設けたことを特
   徴とする特許請求の範囲６記載の周波数シンセサイザ。 ８ 基準周波数を周波数変調し、変調を歪ませることな
   く電圧制御発振器の出力周波数である出力周波数におい
   て変調の速さを１６Ｋビツト／秒に達し得るものとした
   ことを特徴とする特許請求の範囲５および／または７記
   載の周波数シンセサイザ。９ 前記第１分周器をモジユ
   ロ−５／６カウンタとし、ＦをＭｚに等しくし、分周比
   ２の分周器を更に設け、これを第２カウンタおよび第１
   カウンタの計数入力端子および第１カウンタをゼロにリ
   セツトする入力端子の前段に設けたことを特徴とする特
   許請求の範囲３〜８のいずれかに記載の周波数シンセサ
   イザ。 １０ 基準周波数に対して行なわれる変調の周波数スイ
   ングを自動的に制御して、変調による周波数スイングが
   、発生すべき周波数の全範囲に亘って発振器の出力にお
   いてほぼ一定となるようにするデジタルループを設ける
   ことを特徴とする特許請求の範囲５または８記載の周波
   数シンセサイザ。