JPS6049988B2 - 磁気デイスク・メモリ装置における欠陥セクタの検出および代替セクタの割当て用装置 - Google Patents
磁気デイスク・メモリ装置における欠陥セクタの検出および代替セクタの割当て用装置Info
- Publication number
- JPS6049988B2 JPS6049988B2 JP54055358A JP5535879A JPS6049988B2 JP S6049988 B2 JPS6049988 B2 JP S6049988B2 JP 54055358 A JP54055358 A JP 54055358A JP 5535879 A JP5535879 A JP 5535879A JP S6049988 B2 JPS6049988 B2 JP S6049988B2
- Authority
- JP
- Japan
- Prior art keywords
- sector
- sectors
- read
- address
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】
この発明は、磁気ディスク・メモリもしくは磁気ディス
ク記憶装置において故障もしくは障害のあるセクタを検
出し代替セクタを割当てるための装置に関する。
ク記憶装置において故障もしくは障害のあるセクタを検
出し代替セクタを割当てるための装置に関する。
特に、本発明はディスクの両面に設けられた同心状の記
録トラックに2進符合化形態でデータが記録されている
データ処理装置において用いられる磁気ディスク・メモ
リに関する。
録トラックに2進符合化形態でデータが記録されている
データ処理装置において用いられる磁気ディスク・メモ
リに関する。
一般に知られているようにデータ処理装置は、プリンタ
・タイプライタ、磁気テープ装置、磁気ディスク・メモ
リもしくは記憶装置等々のような周辺装置と組合.わさ
れた情報もしくはデータを処理するための中央処理装置
から構成されている。ディスク記憶装置もしくはディス
ク・メモリ装置においては、ディスクの各面には通常そ
れと関連して単一の電磁変換器が設けられており、この
、電磁変換器によつて一度に唯1つのトラックからデー
タの読取りを行つたりあるいは該トラックに書込みを行
うことができるようになつている。
・タイプライタ、磁気テープ装置、磁気ディスク・メモ
リもしくは記憶装置等々のような周辺装置と組合.わさ
れた情報もしくはデータを処理するための中央処理装置
から構成されている。ディスク記憶装置もしくはディス
ク・メモリ装置においては、ディスクの各面には通常そ
れと関連して単一の電磁変換器が設けられており、この
、電磁変換器によつて一度に唯1つのトラックからデー
タの読取りを行つたりあるいは該トラックに書込みを行
うことができるようになつている。
したがつてデータをディスク上の任意の個所に書込んだ
りあるいは該個所から読取つたりするためには変換器を
ディスクの面に平行に動かす必要がある。変換器には電
子読取り回路が設けられておつて、該読取り回路は記録
されているデータが変換器の前部を通過した時に対応の
電気パルスを発生する(ディスク上に記録されているデ
ータの再5生)。他方また該変換器には電子書込み回路
が設けられておつて、該回路は変換器の前部を通過する
ディスクの部分に記録されるべきデータを変換器に伝送
する働きを成し、この場合記録すべきデータもまた電子
書込み回路に入力される電気パルスの形態にある。この
方式においては電気パルスは2つの値「0」および「1
」を取り得る。説明の便宜上これら電気パルスはまた論
理信号あるいはビット信号または単にビットとも称する
。データはディスクの面上に円の等分された隣接のセク
タに分配され、そして各セクタは異なつた面積の2つの
部分を有している。セクタの大きい方の部分は記録され
たデータを保持し、他方、基準ゾーンと称する小さい方
の部分はトラックの位置決め情報を記録している。一般
にディスクの1つの面は数10のセクタに分割されてい
る。トラックはそれにOないし(N−1)の範囲の連続
番号J(Jは整数)を割当てることによつて識別される
。ここでNは記録トラックの総数を表わす。或るトラッ
クの連続番号Jの符合化された表現をアドレスと称する
。最も頻繁に用いられる符号もしくはコードは2進コー
ドにある。現在ディスク・メモリの開発においてはデー
タの密度を増大すると言うのが大方の趨勢となつている
。
りあるいは該個所から読取つたりするためには変換器を
ディスクの面に平行に動かす必要がある。変換器には電
子読取り回路が設けられておつて、該読取り回路は記録
されているデータが変換器の前部を通過した時に対応の
電気パルスを発生する(ディスク上に記録されているデ
ータの再5生)。他方また該変換器には電子書込み回路
が設けられておつて、該回路は変換器の前部を通過する
ディスクの部分に記録されるべきデータを変換器に伝送
する働きを成し、この場合記録すべきデータもまた電子
書込み回路に入力される電気パルスの形態にある。この
方式においては電気パルスは2つの値「0」および「1
」を取り得る。説明の便宜上これら電気パルスはまた論
理信号あるいはビット信号または単にビットとも称する
。データはディスクの面上に円の等分された隣接のセク
タに分配され、そして各セクタは異なつた面積の2つの
部分を有している。セクタの大きい方の部分は記録され
たデータを保持し、他方、基準ゾーンと称する小さい方
の部分はトラックの位置決め情報を記録している。一般
にディスクの1つの面は数10のセクタに分割されてい
る。トラックはそれにOないし(N−1)の範囲の連続
番号J(Jは整数)を割当てることによつて識別される
。ここでNは記録トラックの総数を表わす。或るトラッ
クの連続番号Jの符合化された表現をアドレスと称する
。最も頻繁に用いられる符号もしくはコードは2進コー
ドにある。現在ディスク・メモリの開発においてはデー
タの密度を増大すると言うのが大方の趨勢となつている
。
この目的でディスクの半径方向に沿つて数えた単位長当
りの記録トラック数である半径方向密度ならびに記録ト
ラックの単位長当りのビット数である縦方向密度の増大
が計られている。データの密度が増大するとディスク上
のトラックにおける製造欠陥の確率も同様に増大するこ
とは明らかであり、したがつてまた欠陥もしくは障害を
有する(上に定義したような)セクタが存在する確率が
零であることはない。上に述べた理由からディスクの両
面には多くの場合「サルベージ(回収処理)」トラック
もしくは代替トラックと称する複数の追加のトラックが
設けられており、これらトラックは欠陥を有するセクタ
に正常であれば格納されるであろうデータを受けるのに
用いられている。
りの記録トラック数である半径方向密度ならびに記録ト
ラックの単位長当りのビット数である縦方向密度の増大
が計られている。データの密度が増大するとディスク上
のトラックにおける製造欠陥の確率も同様に増大するこ
とは明らかであり、したがつてまた欠陥もしくは障害を
有する(上に定義したような)セクタが存在する確率が
零であることはない。上に述べた理由からディスクの両
面には多くの場合「サルベージ(回収処理)」トラック
もしくは代替トラックと称する複数の追加のトラックが
設けられており、これらトラックは欠陥を有するセクタ
に正常であれば格納されるであろうデータを受けるのに
用いられている。
欠陥のあるセクタにデータの書込みを込なつたりあるい
は欠陥のあるセクタから読取りを行うのを回避するため
に、このセクタ内の各トラックの始めの部分にはこのト
ラック内に欠陥もしくは障害があるか否かを表示する情
報項目ならびこのような欠陥が存在する場合サルベージ
・トラックのアドレスを与える情報項目が付加的に記録
されている。
は欠陥のあるセクタから読取りを行うのを回避するため
に、このセクタ内の各トラックの始めの部分にはこのト
ラック内に欠陥もしくは障害があるか否かを表示する情
報項目ならびこのような欠陥が存在する場合サルベージ
・トラックのアドレスを与える情報項目が付加的に記録
されている。
その結果として次のようなことがらを考慮しなければな
らない。1 欠陥のあるトラックから変換器をディスク
の周辺部に位置するサルベージ・トラックに動かさなけ
ればならない。
らない。1 欠陥のあるトラックから変換器をディスク
の周辺部に位置するサルベージ・トラックに動かさなけ
ればならない。
2欠陥処理装置は欠陥トラックに関する情報をリスト・
アップ化た欠陥表が記録されている少なくとも1つのメ
モリを備えなければならない。
アップ化た欠陥表が記録されている少なくとも1つのメ
モリを備えなければならない。
3 サルベージ・トラックのアドレス情報自体が欠陥に
よつて影響される可能性があること。
よつて影響される可能性があること。
このため次のような欠点が生ずる。a主に変換器が移動
するのに要する時間に左右されるサルベージ・トラック
へのアクセス時間が、既に所要のトラックおよびセクタ
上に位置している磁気変換器によつてデータを転送する
のに要する時間と比較し相当に大き) い。
するのに要する時間に左右されるサルベージ・トラック
へのアクセス時間が、既に所要のトラックおよびセクタ
上に位置している磁気変換器によつてデータを転送する
のに要する時間と比較し相当に大き) い。
b欠陥表が設けられているためにこの表を管理するため
のマイクロ・プログラムを備える必要があり、しかも該
マイクロ・プログラムのためのアルゴリズムは一般に複
雑である。
のマイクロ・プログラムを備える必要があり、しかも該
マイクロ・プログラムのためのアルゴリズムは一般に複
雑である。
この点と関連して一般に知られているようなマイクロ●
プログラムはマイクロ命令の固定のシーケンスから成り
、これらマイクロ命令の実行においてはいろいろな基本
的機能が要求され、これら基本的機能は全体的に見て、
自動データ処理装置の1つの所与の機能に相当する。c
サルベージ・トラックのアドレスが誤つている場合に
はサルベージ●トラックを検出することができず、デー
タの読出しや書込みは不可能となる。
プログラムはマイクロ命令の固定のシーケンスから成り
、これらマイクロ命令の実行においてはいろいろな基本
的機能が要求され、これら基本的機能は全体的に見て、
自動データ処理装置の1つの所与の機能に相当する。c
サルベージ・トラックのアドレスが誤つている場合に
はサルベージ●トラックを検出することができず、デー
タの読出しや書込みは不可能となる。
d トラックの始端部にあるサルベージ・トラックのア
ドレスに関する情報はディスク表面上に相当のスペース
を占める。
ドレスに関する情報はディスク表面上に相当のスペース
を占める。
以上述べたような欠点を克服するために本発明の目的は
、欠陥セクタのアドレスを浮動形式で記憶しておいて、
セクタに対する読取りまたは書込を行つている間に欠陥
セクタに対処して、次いで代替セクタをトラックの終端
で逐次割当てることを可能にする装置を提供することに
ある。
、欠陥セクタのアドレスを浮動形式で記憶しておいて、
セクタに対する読取りまたは書込を行つている間に欠陥
セクタに対処して、次いで代替セクタをトラックの終端
で逐次割当てることを可能にする装置を提供することに
ある。
さらに具体的に述べると、本発明によれば、磁気ディス
ク・メモリ装置内に含まれた各磁気ディスクの各面が円
のセクタならびに同心状のトラックに分割され、前記セ
クタの各々は、バッファ・レジスタ2を介して中央処理
装置(CPU)からまたはここの中央処理装置へ転送さ
れる第1の所定数のデータ・バイトを収容することがで
き、前記バッファ◆レジスタ2は、アドレス指定用の第
1の装置(アドレス計数器7)によつてアドレス指定さ
れる第2の所定数のバンクを含み、これら.バンクの各
々が前記第1の所定数のデータ・バイトを収容し、磁気
ディスクの各面は該ディスクにデータを記録しまたはそ
れからデータを読取るための少なくとも1つの磁気トラ
ンスデューサと組合つており、そして一ディスクに記録
されるべきもしくはディスクから読取られるべきデータ
に対応した論理パルスを引出しもしくは送信するために
各トランスデューサに関連した読取り・書込み電子回路
(論理装置20およびトラック情報デコーダ24)と、
一連結されるべき最初のセクタのアドレスを前記CPU
から受け、そしてそれぞれ各トラックおよびトラックの
各セクタに含まれているトラックおよびセクタの始端を
示す情報(インデックス・マーク、セクタ・マーク)に
対応した、前記電子回路によつて引出される論理パルス
によつて制御されて、読取られるべきセクタを識別する
第2の装置(アドレス・レジスタ15、セクタ計数器1
6および比較器17)と、を備え、前記読取り・書込み
電子回路によつてディスクから読取られるかもしくはデ
ィスクに書込まれるセクタのデータ・バイトは、それら
がバッファ・レジスタ2のバンクを介してCPUからも
つしくはCPUに転送されるとき前記第1の装置によつ
て計数され、読取られるべきセクタは一緒に連結され、
連結されるセクタの数はCPUによつて与えられかつ前
記第2の所定数に等しいかそれ以下であるようにした、
磁気ディスク・メモリ装7置における欠陥セクタの検出
および代替セクタの割当て用装置において、−欠陥セク
タを検出してこの欠陥セクタの読取りまたは書込みを禁
止し、そして欠陥セクタを最初の代替セクタに代替させ
る信号を出力すると共ノに、もし連結サイクルと最初の
代替セクタとの間にもう1つの欠陥セクタが存在する場
合には次の代替セクタに代替させるための信号を出力す
るようにした第3の装置(状態レジスタ25、アンド・
ゲート18および19)と、一代替セクタの読取りおよ
び書込みを制御するために、前記第2の装置および前記
第3の装置によつて制御され、かつ所定数のセクタの連
結が達成されると同時に、少なくとも1つのセクタの代
替が行なわれるべきであることを示す信号を(フリップ
・フロップ13によつて)引き出すよう付勢され、そし
てこの信号が引き出されたときに代替セクタのアドレス
を(マルチプレクサ14を通して)前記第2の装置に送
る第1の素子群(ゲート10、素子12,23、フリッ
プ・フロップ13、マルチプレクサ14)、および前記
第1の素子群と(ゲート26を通して)前記読取り・書
込み電子回路とによつて制御され、少なくとも1つのセ
クタの代替が行なわれるべきであるとき、そして代替セ
クタに関する情報(信号セクタ・マーク)が前記読取り
・書込み電子回路によつて引き出されたとき、前記第1
の装置7によつてアドレス指定される前記バッファ・レ
ジスタ2の対応のバンクに、代替セクタに書込まれるべ
きまたはそれから読取られるべきデータを転送するのを
可能とした第2の素子群(ゲート26、アップ・ダウン
計数器9、セクタ・ポインタ・メモリ8)、を備えた第
4の装置と、を備えたことを特徴とする磁気ディスク・
メモリ装置における欠陥セクタの検出および代替セクタ
の割当て用装置が提供される。
ク・メモリ装置内に含まれた各磁気ディスクの各面が円
のセクタならびに同心状のトラックに分割され、前記セ
クタの各々は、バッファ・レジスタ2を介して中央処理
装置(CPU)からまたはここの中央処理装置へ転送さ
れる第1の所定数のデータ・バイトを収容することがで
き、前記バッファ◆レジスタ2は、アドレス指定用の第
1の装置(アドレス計数器7)によつてアドレス指定さ
れる第2の所定数のバンクを含み、これら.バンクの各
々が前記第1の所定数のデータ・バイトを収容し、磁気
ディスクの各面は該ディスクにデータを記録しまたはそ
れからデータを読取るための少なくとも1つの磁気トラ
ンスデューサと組合つており、そして一ディスクに記録
されるべきもしくはディスクから読取られるべきデータ
に対応した論理パルスを引出しもしくは送信するために
各トランスデューサに関連した読取り・書込み電子回路
(論理装置20およびトラック情報デコーダ24)と、
一連結されるべき最初のセクタのアドレスを前記CPU
から受け、そしてそれぞれ各トラックおよびトラックの
各セクタに含まれているトラックおよびセクタの始端を
示す情報(インデックス・マーク、セクタ・マーク)に
対応した、前記電子回路によつて引出される論理パルス
によつて制御されて、読取られるべきセクタを識別する
第2の装置(アドレス・レジスタ15、セクタ計数器1
6および比較器17)と、を備え、前記読取り・書込み
電子回路によつてディスクから読取られるかもしくはデ
ィスクに書込まれるセクタのデータ・バイトは、それら
がバッファ・レジスタ2のバンクを介してCPUからも
つしくはCPUに転送されるとき前記第1の装置によつ
て計数され、読取られるべきセクタは一緒に連結され、
連結されるセクタの数はCPUによつて与えられかつ前
記第2の所定数に等しいかそれ以下であるようにした、
磁気ディスク・メモリ装7置における欠陥セクタの検出
および代替セクタの割当て用装置において、−欠陥セク
タを検出してこの欠陥セクタの読取りまたは書込みを禁
止し、そして欠陥セクタを最初の代替セクタに代替させ
る信号を出力すると共ノに、もし連結サイクルと最初の
代替セクタとの間にもう1つの欠陥セクタが存在する場
合には次の代替セクタに代替させるための信号を出力す
るようにした第3の装置(状態レジスタ25、アンド・
ゲート18および19)と、一代替セクタの読取りおよ
び書込みを制御するために、前記第2の装置および前記
第3の装置によつて制御され、かつ所定数のセクタの連
結が達成されると同時に、少なくとも1つのセクタの代
替が行なわれるべきであることを示す信号を(フリップ
・フロップ13によつて)引き出すよう付勢され、そし
てこの信号が引き出されたときに代替セクタのアドレス
を(マルチプレクサ14を通して)前記第2の装置に送
る第1の素子群(ゲート10、素子12,23、フリッ
プ・フロップ13、マルチプレクサ14)、および前記
第1の素子群と(ゲート26を通して)前記読取り・書
込み電子回路とによつて制御され、少なくとも1つのセ
クタの代替が行なわれるべきであるとき、そして代替セ
クタに関する情報(信号セクタ・マーク)が前記読取り
・書込み電子回路によつて引き出されたとき、前記第1
の装置7によつてアドレス指定される前記バッファ・レ
ジスタ2の対応のバンクに、代替セクタに書込まれるべ
きまたはそれから読取られるべきデータを転送するのを
可能とした第2の素子群(ゲート26、アップ・ダウン
計数器9、セクタ・ポインタ・メモリ8)、を備えた第
4の装置と、を備えたことを特徴とする磁気ディスク・
メモリ装置における欠陥セクタの検出および代替セクタ
の割当て用装置が提供される。
次に添付図面を参照して詳細に説明する。
これから本発明の一層明確な理解が得られよう。第1a
図には磁気ディスクDが示されており、この磁気ディス
クDは矢印Fの方向に回転し、そしてディスクの有効な
記憶領域は円d1およびD2によつて劃定されている。
またこのディスク上には円SO・・・Si・・・Sn・
・・のn個の等分のセクタが劃定されている。第1b図
から明らかなように各セクタSiは2つの部分SDO,
およびSDA,に分割されており、これら部分にはディ
スク・メモリ装置が所属するデータ処理装置によつて処
理されるデータが記録されると共にトラックの位置決め
用情報、即ちトラックのアドレス情報および軸線Axj
に対する磁気変換器Tの位置をサーボ制御するのに要す
る情報が記録されている。
図には磁気ディスクDが示されており、この磁気ディス
クDは矢印Fの方向に回転し、そしてディスクの有効な
記憶領域は円d1およびD2によつて劃定されている。
またこのディスク上には円SO・・・Si・・・Sn・
・・のn個の等分のセクタが劃定されている。第1b図
から明らかなように各セクタSiは2つの部分SDO,
およびSDA,に分割されており、これら部分にはディ
スク・メモリ装置が所属するデータ処理装置によつて処
理されるデータが記録されると共にトラックの位置決め
用情報、即ちトラックのアドレス情報および軸線Axj
に対する磁気変換器Tの位置をサーボ制御するのに要す
る情報が記録されている。
なお部分SDA,の面積はSDO,の面積よりも非常に
小さい。第1c図および第1d図には円C内に含まれる
セクタSi(7)SAD,の拡大図が示されている。
小さい。第1c図および第1d図には円C内に含まれる
セクタSi(7)SAD,の拡大図が示されている。
セクタS,の各セクタSADi部分はN個のゾーン駅P
iO・・・ZRPi,・・・APi(N−1、に分割さ
れており、これらゾーンは位置基準ゾーンを称する。図
示を簡略にするために最初から5つのゾーン圧P,Oな
いしZRPl4だけを矩形であられして第1c図および
第1d図に示した。いろいろなゾーンAP,,間の境界
は磁気トラックの円形の軸線Axjである。
iO・・・ZRPi,・・・APi(N−1、に分割さ
れており、これらゾーンは位置基準ゾーンを称する。図
示を簡略にするために最初から5つのゾーン圧P,Oな
いしZRPl4だけを矩形であられして第1c図および
第1d図に示した。いろいろなゾーンAP,,間の境界
は磁気トラックの円形の軸線Axjである。
連続番号jおよび軸線Axjの各磁気トラックにはソー
7訳P,,が相関されている。したがつてトラックOは
圧P,Oを有し、トラック1にはゾーンZRPilが相
関されており、以下同様である。各ゾーン駅P,,はト
ラックのアドレスを書込むのに必要なビット数を少なく
とも等しい数の等しい長さの個々のセルを有している。
7訳P,,が相関されている。したがつてトラックOは
圧P,Oを有し、トラック1にはゾーンZRPilが相
関されており、以下同様である。各ゾーン駅P,,はト
ラックのアドレスを書込むのに必要なビット数を少なく
とも等しい数の等しい長さの個々のセルを有している。
第2図にはこのような個々のセあの1つの形態が例示さ
れており、ゾーンZRP,,内のセルCKおよび連接の
セルCK−1およびCK+1の部分が示されている。
れており、ゾーンZRP,,内のセルCKおよび連接の
セルCK−1およびCK+1の部分が示されている。
セルの各々は4つの等しい部勺CPl,CP2,CP3
およびCP4に分割されており、これら部分の境界は部
分CPlとCP2の間、その他同様に設けられる。
およびCP4に分割されており、これら部分の境界は部
分CPlとCP2の間、その他同様に設けられる。
各セルは磁気ディスクの磁化方向における2つの相続い
た変動を保持しており、これら磁化方向の変動は第2図
に2本の線で示されている。
た変動を保持しており、これら磁化方向の変動は第2図
に2本の線で示されている。
また第2図には各セル毎に部分CPlないしCP4の各
々における磁気誘導の方向および記号が示されている。
磁化方向における上記2つの変化はそれぞれ次のよう2
つの位置を占めることができる。
々における磁気誘導の方向および記号が示されている。
磁化方向における上記2つの変化はそれぞれ次のよう2
つの位置を占めることができる。
即ち、「第1番目の変動」は位置P1かまたは位置P2
のいずれかを占めることができる。「第2の変動」は位
置P3かまたは位置P4のいずれかを占めることができ
る。
のいずれかを占めることができる。「第2の変動」は位
置P3かまたは位置P4のいずれかを占めることができ
る。
現在の慣行によればゾーンZRP,,内の個々のセルの
大部分は、トラックjに対するヘッドTの位置をサーボ
制御するのに必要な情報ならびに該トラックのアドレス
を表わすビットを記憶しており、そしてサーボ制御情報
が「第1番目の変動」に対応し、アドレス・ビットが「
第2番目の変動」に対応する。
大部分は、トラックjに対するヘッドTの位置をサーボ
制御するのに必要な情報ならびに該トラックのアドレス
を表わすビットを記憶しており、そしてサーボ制御情報
が「第1番目の変動」に対応し、アドレス・ビットが「
第2番目の変動」に対応する。
第2図に示されているように、位置P1またはP3を占
める変動は「論理0」に等しいビットに対応し、他方位
置P2またはP4を占める変動は「論理1」に等しいビ
ットに対応する。
める変動は「論理0」に等しいビットに対応し、他方位
置P2またはP4を占める変動は「論理1」に等しいビ
ットに対応する。
先に述べたように、現在用いられている磁気ディスクは
、ディスクの半径方向およびトラックの軸線方向におい
て高いデータ密度を有しているので欠陥を有するセクタ
がディスクに存在する確率は無視することはできない。
上に述べた理由からディスクDの両面にはn個のセクタ
S。
、ディスクの半径方向およびトラックの軸線方向におい
て高いデータ密度を有しているので欠陥を有するセクタ
がディスクに存在する確率は無視することはできない。
上に述べた理由からディスクDの両面にはn個のセクタ
S。
ないしSn−1に加えて第3図に示すようにサルベージ
・セクタ即ち代替セクタと称する追加のセクタが設けら
れる。これらサルベージ・セクタの数は2,3個程度で
あり、ここで述べている具体例の場合にはサルベージ●
セクタSSl,゛SS2およびSS3が設けられている
。これらセクタはセクタS。ないしSn−1と同じであ
る。特にこれらセクタの各々はN個のトラックの各々に
対して準備ゾーンを有している。磁気ディスクにおける
欠陥もしくは障害は、製造直後製造業者によりディスク
に対して行われるチェック操作によつて探知される。
・セクタ即ち代替セクタと称する追加のセクタが設けら
れる。これらサルベージ・セクタの数は2,3個程度で
あり、ここで述べている具体例の場合にはサルベージ●
セクタSSl,゛SS2およびSS3が設けられている
。これらセクタはセクタS。ないしSn−1と同じであ
る。特にこれらセクタの各々はN個のトラックの各々に
対して準備ゾーンを有している。磁気ディスクにおける
欠陥もしくは障害は、製造直後製造業者によりディスク
に対して行われるチェック操作によつて探知される。
欠陥を有するディスク上のセクタはこのようにして既知
となり、しかもこのような欠陥が影響を与えるセクタ内
のトラックも既知となる。データが磁気変換器Tによつ
てディスクの一面から読出されている時に攪乱が生ずる
のを避けるためには、問題のディスク面上の任意のセク
タ内に含まれるトラックの各セグメントに対して該セグ
メントが欠陥を有しているか否か、即ち該セグメントに
対し書込みや読取りを行うことが可能であるか否かを表
示する情報を書込んでおく必要がある。
となり、しかもこのような欠陥が影響を与えるセクタ内
のトラックも既知となる。データが磁気変換器Tによつ
てディスクの一面から読出されている時に攪乱が生ずる
のを避けるためには、問題のディスク面上の任意のセク
タ内に含まれるトラックの各セグメントに対して該セグ
メントが欠陥を有しているか否か、即ち該セグメントに
対し書込みや読取りを行うことが可能であるか否かを表
示する情報を書込んでおく必要がある。
このような欠陥表示情報は好ましくはゾーンの始端部に
位置するセル内の各基準ゾーンに書込まれる。
位置するセル内の各基準ゾーンに書込まれる。
第4a図および4b図にはこのような欠陥セクタを代替
するための装置の具体例が示されている。
するための装置の具体例が示されている。
なお、これらの図には代替用論理装置だけしか示されて
いない。本発明に関与しない読取り/書込み変動のサー
ボ制御装置とはディスクの駆動手段のようなディスク装
置の他の要素の図示は省略した。なおこれらの要素の構
造の詳細に関しては、197拝、プレンティス−ホール
(Prentice−HaIl)社発行のイワン●フロ
ーレンス(IvanFlOres)著の「Periph
eralDevices」、第9章および第1瞠を参照
されたい。欠陥代替論理装置およびインターフェース装
置は中央データ処理装置とディスク・メモリ装置の読取
り/書込みヘッドを制御する論理装置との間に設けられ
る。中央デ.ータ処理装置即ちCPU側では情報線路お
よび制御線路に接続されそして読取り/書込みヘッド側
では「データ読取り」および「データ書込み」(ブロッ
ク20)と称する線路に接続されている。情報は入出力
母線もしくはI/0母線を介してCPUとディスク・メ
モリ装置間で遺り取りされる。この情報はディスク装置
のいろいろな要素を制御するのに用いられるデータや命
令とすることができる。I/O母線は命令解読制御装置
もしくは命令デコーダ21の入力端1に接続されていつ
る。該装置21はその出力端2ないし11から第4a図
および第4b図に示したいろいろ要素に対しいろいろな
制御信号を送出する。命令解読器もしくは命令デコーダ
の具体例については、バリ●モンパルナス街n所在のリ
ブレリーラロツサ(LibrairieLarOuss
e)社発行のジヤンーピエール(JeanPierr′
e)著の[StructureetFOnctiOnm
entdesOrdinateuvs」、頁187,1
88を参照されたい。
いない。本発明に関与しない読取り/書込み変動のサー
ボ制御装置とはディスクの駆動手段のようなディスク装
置の他の要素の図示は省略した。なおこれらの要素の構
造の詳細に関しては、197拝、プレンティス−ホール
(Prentice−HaIl)社発行のイワン●フロ
ーレンス(IvanFlOres)著の「Periph
eralDevices」、第9章および第1瞠を参照
されたい。欠陥代替論理装置およびインターフェース装
置は中央データ処理装置とディスク・メモリ装置の読取
り/書込みヘッドを制御する論理装置との間に設けられ
る。中央デ.ータ処理装置即ちCPU側では情報線路お
よび制御線路に接続されそして読取り/書込みヘッド側
では「データ読取り」および「データ書込み」(ブロッ
ク20)と称する線路に接続されている。情報は入出力
母線もしくはI/0母線を介してCPUとディスク・メ
モリ装置間で遺り取りされる。この情報はディスク装置
のいろいろな要素を制御するのに用いられるデータや命
令とすることができる。I/O母線は命令解読制御装置
もしくは命令デコーダ21の入力端1に接続されていつ
る。該装置21はその出力端2ないし11から第4a図
および第4b図に示したいろいろ要素に対しいろいろな
制御信号を送出する。命令解読器もしくは命令デコーダ
の具体例については、バリ●モンパルナス街n所在のリ
ブレリーラロツサ(LibrairieLarOuss
e)社発行のジヤンーピエール(JeanPierr′
e)著の[StructureetFOnctiOnm
entdesOrdinateuvs」、頁187,1
88を参照されたい。
データはI/0母線を介して2つのモードで伝送される
。これら2つのモードとは書込みモードと読出しモード
である。書込みモードにおいてはデータは磁気ディスク
上のトラックに記録され、ノ他方読出しモードにおいて
はデータは磁気ディスクのトラックから読出されて中央
処理装置もしくはCPUに伝送される。これら2つのモ
ードのうちの1つのモードでデータを伝送するのにマル
チプレクサ1が用いられている。該マルチプレクサ1の
入力端1および3がデータを読取リモートで伝送する働
きをなし、他方該マルチプレクサの入力端2が書込みモ
ードでのデータ伝送に用いられる。伝送を行うために■
/O母線はマルチプレクサ5の入力端2に接続され、他
方その入力端1はバッファ・レジスタ2の出力端に接続
され、そしてその入力端3は直列一並列/並列一直列変
換器6の出力端4に接続されている。書込みモードにお
いてはそのマルチプレクサ1はその出力端5と入力端2
との間の通信を可能にし、それによつて書込まれるデー
タはマルチプレクサ1の出力端5を変換器6の入力端1
に結合する接続を介して直列一並列/並列一直列変換器
6に送られる。書込みモードにおいてはデータは例えば
8ビットとすることができる任意所望の幅で並列モード
で伝送される。直列一並列/並列一直列変換器6は並列
モードを直列モードに変換して、その出力端2から書込
みヘッド制御用の論理装置20の入力端2にデータを1
ビットづつで伝送する。マルチプレクサ1の出力端2は
まだバッファ・レジスタ5の入力端1に接続されており
、一方該バッファ・レジスタ5の出力端2は一群のバッ
ファ●レジスタ2の入力端1に接続されている。バッフ
ァ・レジスタ群2の出力端2はマルチプレクサ1の入力
端1にループ帰還接続されている。この構成によれば、
書込みモードおよび読取リモート双方において中央処理
装置およびディスク装置間で伝送されるデータを緩衝す
ることができる。ディスク上のトラックから読出された
データは直列モードでビット毎に直列一並列/並列一直
列変換器6の入力端3に転送され、次いで変換器6の入
力端4からマルチプレクサ1の入力端3に並列モードで
伝送される。バッファ・レジスタ2は第1の装置すなわ
ちアドレス計数器7によつてアドレッシングされ、該計
数器のアドレス増分はデータ処理装置とディスク装置間
で制御線路を介して伝送されて、該計数器の入力端5に
印加される信号CSにより行われる。アドレス計数器の
2つの上位ビットはセクターポインタ・メモリ8の内容
により影響を受ける。このメモリ8はその出力端3から
2つのビットを発生し、そしてこの出力ビットはアドレ
ス計数器7の入力端1に供給される。ここでポインタは
、一般に1つの情報項目または1群の情報項目のアドレ
スを格納している所定のアドレスのレジスタもしくはメ
モリ・セルによつて形成されるものであることを述べて
おく。セクターポインタ・メモリ8はその入力端1およ
び2それぞれによつて計数器9の出力端2および3に接
続されている。該計数器9は回収処理される(すなわち
代替される)セクタの数を計数する。この計数器は−そ
の入力端1に接続されているフラッグ装置すなわちアン
ド・ゲート19からの出力信号によつて増分される。ア
ンド・ゲート19はその入力端1に選ばれたセクタに欠
陥があることを表示する信号MSを受ける。この信号M
Sは状態レジスタ25の出力端3から送出されるもので
ある。状態レジスタ25はその入力端1にディスク装置
から状態情報を受ける。この状態情報はトラック情報デ
コーダもしくは解読器24によつて復号されて、デコー
ダ24の出力端2から状態レジスタ25の入力端1に伝
達されるものてある。中央処理装置がディスク装置の状
態を知りたい場合には該CPUは状態レジスタ25に質
問を発し、後者はCPUをテイスク装置に接続されるI
/O母線にその出力端4から状態情報を送出する。この
情報の転送は状態レジスタ25の入力端2において信号
RSにより制御される。該信号RSは命令デコーダ21
の出力端4から発生されるものである。トラック情報デ
コーダ24はその出力端3からアンド・ゲート19の入
力端2に「セクタ・マーク」情報を送出すると共にその
出力端4からセクタ計数器16の入力端1に「インデッ
クス・マーク」情報を供給する。この場合磁気ディスク
においては、インデックスはディスクの表面上のトラッ
クおよびセクタの出発点を識別するものであることを述
べておく。また「インデックス・マーク」情報の役割は
セクタ計数器16を零にリセットすることである。セク
タ計数器16は「セクタ・マーク」信号によつて増分さ
れる。この「セクタ・マーク」信号はトラック情報デコ
ーダ24の入力端2に印加されて出力端3から送出され
る。I/0母線はまたマルチプレクサ14の入力端1に
接続されておつて、該マルチプレクサ14の出力端3か
ら所要のセクタのアドレスをアドレス●レジスタ15に
伝送するのを可能にする。アドレス・レジスタ15およ
び計数器16の内容の比較は比較器17で行われる。該
比較器の入力端1はレジスタ15の出力端2に接続され
ており、そしてその入力端2は計数器16の出力端3に
接続されている。比較信号は比較器17の出力端3から
可能化装置すなわちアンド・ゲート18の入力端2に供
給される。該アンド・ゲート18はその入力端1に「セ
クタ・マーク」信号を受ける。このアンド・ゲート18
の役割は読取り/書込みヘッドを制御する論理装置20
の入力端3に対して読取り/書込み可能化信号を送出す
ることにある。減算計数器11の入力端1には連結され
るセクタの数が置数される。このセクタ数は命令デコー
ダ21の出力端5から制御信号CB2として送出される
。減算計数11の出力端2はリンケージもしくは連結表
示フリップ・フロップ12の入力端1に接続されている
。このフリップ・フロップ12は連結されるセクタ数が
零である時には2進「1」B状態となる。さらにリンケ
ージ表示フリップ●フロップ12の出力端2はアンド・
ゲート23の入力端2に接続されている。アンド・ゲー
ト23の入力端1はオア・ゲート10からの出力信号を
受ける。該オア・ゲート10の入力端1および2は・そ
れぞれ計数器9の出力端2および3に接続されている。
該計数器9は回収処理(すなわち代替)されるセクタの
数をを計数する計数器である。アンド・ゲート23の出
力端3は回収処理フリップ・フロップ13の入力端1に
持続されている。ノ該フリップ・フロップ13は連結さ
れるセクタの数が零でかつ回収処理(すなわち代替)し
なければならないセクタが存在する楊合に「1」状態を
とる。この回収処理フリップ・フロップの論理状態はそ
の出力端2からアドレス・レジスタ15の入力端3およ
びマルチプレクサ14の入力端4に伝達される。該マル
チプレクサ14の入力端2は予め設定された固定のアド
レスを受ける。第4b図に示した例においては、この予
め設定された不変のアドレスの値は48である。回収処
理(すなわち代替)を行うべき場合には、このアドレス
「48」がアドレス・レジスタ15にロードされて比較
器17に対する比較基準としての働きをなす。なお以上
の第4a図および第4b図の回路構成において、アドレ
ス・レジスタ15、セクタ計数器16および比較器17
は一緒に、読取られるべきセクタを識別するための第2
の装置を構成している。
。これら2つのモードとは書込みモードと読出しモード
である。書込みモードにおいてはデータは磁気ディスク
上のトラックに記録され、ノ他方読出しモードにおいて
はデータは磁気ディスクのトラックから読出されて中央
処理装置もしくはCPUに伝送される。これら2つのモ
ードのうちの1つのモードでデータを伝送するのにマル
チプレクサ1が用いられている。該マルチプレクサ1の
入力端1および3がデータを読取リモートで伝送する働
きをなし、他方該マルチプレクサの入力端2が書込みモ
ードでのデータ伝送に用いられる。伝送を行うために■
/O母線はマルチプレクサ5の入力端2に接続され、他
方その入力端1はバッファ・レジスタ2の出力端に接続
され、そしてその入力端3は直列一並列/並列一直列変
換器6の出力端4に接続されている。書込みモードにお
いてはそのマルチプレクサ1はその出力端5と入力端2
との間の通信を可能にし、それによつて書込まれるデー
タはマルチプレクサ1の出力端5を変換器6の入力端1
に結合する接続を介して直列一並列/並列一直列変換器
6に送られる。書込みモードにおいてはデータは例えば
8ビットとすることができる任意所望の幅で並列モード
で伝送される。直列一並列/並列一直列変換器6は並列
モードを直列モードに変換して、その出力端2から書込
みヘッド制御用の論理装置20の入力端2にデータを1
ビットづつで伝送する。マルチプレクサ1の出力端2は
まだバッファ・レジスタ5の入力端1に接続されており
、一方該バッファ・レジスタ5の出力端2は一群のバッ
ファ●レジスタ2の入力端1に接続されている。バッフ
ァ・レジスタ群2の出力端2はマルチプレクサ1の入力
端1にループ帰還接続されている。この構成によれば、
書込みモードおよび読取リモート双方において中央処理
装置およびディスク装置間で伝送されるデータを緩衝す
ることができる。ディスク上のトラックから読出された
データは直列モードでビット毎に直列一並列/並列一直
列変換器6の入力端3に転送され、次いで変換器6の入
力端4からマルチプレクサ1の入力端3に並列モードで
伝送される。バッファ・レジスタ2は第1の装置すなわ
ちアドレス計数器7によつてアドレッシングされ、該計
数器のアドレス増分はデータ処理装置とディスク装置間
で制御線路を介して伝送されて、該計数器の入力端5に
印加される信号CSにより行われる。アドレス計数器の
2つの上位ビットはセクターポインタ・メモリ8の内容
により影響を受ける。このメモリ8はその出力端3から
2つのビットを発生し、そしてこの出力ビットはアドレ
ス計数器7の入力端1に供給される。ここでポインタは
、一般に1つの情報項目または1群の情報項目のアドレ
スを格納している所定のアドレスのレジスタもしくはメ
モリ・セルによつて形成されるものであることを述べて
おく。セクターポインタ・メモリ8はその入力端1およ
び2それぞれによつて計数器9の出力端2および3に接
続されている。該計数器9は回収処理される(すなわち
代替される)セクタの数を計数する。この計数器は−そ
の入力端1に接続されているフラッグ装置すなわちアン
ド・ゲート19からの出力信号によつて増分される。ア
ンド・ゲート19はその入力端1に選ばれたセクタに欠
陥があることを表示する信号MSを受ける。この信号M
Sは状態レジスタ25の出力端3から送出されるもので
ある。状態レジスタ25はその入力端1にディスク装置
から状態情報を受ける。この状態情報はトラック情報デ
コーダもしくは解読器24によつて復号されて、デコー
ダ24の出力端2から状態レジスタ25の入力端1に伝
達されるものてある。中央処理装置がディスク装置の状
態を知りたい場合には該CPUは状態レジスタ25に質
問を発し、後者はCPUをテイスク装置に接続されるI
/O母線にその出力端4から状態情報を送出する。この
情報の転送は状態レジスタ25の入力端2において信号
RSにより制御される。該信号RSは命令デコーダ21
の出力端4から発生されるものである。トラック情報デ
コーダ24はその出力端3からアンド・ゲート19の入
力端2に「セクタ・マーク」情報を送出すると共にその
出力端4からセクタ計数器16の入力端1に「インデッ
クス・マーク」情報を供給する。この場合磁気ディスク
においては、インデックスはディスクの表面上のトラッ
クおよびセクタの出発点を識別するものであることを述
べておく。また「インデックス・マーク」情報の役割は
セクタ計数器16を零にリセットすることである。セク
タ計数器16は「セクタ・マーク」信号によつて増分さ
れる。この「セクタ・マーク」信号はトラック情報デコ
ーダ24の入力端2に印加されて出力端3から送出され
る。I/0母線はまたマルチプレクサ14の入力端1に
接続されておつて、該マルチプレクサ14の出力端3か
ら所要のセクタのアドレスをアドレス●レジスタ15に
伝送するのを可能にする。アドレス・レジスタ15およ
び計数器16の内容の比較は比較器17で行われる。該
比較器の入力端1はレジスタ15の出力端2に接続され
ており、そしてその入力端2は計数器16の出力端3に
接続されている。比較信号は比較器17の出力端3から
可能化装置すなわちアンド・ゲート18の入力端2に供
給される。該アンド・ゲート18はその入力端1に「セ
クタ・マーク」信号を受ける。このアンド・ゲート18
の役割は読取り/書込みヘッドを制御する論理装置20
の入力端3に対して読取り/書込み可能化信号を送出す
ることにある。減算計数器11の入力端1には連結され
るセクタの数が置数される。このセクタ数は命令デコー
ダ21の出力端5から制御信号CB2として送出される
。減算計数11の出力端2はリンケージもしくは連結表
示フリップ・フロップ12の入力端1に接続されている
。このフリップ・フロップ12は連結されるセクタ数が
零である時には2進「1」B状態となる。さらにリンケ
ージ表示フリップ●フロップ12の出力端2はアンド・
ゲート23の入力端2に接続されている。アンド・ゲー
ト23の入力端1はオア・ゲート10からの出力信号を
受ける。該オア・ゲート10の入力端1および2は・そ
れぞれ計数器9の出力端2および3に接続されている。
該計数器9は回収処理(すなわち代替)されるセクタの
数をを計数する計数器である。アンド・ゲート23の出
力端3は回収処理フリップ・フロップ13の入力端1に
持続されている。ノ該フリップ・フロップ13は連結さ
れるセクタの数が零でかつ回収処理(すなわち代替)し
なければならないセクタが存在する楊合に「1」状態を
とる。この回収処理フリップ・フロップの論理状態はそ
の出力端2からアドレス・レジスタ15の入力端3およ
びマルチプレクサ14の入力端4に伝達される。該マル
チプレクサ14の入力端2は予め設定された固定のアド
レスを受ける。第4b図に示した例においては、この予
め設定された不変のアドレスの値は48である。回収処
理(すなわち代替)を行うべき場合には、このアドレス
「48」がアドレス・レジスタ15にロードされて比較
器17に対する比較基準としての働きをなす。なお以上
の第4a図および第4b図の回路構成において、アドレ
ス・レジスタ15、セクタ計数器16および比較器17
は一緒に、読取られるべきセクタを識別するための第2
の装置を構成している。
また状態レジスタ25、アンド・ゲート18および19
は一緒に、欠陥セクタを検出してこの欠陥セクタの読取
りまたは書込みを禁止し、そして欠陥セクタが代替セク
タに代替されなければならないということを示す第3の
装置を構成している。さらにセクタ・ポインタ・メモリ
8、アップ・ダウン計数器9、オア・ゲート10、マル
チプレクサ14、フリップ・フロップ12および13、
アンド・ゲート23および26は一緒に、バッファ◆レ
ジスタの対応のバンクにデータを転送するように第2お
よび第3の装置と協働する第4の装置を構成している。
そして論理装置20およびトラック情報デコーダ24は
、データと対応した論理パルスを引出したり送信したり
するために各トランスデューサに関連した読取り・書込
み電子回路を構成している。また第4の装置のうち、オ
ア・ゲート10、フ.リップ・フロップ12および13
、アンド・ゲート23、およびマルチプレクサ14は第
1の素子群を構成しており、アンド・ゲート26、アッ
プ・ダウン計数器9、およびセクタ・ポインタ・メモリ
8で第2の素子群を構成している。
は一緒に、欠陥セクタを検出してこの欠陥セクタの読取
りまたは書込みを禁止し、そして欠陥セクタが代替セク
タに代替されなければならないということを示す第3の
装置を構成している。さらにセクタ・ポインタ・メモリ
8、アップ・ダウン計数器9、オア・ゲート10、マル
チプレクサ14、フリップ・フロップ12および13、
アンド・ゲート23および26は一緒に、バッファ◆レ
ジスタの対応のバンクにデータを転送するように第2お
よび第3の装置と協働する第4の装置を構成している。
そして論理装置20およびトラック情報デコーダ24は
、データと対応した論理パルスを引出したり送信したり
するために各トランスデューサに関連した読取り・書込
み電子回路を構成している。また第4の装置のうち、オ
ア・ゲート10、フ.リップ・フロップ12および13
、アンド・ゲート23、およびマルチプレクサ14は第
1の素子群を構成しており、アンド・ゲート26、アッ
プ・ダウン計数器9、およびセクタ・ポインタ・メモリ
8で第2の素子群を構成している。
上に述べた具体例は、集回路技術を用いて容易に実現可
能である。
能である。
特にテキサス・インスツルメント(TexasInSt
rLlmentS)社19B年発行の文献「TT′Lデ
ータ●ブック・フォー●デザイン・エンジニア(TTL
DateBOOkFOrDesign・Enginer
s)」に記述されている特性を有する電子素子を用いる
ことが可能である。より具体的に述べれば、マルチプレ
クサ回路としてSN74l5O回路、バッファ・レジス
タとしてはSN74l98回路、直列一並列/並列一直
列変換器としてはSN74l64回路、計数器としては
SN74l96回路、そしてフリップ●フロップとして
はSN74Sl2泪路を用いることができよう。第5図
に示した真理表はデータ線路およびドット線路に表われ
る信号の組合わせによつて得ることができる有ゆる状態
を掲げたものである。
rLlmentS)社19B年発行の文献「TT′Lデ
ータ●ブック・フォー●デザイン・エンジニア(TTL
DateBOOkFOrDesign・Enginer
s)」に記述されている特性を有する電子素子を用いる
ことが可能である。より具体的に述べれば、マルチプレ
クサ回路としてSN74l5O回路、バッファ・レジス
タとしてはSN74l98回路、直列一並列/並列一直
列変換器としてはSN74l64回路、計数器としては
SN74l96回路、そしてフリップ●フロップとして
はSN74Sl2泪路を用いることができよう。第5図
に示した真理表はデータ線路およびドット線路に表われ
る信号の組合わせによつて得ることができる有ゆる状態
を掲げたものである。
データ線路およびドット線路が双方共に「0」状態であ
る時には、ディスク装置の諸要素はディスク装ノ置のい
ろいろな状態を読取ることを可能にさせる状態をとる。
データ線路が「0」状態にあつてドット線路が「1」状
態にある時にはディスク装置は■/O母線上の信号を命
令と解釈する。これら命令信号は命令解読器もしくはデ
コーダ21に供・給される。データ線路が「1」状態に
あつてドット線路が「0」状態にある時には、ディスク
装置は読出しモードになる。データ線路が「1」状態に
ありドット線路も「1」状態にある時には、ディスク装
置は書込みモードになる。データおよびドット制御信号
は勿論命令解読論理制御装置21の入力端9および10
に印加される。これら制御信号は解読制御装置もしくは
デコーダ21の出力端4,6および7に復号されて現わ
れ、そして出端6および7から書込みおよび読取り信号
WおよびRがマルチプレクサ1および変換器6に供給さ
れて、これら回路はそれに対応し書込みおよび読取リモ
ートになる。読取り状態の時にはデコーダ21の出力端
4から状態レジスタ25に信号RSの形態で命令が発生
されて、該レジスタの入力端2に印加される。第6図に
示した表はディスク装置に対する制御命令に用いられる
いろいろなコードを掲げたものである。
る時には、ディスク装置の諸要素はディスク装ノ置のい
ろいろな状態を読取ることを可能にさせる状態をとる。
データ線路が「0」状態にあつてドット線路が「1」状
態にある時にはディスク装置は■/O母線上の信号を命
令と解釈する。これら命令信号は命令解読器もしくはデ
コーダ21に供・給される。データ線路が「1」状態に
あつてドット線路が「0」状態にある時には、ディスク
装置は読出しモードになる。データ線路が「1」状態に
ありドット線路も「1」状態にある時には、ディスク装
置は書込みモードになる。データおよびドット制御信号
は勿論命令解読論理制御装置21の入力端9および10
に印加される。これら制御信号は解読制御装置もしくは
デコーダ21の出力端4,6および7に復号されて現わ
れ、そして出端6および7から書込みおよび読取り信号
WおよびRがマルチプレクサ1および変換器6に供給さ
れて、これら回路はそれに対応し書込みおよび読取リモ
ートになる。読取り状態の時にはデコーダ21の出力端
4から状態レジスタ25に信号RSの形態で命令が発生
されて、該レジスタの入力端2に印加される。第6図に
示した表はディスク装置に対する制御命令に用いられる
いろいろなコードを掲げたものである。
第1行目のコードはディスク上のトラックを選択するの
に用いられるコードであつて、データおよびドット制御
信号と共にディスク装置を読取りまたは書込みモードに
準備するのに用いられる。第2列目の命令コードも同様
にディスク上のトラックの選択に用いられ、連結される
セクタの数を表示しかつまたディスク装置を読取りまた
は書込みモードに準備するのに用いられる。第3列目に
示した命令はサーボ制御を付活してヘッドを選択された
トラックおよびセクタ上に移動するのに用いられるもの
で読取リモートにおいて用いられる。第4列目に示した
命令もまたヘッドを動かして選択されたトラックおよび
セクタにサーボ制御するのに用いられるものであるが、
しかしながらこれは書込みモードで用いられる。第5列
、第6列、第7列目に示した命令は第4図のバッファ・
レジスタ2の選択の制御に用いられる。第6図の第1列
、第2列および第3列に示した命令はそれぞれ第7図,
第8図および第9図に示した8ビットのフォーマットを
有している。第7図を参照するに、一番目のビット即ち
ビット1の値は常に零であり他方ビット2ないし8は任
意の値を取ることができて、トラック選択アドレスの最
下位ビット即ち田Bに対応する。
に用いられるコードであつて、データおよびドット制御
信号と共にディスク装置を読取りまたは書込みモードに
準備するのに用いられる。第2列目の命令コードも同様
にディスク上のトラックの選択に用いられ、連結される
セクタの数を表示しかつまたディスク装置を読取りまた
は書込みモードに準備するのに用いられる。第3列目に
示した命令はサーボ制御を付活してヘッドを選択された
トラックおよびセクタ上に移動するのに用いられるもの
で読取リモートにおいて用いられる。第4列目に示した
命令もまたヘッドを動かして選択されたトラックおよび
セクタにサーボ制御するのに用いられるものであるが、
しかしながらこれは書込みモードで用いられる。第5列
、第6列、第7列目に示した命令は第4図のバッファ・
レジスタ2の選択の制御に用いられる。第6図の第1列
、第2列および第3列に示した命令はそれぞれ第7図,
第8図および第9図に示した8ビットのフォーマットを
有している。第7図を参照するに、一番目のビット即ち
ビット1の値は常に零であり他方ビット2ないし8は任
意の値を取ることができて、トラック選択アドレスの最
下位ビット即ち田Bに対応する。
第8図の場合では、ビット1および2は常に「0」であ
り第3番目および第4番目のビット即ちビット3および
4は連結することができるセクタの数を表わし(したが
つてこの場合連結することのできるセクタの数は最大4
である)、ビット5はディスクを識別するのに用いられ
、ビット6は本発明には関係のないビットであり、そし
てビット7および8は第7図のバイトと共に用いられて
選択すべきトラック・アドレスの最上位ビット即ちMS
Bを表わす。
り第3番目および第4番目のビット即ちビット3および
4は連結することができるセクタの数を表わし(したが
つてこの場合連結することのできるセクタの数は最大4
である)、ビット5はディスクを識別するのに用いられ
、ビット6は本発明には関係のないビットであり、そし
てビット7および8は第7図のバイトと共に用いられて
選択すべきトラック・アドレスの最上位ビット即ちMS
Bを表わす。
第9図において、1番目および2番目のビット即ちビッ
ト1および2はデータおよびドット制御線路と共に用い
られて該取り動作および書込み動作を表示する。
ト1および2はデータおよびドット制御線路と共に用い
られて該取り動作および書込み動作を表示する。
ビット3ないし8は読取りまたは書込み動作を行うべき
セクタのアドレスを表示する。第10図は8ビット幅の
状態レジスタのフォーマットを示すものであつて、各ビ
ットは次のような意味を有する。
セクタのアドレスを表示する。第10図は8ビット幅の
状態レジスタのフォーマットを示すものであつて、各ビ
ットは次のような意味を有する。
即ちビットBSFは見付けたセクタに欠陥があることを
表示し、ビットWCEは書込まれるセクタの数がディス
クの公称容量を越えることを表示し、ビットFLTはデ
ィスク装置の或る部分に欠陥があることを表示し、ビッ
トPERは書込まれたまたは読出されるデータ・ビット
等にセクタのアドレスにおけるパリテイ・エラーがある
ことを表示し、ビットRERは読取りエラーを表示し、 ビットK逐はディスク装置が塞がつていることを表示し
、ビットRDYはディスク装置が情報を受けたり送出し
得る状態にあることを表示し、ビットDASはディスク
装置は動作中であることを表示する。
表示し、ビットWCEは書込まれるセクタの数がディス
クの公称容量を越えることを表示し、ビットFLTはデ
ィスク装置の或る部分に欠陥があることを表示し、ビッ
トPERは書込まれたまたは読出されるデータ・ビット
等にセクタのアドレスにおけるパリテイ・エラーがある
ことを表示し、ビットRERは読取りエラーを表示し、 ビットK逐はディスク装置が塞がつていることを表示し
、ビットRDYはディスク装置が情報を受けたり送出し
得る状態にあることを表示し、ビットDASはディスク
装置は動作中であることを表示する。
第11図,第12図および第13図は第4a図に示した
バッファ・レジスタのアドレスの決定を可能にするビッ
トのフォーマットを示す。
バッファ・レジスタのアドレスの決定を可能にするビッ
トのフォーマットを示す。
第4a図に示したバッファ・レジスタはそれぞれ256
バイトのレジスタの4つのバンクから形成されており、
1つのレジスタ●バンクにおける。256/くイトのア
ドレッシングは、最下位アドレス●ビットとなる第11
図の第5ないし第8番目のビット即ちビット5ないし8
および最上位アドレス・ビットとなる第12図のビット
5ないし8によつて実行される。
バイトのレジスタの4つのバンクから形成されており、
1つのレジスタ●バンクにおける。256/くイトのア
ドレッシングは、最下位アドレス●ビットとなる第11
図の第5ないし第8番目のビット即ちビット5ないし8
および最上位アドレス・ビットとなる第12図のビット
5ないし8によつて実行される。
第13図のビット7および8は、第4a図のバッファ●
レジスタ2の4つのレジスタのうちの1つをアドレッシ
ングするのに用いられ、これら3つの命令はI/0母線
即ち入出力母線を介して命令デコーダ21に送られる。
これら命令は1つずつ命令デコーダ21に送られるもの
であつて、ビット3および4により識別される。ビット
3および4が双方共に「0」である時には、命令は第1
1図に示した第1番目のバイトであることを意味し、ビ
ット3が「1」の値を有し、ビット4が「0」の値を有
する時には、第12図に示した第2番目のバイトである
ことを意味し、そして双方のビットが「1」状態にある
時には、これは命令が第13図に示した第3番目のバイ
トであることを意味する。第14a図および第14b図
は第4図に示したl装置の動作を図解するフローチャー
トである。
レジスタ2の4つのレジスタのうちの1つをアドレッシ
ングするのに用いられ、これら3つの命令はI/0母線
即ち入出力母線を介して命令デコーダ21に送られる。
これら命令は1つずつ命令デコーダ21に送られるもの
であつて、ビット3および4により識別される。ビット
3および4が双方共に「0」である時には、命令は第1
1図に示した第1番目のバイトであることを意味し、ビ
ット3が「1」の値を有し、ビット4が「0」の値を有
する時には、第12図に示した第2番目のバイトである
ことを意味し、そして双方のビットが「1」状態にある
時には、これは命令が第13図に示した第3番目のバイ
トであることを意味する。第14a図および第14b図
は第4図に示したl装置の動作を図解するフローチャー
トである。
第14a図において、動作の開始はステップ1400に
示されており、ステップ1401では回収処理されるす
なわち代替されるセクタの番号を計数するための第4a
図に示した計数器9がリセット門信号によつて零にリセ
ットされる。最初に連結されるセクタのアドレスは中央
データ処理装置によつてマルチプレクサ14の入力端1
を介してアドレス・レジスタ15に送られる(ステップ
1402)。かくしてセクタ計数器16(第4b図)は
)増分されて、その内容は比較器17でレジスタ15に
格納されている所要のアドレスと比較される。比較器1
7が上記2つのアドレスが一致したことを表示しかつセ
クタ・マークがアンド・ゲート18の入力端1に存在し
(ステップ1402および1403)そして選ばれたセ
クタが状態レジスタ25によつて欠陥があると検出され
ない場合には、アンド・ゲート19により信号もしくは
「フラッグ」は発生されず読取り/書込みの可能化がア
ンド・ゲート18によつて行われる(ステップ1408
)。選ばれたセクタに欠陥が有ると認識された時には回
収処理されるセクタの数を計数する計数器9(第4a図
)が1単位だけ増分されて、この計数器の状態はセクタ
ーポインタ・メモリ8に記憶される(ステップ1405
および1406)。そこで読取り/書込み命令はステッ
プ1407において無効にされる。2つのステップ14
07および1408のいずれか一方のステップが完了す
ると、ステップ1409において連結されるセクタの数
が減算計数器11において減分される。
示されており、ステップ1401では回収処理されるす
なわち代替されるセクタの番号を計数するための第4a
図に示した計数器9がリセット門信号によつて零にリセ
ットされる。最初に連結されるセクタのアドレスは中央
データ処理装置によつてマルチプレクサ14の入力端1
を介してアドレス・レジスタ15に送られる(ステップ
1402)。かくしてセクタ計数器16(第4b図)は
)増分されて、その内容は比較器17でレジスタ15に
格納されている所要のアドレスと比較される。比較器1
7が上記2つのアドレスが一致したことを表示しかつセ
クタ・マークがアンド・ゲート18の入力端1に存在し
(ステップ1402および1403)そして選ばれたセ
クタが状態レジスタ25によつて欠陥があると検出され
ない場合には、アンド・ゲート19により信号もしくは
「フラッグ」は発生されず読取り/書込みの可能化がア
ンド・ゲート18によつて行われる(ステップ1408
)。選ばれたセクタに欠陥が有ると認識された時には回
収処理されるセクタの数を計数する計数器9(第4a図
)が1単位だけ増分されて、この計数器の状態はセクタ
ーポインタ・メモリ8に記憶される(ステップ1405
および1406)。そこで読取り/書込み命令はステッ
プ1407において無効にされる。2つのステップ14
07および1408のいずれか一方のステップが完了す
ると、ステップ1409において連結されるセクタの数
が減算計数器11において減分される。
減算計数器11よつて連結すべきセクタが最早や存在し
ないことが表示されるとステップ1402に移つてステ
ップ1403でセクタ・マークを待機し、アンド・ゲー
ト19の出力端に信号もしくはフラッグが存在するか否
かをチェックし(ステップ1404)、そしてこのフラ
ッグの状態に依存してステップ1405ないし1407
またはステップ1408を再び実行する。ステップ14
10に戻つて連結即ちリンケージが完了していない場合
には回収処理動作(すなわち代替動作)を実行すべきか
否かについてチェックが行われる。フリップ・フロップ
13が「1」状態にある時には回収処理が要求され、他
方このフリップ・フロップが「0」状態にある時には動
作は完了する(ステップ1412)。ステップ1411
において回収処理動作を実行すべきであるとされた場合
には、プログラムはマルチプレクサ14を介しアドレス
48をアドレス◆レジスタ15にロードすることによつ
て直接回収サイクルに進む。ステップ1411において
メモリ8に記憶されて.いる最後のメモリ●ポインタが
セクタ計数器7にロードされる。セクタ・アドレス計数
器がアドレス値48に達すると比較器17で比較が行わ
れて、最初のサルベージ●レジスタのアドレスがステッ
プ1414で判明したことを表示する。サル・ページ・
ゾーンすなわち代替ゾーンに欠陥が存在する場合にはス
テップ1414でフラッグが検出される。このフラッグ
は状態レジスタ25によつて発生される信号MSおよび
トラック情報デコーダ24によつて発生されるセクタ・
マークが存在する場合にアンド・ゲート19によつて発
生されるものである。このフラッグが存在すると、代替
を必要とするセクタの数を計数する計数器9が増分せし
められる(ステップ1417)。そこでサルベージ・ゾ
ーンすなわち代替ゾーンに他の欠陥が無いかどうかがチ
ェックされてステップ1415に戻る。信号もしくはフ
ラッグが検出されない場合にはステップ1420におい
てアンド・ゲーノト26の出力端3から信号を発生する
ことにより、ディスクにデータを書込んだりディスクか
らデータを読取ることが許容される。ステップ1421
においてはサルベージ・セクタ・アドレスがアドレス・
レジスタ15において1単位だけ増分・される。ステッ
プ1422では回収処理すべきセクタの数が計数器9に
おいて1単位だけ減分され関連のアドレスがセクターポ
インタ・メモリ8にロードされる。
ないことが表示されるとステップ1402に移つてステ
ップ1403でセクタ・マークを待機し、アンド・ゲー
ト19の出力端に信号もしくはフラッグが存在するか否
かをチェックし(ステップ1404)、そしてこのフラ
ッグの状態に依存してステップ1405ないし1407
またはステップ1408を再び実行する。ステップ14
10に戻つて連結即ちリンケージが完了していない場合
には回収処理動作(すなわち代替動作)を実行すべきか
否かについてチェックが行われる。フリップ・フロップ
13が「1」状態にある時には回収処理が要求され、他
方このフリップ・フロップが「0」状態にある時には動
作は完了する(ステップ1412)。ステップ1411
において回収処理動作を実行すべきであるとされた場合
には、プログラムはマルチプレクサ14を介しアドレス
48をアドレス◆レジスタ15にロードすることによつ
て直接回収サイクルに進む。ステップ1411において
メモリ8に記憶されて.いる最後のメモリ●ポインタが
セクタ計数器7にロードされる。セクタ・アドレス計数
器がアドレス値48に達すると比較器17で比較が行わ
れて、最初のサルベージ●レジスタのアドレスがステッ
プ1414で判明したことを表示する。サル・ページ・
ゾーンすなわち代替ゾーンに欠陥が存在する場合にはス
テップ1414でフラッグが検出される。このフラッグ
は状態レジスタ25によつて発生される信号MSおよび
トラック情報デコーダ24によつて発生されるセクタ・
マークが存在する場合にアンド・ゲート19によつて発
生されるものである。このフラッグが存在すると、代替
を必要とするセクタの数を計数する計数器9が増分せし
められる(ステップ1417)。そこでサルベージ・ゾ
ーンすなわち代替ゾーンに他の欠陥が無いかどうかがチ
ェックされてステップ1415に戻る。信号もしくはフ
ラッグが検出されない場合にはステップ1420におい
てアンド・ゲーノト26の出力端3から信号を発生する
ことにより、ディスクにデータを書込んだりディスクか
らデータを読取ることが許容される。ステップ1421
においてはサルベージ・セクタ・アドレスがアドレス・
レジスタ15において1単位だけ増分・される。ステッ
プ1422では回収処理すべきセクタの数が計数器9に
おいて1単位だけ減分され関連のアドレスがセクターポ
インタ・メモリ8にロードされる。
減分動作において計数器9は「0」状態・に戻りオア・
ゲート10の出力3は信号を発生せず処理すべき欠陥が
ないことの警報が発生される。全べての回収処理動作が
完了すると動作はステップ1424において終る。他方
回収処理すべきセクタの数を計数する計数器が減分時に
零に戻らない場合にはステップ1415から出発して動
作が繰返えされる。また連結されたシーケンスの終りと
サルベージ・ゾーンの始端との間で欠陥もしくは障害が
現われることが起り得る。この場合にはステップ141
4から動作が開始されて、ステップ1418でフラッグ
の存在がチェックされ、ステップ1419で回収処理す
べきセクタの数を計数する計数器が増分されてステップ
1414に戻る。しかしながら、ステップ1418でフ
ラッグが検出されない場合にはステップ1414から出
発して動作が繰返えされる。第15a図から第15c図
は、第4図の装置が動作する種々の方法を示すものであ
る。
ゲート10の出力3は信号を発生せず処理すべき欠陥が
ないことの警報が発生される。全べての回収処理動作が
完了すると動作はステップ1424において終る。他方
回収処理すべきセクタの数を計数する計数器が減分時に
零に戻らない場合にはステップ1415から出発して動
作が繰返えされる。また連結されたシーケンスの終りと
サルベージ・ゾーンの始端との間で欠陥もしくは障害が
現われることが起り得る。この場合にはステップ141
4から動作が開始されて、ステップ1418でフラッグ
の存在がチェックされ、ステップ1419で回収処理す
べきセクタの数を計数する計数器が増分されてステップ
1414に戻る。しかしながら、ステップ1418でフ
ラッグが検出されない場合にはステップ1414から出
発して動作が繰返えされる。第15a図から第15c図
は、第4図の装置が動作する種々の方法を示すものであ
る。
通常のセクタの数は48で代替セクタの数は3であると
する。
する。
既知の如くトラックの始端は、読取りヘッドによつて引
き出されるインデックス・マーク・パルスが対応してい
る、インデックス・マークと呼ばれる特別の情報によつ
てディスク上に示される。
き出されるインデックス・マーク・パルスが対応してい
る、インデックス・マークと呼ばれる特別の情報によつ
てディスク上に示される。
そしてセクタの各始端は、読取りヘッドによつて引き出
されるセクタ・マーク・パルスが対応している、セクタ
・マークと呼ばれる特別の情報によつてディスク上に示
される。最初のセクタのインデックス・マークとセクタ
・マークとは同じ情報である。以後使用される用語、物
理アドレスおよび論理アドレスについて定義しておく。
されるセクタ・マーク・パルスが対応している、セクタ
・マークと呼ばれる特別の情報によつてディスク上に示
される。最初のセクタのインデックス・マークとセクタ
・マークとは同じ情報である。以後使用される用語、物
理アドレスおよび論理アドレスについて定義しておく。
1番目、2番目、3番目、 ・i番目、・・・48番目
について言えば、これらのセクタにそれぞれ物理アドレ
ス1,2,3,・・・I,・・・48が対応している。
について言えば、これらのセクタにそれぞれ物理アドレ
ス1,2,3,・・・I,・・・48が対応している。
同様に49番目、5幡目、51番目の代替セクタの物理
アドレスはそれぞれ49,50,51である。さらには
ディジタル電子工学においては論理回路を使用して、一
連の素子(ここではではディスクの連続したセクタ)の
番号付けが零で始まるのが普通である。
アドレスはそれぞれ49,50,51である。さらには
ディジタル電子工学においては論理回路を使用して、一
連の素子(ここではではディスクの連続したセクタ)の
番号付けが零で始まるのが普通である。
そこで48セクタの番号付けが0,1,2,3・・,4
7であり、代替セクタの番号付けが48,49,50で
あり、このような番号付けは、48の通常セクタと3つ
の代替セクタの論理アドレスを構成する。
7であり、代替セクタの番号付けが48,49,50で
あり、このような番号付けは、48の通常セクタと3つ
の代替セクタの論理アドレスを構成する。
換言すれば物理アドレス1〜48には論理アドレス0〜
47が対応し、物理アドレス49〜51には論理アドレ
ス48〜50が対応する。
47が対応し、物理アドレス49〜51には論理アドレ
ス48〜50が対応する。
さて第15a図〜第15c図に戻つて、連結されるべき
(すなわち読取られるべきまたは書込まれるべき)セク
タは物理アドレス12〜15(論理アドレス11〜14
)の4つの連続セクタであり、そして一方では最初のセ
クタと11番目のセクタとの間で、他方では1幡目のセ
クタと4幡目のセクタとの間で、読取られるべきまたは
書込まれるべきセクタがないものと仮定する。
(すなわち読取られるべきまたは書込まれるべき)セク
タは物理アドレス12〜15(論理アドレス11〜14
)の4つの連続セクタであり、そして一方では最初のセ
クタと11番目のセクタとの間で、他方では1幡目のセ
クタと4幡目のセクタとの間で、読取られるべきまたは
書込まれるべきセクタがないものと仮定する。
第15a〜第15c図の7つの行1〜7は、物理アドレ
ス1〜48および49〜51の連続セクタが読取りヘッ
ドの前を連続的に動くとき、第4図の装置の以下の素子
の内容を示している。最初の行は、減算計数器(ダウン
計数器)11の内容、すなわち連結されるべきセクタの
数を示す。
ス1〜48および49〜51の連続セクタが読取りヘッ
ドの前を連続的に動くとき、第4図の装置の以下の素子
の内容を示している。最初の行は、減算計数器(ダウン
計数器)11の内容、すなわち連結されるべきセクタの
数を示す。
2番目の行はレジスタ15の内容、すなわち選ばれたセ
クタ(読取られるか書込まれなければならないセクタ)
の論理アドレスを示す。
クタ(読取られるか書込まれなければならないセクタ)
の論理アドレスを示す。
3番目の行は、アンド・ゲート19の内容を示す。
すなわちフラッグが検出されるかどうか(読取られるべ
きセクタが欠陥を有しているかどうか)を示している。
もしアンド・ゲート19の出力信号が1であるならば、
それは「肯:フラツグは検出される(読取られるべきセ
クタは欠陥を有する)」ということを意味する。もし出
力信号が0であるならば、それは「否:フラツグは検出
されない(読取られるべきセクタは欠陥を有しない)」
ということを意味する。これが第15a図〜第15c図
にはそれぞれ「肯」または「否」で示されている。4番
目の行は、セクタ・ポインタ・メモリ8の内容、すなわ
ち(連結される通常セクタの1つが欠陥を有していると
分つたとき)代替セクタで読取られる情報が転送されな
ければならないバッファ●レジスタ●バンク2のブロッ
クのアドレスを示す。
きセクタが欠陥を有しているかどうか)を示している。
もしアンド・ゲート19の出力信号が1であるならば、
それは「肯:フラツグは検出される(読取られるべきセ
クタは欠陥を有する)」ということを意味する。もし出
力信号が0であるならば、それは「否:フラツグは検出
されない(読取られるべきセクタは欠陥を有しない)」
ということを意味する。これが第15a図〜第15c図
にはそれぞれ「肯」または「否」で示されている。4番
目の行は、セクタ・ポインタ・メモリ8の内容、すなわ
ち(連結される通常セクタの1つが欠陥を有していると
分つたとき)代替セクタで読取られる情報が転送されな
ければならないバッファ●レジスタ●バンク2のブロッ
クのアドレスを示す。
5番目の行はフリップ・フロップ13の内容、すなわち
4つのセクタが連結されてしまつた後に、セクタが代替
されるべきであるかどうかを示す。
4つのセクタが連結されてしまつた後に、セクタが代替
されるべきであるかどうかを示す。
フリップ・フロップの状態1は「肯:少なくとも1つの
セクタが代替されなければならない」ということを意味
し、代替サイクルがなければならない。フリップ・フロ
ップの状態0は「否:代替されるべきセクタがない」を
意味する。従つて門第15a図〜第15c図の5番目の
行に書かれた指示は[否」または「肯」である。6番目
の行は、アップ・ダウン計数器9の内容、すなわち代替
されるべきセクタの数を示す。
セクタが代替されなければならない」ということを意味
し、代替サイクルがなければならない。フリップ・フロ
ップの状態0は「否:代替されるべきセクタがない」を
意味する。従つて門第15a図〜第15c図の5番目の
行に書かれた指示は[否」または「肯」である。6番目
の行は、アップ・ダウン計数器9の内容、すなわち代替
されるべきセクタの数を示す。
7番目の行は、第4図の装置が読取り/書込み動作中で
あるかどうかを示す指示である。
あるかどうかを示す指示である。
物理アドレス12〜15の4つのセクタの連結開始の前
に、この指示はOであるデコーダ21の信号RおよびW
によつて与えられ、「否:物理アドレス12〜15の4
つのセクタの情報はいまだ連結され5るべきでない」と
いうことを意味する。連結の開始後、信号R(またはW
)は1に等しく、この指示はアンド・ゲート18の出力
信号の状態によつて与えられる。もし出力信号が1であ
るならば、これは「肯:後続のセクタの情報は読取られ
なけOればならない」ことを意味する。もし出力信号が
0であるならば、それは「否:後続のセクタ情報は欠陥
を有しているので読取られるべきでない」ということを
意味する。このように7番目の行に書込まれた指示は「
肯」または「否」である。第15a図〜第15c図では
理解を容易にするために数字は1雉数で書かれているが
、1番目、2番目、4番目、および6番目の行の種々の
素子の実際の内容は、もちろん対応の2進数である。さ
て最初の第15a図について考察すると、物理アドレス
3,8,13(論理アドレス2,7,12)のセクタに
おいて欠陥が生ずるものとして示されており、それら欠
陥はそれぞれ3番目と4番目のセクタ●マーク●パルス
の間、8番目と9番目のセクタ●マーク・パルスの間、
および1旙目と14番目のセクタ・マーク・パルスの間
で生じている。物理アドレス12〜15の4つのセクタ
が連結されるので、第15A図は単に論理アドレス12
(物理アドレス13)に現われる欠陥を扱うだけである
。連結開始の前には、連結されるべきセクタの数が4で
あるので、減算計数器1の内容は4である。
に、この指示はOであるデコーダ21の信号RおよびW
によつて与えられ、「否:物理アドレス12〜15の4
つのセクタの情報はいまだ連結され5るべきでない」と
いうことを意味する。連結の開始後、信号R(またはW
)は1に等しく、この指示はアンド・ゲート18の出力
信号の状態によつて与えられる。もし出力信号が1であ
るならば、これは「肯:後続のセクタの情報は読取られ
なけOればならない」ことを意味する。もし出力信号が
0であるならば、それは「否:後続のセクタ情報は欠陥
を有しているので読取られるべきでない」ということを
意味する。このように7番目の行に書込まれた指示は「
肯」または「否」である。第15a図〜第15c図では
理解を容易にするために数字は1雉数で書かれているが
、1番目、2番目、4番目、および6番目の行の種々の
素子の実際の内容は、もちろん対応の2進数である。さ
て最初の第15a図について考察すると、物理アドレス
3,8,13(論理アドレス2,7,12)のセクタに
おいて欠陥が生ずるものとして示されており、それら欠
陥はそれぞれ3番目と4番目のセクタ●マーク●パルス
の間、8番目と9番目のセクタ●マーク・パルスの間、
および1旙目と14番目のセクタ・マーク・パルスの間
で生じている。物理アドレス12〜15の4つのセクタ
が連結されるので、第15A図は単に論理アドレス12
(物理アドレス13)に現われる欠陥を扱うだけである
。連結開始の前には、連結されるべきセクタの数が4で
あるので、減算計数器1の内容は4である。
また連結されるべき4つのセクタの最初の1つの論理ア
ドレスが11であるので(論理アドレス12)、レジス
タ15の内容は11である。読取り/書込み動作が開始
されていないのでアンド・ゲート19によつて与えられ
る情報はない。セクタ・ポインタ・メモリ8、フリップ
・フロップ13、アップ・ダウン計数器9は命令デコー
ダ21(このデコーダの出力11)によつてリセットさ
れているので、これらの内容はOであり、そしてW<1
5RはOに等しいので、読取り/書込み動作は生じない
。もちろん第15b図および第15c図においても、連
結の開始前に生ずることについて考察する場合は、1番
目から7番目の行の内.容は上述のものと同じである。
連結は所望のアドレスが発見された場合(レジスタ15
の内容とセクタ計数器16の内容とが同じである場合)
にのみ開始される。
ドレスが11であるので(論理アドレス12)、レジス
タ15の内容は11である。読取り/書込み動作が開始
されていないのでアンド・ゲート19によつて与えられ
る情報はない。セクタ・ポインタ・メモリ8、フリップ
・フロップ13、アップ・ダウン計数器9は命令デコー
ダ21(このデコーダの出力11)によつてリセットさ
れているので、これらの内容はOであり、そしてW<1
5RはOに等しいので、読取り/書込み動作は生じない
。もちろん第15b図および第15c図においても、連
結の開始前に生ずることについて考察する場合は、1番
目から7番目の行の内.容は上述のものと同じである。
連結は所望のアドレスが発見された場合(レジスタ15
の内容とセクタ計数器16の内容とが同じである場合)
にのみ開始される。
第15a図の例においては、レジスタ15内に!収容さ
れた論理アドレスは、各セクタ・マーク・パルスが(物
理アドレス12,13,14,15のセクタに対して生
ずる)連結シーケンスの間に引き出されるとき、1単位
増分される。
れた論理アドレスは、各セクタ・マーク・パルスが(物
理アドレス12,13,14,15のセクタに対して生
ずる)連結シーケンスの間に引き出されるとき、1単位
増分される。
従つて物理アドレス12のセクタの始端を示すセクタ・
マ・ーク・パルスが生じたとき、レジスタ15の内容は
(11+1)=12に等しくなり、その後のセクタ・マ
ーク・パルスが生じた場合も同様である。連結シーケン
スの間、減算計数器11の内容は、セクタ・マーク・パ
ルスが生ずるごとに1単位減分される(第15a図の1
番目の行参照)。連結シーケンスが完了したとき、セク
タのアドレス48がレジスタ15にロードされる。とい
うのは物理アドレス13のセクタの始端を示すセクタ●
マーク●パルスが生じたときにアンド●ゲート19から
のフラッグ(3番目の行)が引き出されているからであ
る。このフラッグが引き出されると物理アドレス1フ3
のセクタにおける読取り/書込みは阻止される(ゲート
18で示される:7番目の行)。
マ・ーク・パルスが生じたとき、レジスタ15の内容は
(11+1)=12に等しくなり、その後のセクタ・マ
ーク・パルスが生じた場合も同様である。連結シーケン
スの間、減算計数器11の内容は、セクタ・マーク・パ
ルスが生ずるごとに1単位減分される(第15a図の1
番目の行参照)。連結シーケンスが完了したとき、セク
タのアドレス48がレジスタ15にロードされる。とい
うのは物理アドレス13のセクタの始端を示すセクタ●
マーク●パルスが生じたときにアンド●ゲート19から
のフラッグ(3番目の行)が引き出されているからであ
る。このフラッグが引き出されると物理アドレス1フ3
のセクタにおける読取り/書込みは阻止される(ゲート
18で示される:7番目の行)。
そして普通ならそのセクタに収容されている情報は、物
理アドレス49(論理アドレス48)の代替セクタで読
取られてバッファ・レジスタ・バンクのプロ門ツク1に
転送されるであろう。物理アドレス13のセクタを示す
セクタ・マーク●パルスの発生後、セクタ●ポインタ●
メモリの内容は1に等しく、アップ・ダウン計数器9(
第15a図の6番目の行)は1つのセクタが代替される
べきであるlことを示す。連結シーケンスの終りでフリ
ップ●フロップ13はセット状態に付勢され、そして2
進1が引き出されて(第15a図の5番目の行で「肯」
で示される)代替サイクルが始るのを可能とする。代替
されるべき情報の読取り(または書込み)は物理アドレ
ス49(論理アドレス48)のセクタで生する。第15
b図は連結の開始後に2つの欠陥が生じる場合について
の動作を示す図であり、2つの欠陥のうちの1つは連結
シーケンスの間に生じ、他方の欠陥は連結シーケンスの
終りと代替セクタの始端との間で生ずる。
理アドレス49(論理アドレス48)の代替セクタで読
取られてバッファ・レジスタ・バンクのプロ門ツク1に
転送されるであろう。物理アドレス13のセクタを示す
セクタ・マーク●パルスの発生後、セクタ●ポインタ●
メモリの内容は1に等しく、アップ・ダウン計数器9(
第15a図の6番目の行)は1つのセクタが代替される
べきであるlことを示す。連結シーケンスの終りでフリ
ップ●フロップ13はセット状態に付勢され、そして2
進1が引き出されて(第15a図の5番目の行で「肯」
で示される)代替サイクルが始るのを可能とする。代替
されるべき情報の読取り(または書込み)は物理アドレ
ス49(論理アドレス48)のセクタで生する。第15
b図は連結の開始後に2つの欠陥が生じる場合について
の動作を示す図であり、2つの欠陥のうちの1つは連結
シーケンスの間に生じ、他方の欠陥は連結シーケンスの
終りと代替セクタの始端との間で生ずる。
連結シーケンスでの欠陥は物理アドレス15(論理アド
レス14)のセクタに対して生じ、2番目の欠陥は物理
アドレス31(論理アドレス30)のセクタに対して生
ずる。
レス14)のセクタに対して生じ、2番目の欠陥は物理
アドレス31(論理アドレス30)のセクタに対して生
ずる。
物理アドレス15のセクタの始端を示すセクタ●マーク
●パルスの発生後フラッグ(アンド●ゲート19)が生
じ、それと同時にアップ・ダウン計数器9は1つのセク
タが代替されるべきであることを示し、ゲート18は物
理アドレス15のセクタに対して読取り/書込み動作が
生じないということを示し、フリップ・フロップ13は
連結シーケンスの終了後代替サイクルが始まるのを可能
とし、そしてセクタ・ポインタ・メモリはバッファ・レ
ジスタ・バンクのブロックのアドレス3を収容している
。
●パルスの発生後フラッグ(アンド●ゲート19)が生
じ、それと同時にアップ・ダウン計数器9は1つのセク
タが代替されるべきであることを示し、ゲート18は物
理アドレス15のセクタに対して読取り/書込み動作が
生じないということを示し、フリップ・フロップ13は
連結シーケンスの終了後代替サイクルが始まるのを可能
とし、そしてセクタ・ポインタ・メモリはバッファ・レ
ジスタ・バンクのブロックのアドレス3を収容している
。
このバッファ●レジスタ●バンクのブロックのアドレス
3には、普通ならば物理アドレス15のセクタに収容さ
れているはずの、代替セクタに収容されている情報が転
送される。連結シーケンスの終りにレジスタ15の内容
は48に等しくなる。物理アドレス31のセクタが欠陥
であるということを示すフラッグがアンド・ゲート19
により引き出されたとき、レジスタ15の内容は1だけ
増分されて、代替セクタの論理アドレスである49に等
しくなり(物理アドレスは50)、この代替セクタにお
いて物理アドレス15のセクタに置かれていたはずの情
報が読取られる。(第15b図に見られるように、物理
アドレス31の欠陥セクタの情報は物理アドレス49の
代替セクタに収容されており、物理アドレス15の欠陥
セクタの情報は物理アドレス50の代替セクタに収容さ
れており、そして物理アドレス9の欠陥セクタの情報は
物理アドレス51の代替セクタに収容されている。)第
15b図はまた、代替セクタの物理アドレスは50であ
り、この代替セクタの読取りが完了したとき読取り/書
込み動作が終了することを意味している。第15c図は
、連結シーケンスにおいては物理アドレス12および1
4のセクタでの2つの欠陥が生じ、そして物理アドレス
50の代替セクタにおいてもう1つの欠陥が生じる場合
を示している。
3には、普通ならば物理アドレス15のセクタに収容さ
れているはずの、代替セクタに収容されている情報が転
送される。連結シーケンスの終りにレジスタ15の内容
は48に等しくなる。物理アドレス31のセクタが欠陥
であるということを示すフラッグがアンド・ゲート19
により引き出されたとき、レジスタ15の内容は1だけ
増分されて、代替セクタの論理アドレスである49に等
しくなり(物理アドレスは50)、この代替セクタにお
いて物理アドレス15のセクタに置かれていたはずの情
報が読取られる。(第15b図に見られるように、物理
アドレス31の欠陥セクタの情報は物理アドレス49の
代替セクタに収容されており、物理アドレス15の欠陥
セクタの情報は物理アドレス50の代替セクタに収容さ
れており、そして物理アドレス9の欠陥セクタの情報は
物理アドレス51の代替セクタに収容されている。)第
15b図はまた、代替セクタの物理アドレスは50であ
り、この代替セクタの読取りが完了したとき読取り/書
込み動作が終了することを意味している。第15c図は
、連結シーケンスにおいては物理アドレス12および1
4のセクタでの2つの欠陥が生じ、そして物理アドレス
50の代替セクタにおいてもう1つの欠陥が生じる場合
を示している。
これら欠陥セクタの始端を示すセクタ・マーク・パルス
が引き出されてアンド・ゲート18がこれらセクタでの
読取り(または書込み)不可能化したとき、アンド・ゲ
ート19の出力に欠陥フラッグが引き出される(2進1
、すなわち「肯」、3番目の行参照)。
が引き出されてアンド・ゲート18がこれらセクタでの
読取り(または書込み)不可能化したとき、アンド・ゲ
ート19の出力に欠陥フラッグが引き出される(2進1
、すなわち「肯」、3番目の行参照)。
セクタ●ポインタ●メモリはレジスタ・バンク2の2つ
のブロックの2つのアドレス0と2を収容しており、そ
こには2つの代替セクタの情報が転送される。
のブロックの2つのアドレス0と2を収容しており、そ
こには2つの代替セクタの情報が転送される。
読取られるべき代替セクタは、物理アドレス14の欠陥
セクタの情報を収容する物理アドレス49の代替セクタ
と(物理アドレス12の欠陥セクタの情報を収容する物
理アドレス51の代替セクタとである。従つてデータは
ディスク上の物理アドレス12,14,49,51のセ
クタにのみおいて読取られるか書込まれるかされ得る。
セクタの情報を収容する物理アドレス49の代替セクタ
と(物理アドレス12の欠陥セクタの情報を収容する物
理アドレス51の代替セクタとである。従つてデータは
ディスク上の物理アドレス12,14,49,51のセ
クタにのみおいて読取られるか書込まれるかされ得る。
以上本発明の好ましい具体例について述べたが本発明は
これに限定されるものではなくディスク・メモリ装置の
技術分野の専門家には本発明の範囲から逸脱することな
く他の設計や変更例を容易に想到することができよう。
これに限定されるものではなくディスク・メモリ装置の
技術分野の専門家には本発明の範囲から逸脱することな
く他の設計や変更例を容易に想到することができよう。
図面の簡単な説明第1a図ないし第1d図は本発明に従
い磁気ディスクの表面上にデータを分布する仕方を図解
し、第2図は基準ゾーンにおいて個々のセルを形成する
仕方を図解し、第3a図および第3b図はディスク上の
完全なセクタ集合もしくはセットを示す図、第4a図お
よび第4b図は欠陥のあるセクタを回収処理するための
装置の具体例を示し、第5図は第4図に示したデータ線
路およびドット線路を用いて達成することができる全べ
ての状態を示す真理値表を示し、第6図はディスク装置
が実行することを要する全べての制御命令を掲げた表を
示し、第7図は第1番目の命令バイトNO.lのフォー
マットを示し、第8図は命令バイトNO.2のフォーマ
ットを示し、第9図は命令バイl−NO.3のフォーマ
ットを示し、第10図は状態レジスタのフォーマットを
示し、第11図、第12図および第13図は第4a図に
示したバッファ・レジスタのアドレスの決定を可能にす
るバイトのフォーマットを示し、第14a図および第1
4b図は第4図に示した装置の動作を示すフローチャー
トであり、そして第15a図ないし第15c図は第4図
ノの装置の動作のいろいろな例を図解する図である。
い磁気ディスクの表面上にデータを分布する仕方を図解
し、第2図は基準ゾーンにおいて個々のセルを形成する
仕方を図解し、第3a図および第3b図はディスク上の
完全なセクタ集合もしくはセットを示す図、第4a図お
よび第4b図は欠陥のあるセクタを回収処理するための
装置の具体例を示し、第5図は第4図に示したデータ線
路およびドット線路を用いて達成することができる全べ
ての状態を示す真理値表を示し、第6図はディスク装置
が実行することを要する全べての制御命令を掲げた表を
示し、第7図は第1番目の命令バイトNO.lのフォー
マットを示し、第8図は命令バイトNO.2のフォーマ
ットを示し、第9図は命令バイl−NO.3のフォーマ
ットを示し、第10図は状態レジスタのフォーマットを
示し、第11図、第12図および第13図は第4a図に
示したバッファ・レジスタのアドレスの決定を可能にす
るバイトのフォーマットを示し、第14a図および第1
4b図は第4図に示した装置の動作を示すフローチャー
トであり、そして第15a図ないし第15c図は第4図
ノの装置の動作のいろいろな例を図解する図である。
D・・・・・・磁気ディスク、30,14,S・・・・
・・セクタ、T・・・・・・磁気変換器、C・・・・・
・セル、SS・・・・・・サルベージ●セクタ、CPU
・・・・中央データ処理装7置、21・・・・・・命令
解読論理制御装置(デコーダ)、1,14・・・・・マ
ルチプレクサ、2,5・・・バッファ・レジスタ、6・
・・・・・直列一並列/並列一直列変換器、7・・・・
・アドレス計数器、8・・・・・セクターポインタ・メ
モリ、10・・・・・・オア・ゲート、99・・・・・
・計数器、18,19,23・・・・・・アンド・ゲー
ト、25・・・・状態レジスタ、20・ ・・論理装置
、24・・・・・・デコーダ、16・・・・・セクタ計
数器、15・・・・・アドレス●レジスタ、17・・・
・・比較器、12・・・・フリップ・フロップ、13・
・・・・・回収処理フリップ・フロップ、11・・・・
・・減算計数器、48,49・・・・・セクタ・マーク
。
・・セクタ、T・・・・・・磁気変換器、C・・・・・
・セル、SS・・・・・・サルベージ●セクタ、CPU
・・・・中央データ処理装7置、21・・・・・・命令
解読論理制御装置(デコーダ)、1,14・・・・・マ
ルチプレクサ、2,5・・・バッファ・レジスタ、6・
・・・・・直列一並列/並列一直列変換器、7・・・・
・アドレス計数器、8・・・・・セクターポインタ・メ
モリ、10・・・・・・オア・ゲート、99・・・・・
・計数器、18,19,23・・・・・・アンド・ゲー
ト、25・・・・状態レジスタ、20・ ・・論理装置
、24・・・・・・デコーダ、16・・・・・セクタ計
数器、15・・・・・アドレス●レジスタ、17・・・
・・比較器、12・・・・フリップ・フロップ、13・
・・・・・回収処理フリップ・フロップ、11・・・・
・・減算計数器、48,49・・・・・セクタ・マーク
。
Claims (1)
- 【特許請求の範囲】 1 磁気ディスク・メモリ装置内に含まれた各磁気ディ
スクの各面が円のセクタならびに同心状のトラックに分
割され、前記セクタの各々は、バッファ・レジスタ2を
介して中央処理装置(CPU)からまたはこの中央処理
装置へ転送される第1の所定数のデータ・バイトを収容
することができ、前記バッファ・レジスタ2は、アドレ
ス指定用の第1の装置(アドレス計数器7)によつてア
ドレス指定される第2の所定数のバンクを含み、これら
バンクの各々が前記第1の所定数のデータ・バイトを収
容し、磁気ディスクの各面は該ディスクにデータを記録
しまたはそれからデータを読取るための少なくとも1つ
の磁気トランスデューサと組合つており、そして−ディ
スクに記録されるべきもしくはディスクから読取られる
べきデータに対応した論理パルスを引出しもしくは送信
するために各トランスデューサに関連した読取り・書込
み電子回路(論理装置20およびトラック情報デコーダ
24)と、−連結されるべき最初のセクタのアドレスを
前記CPUから受け、そしてそれぞれ各トラックおよび
トラックの各セクタに含まれているトラックおよびセク
タの始端を示す情報(インデックス・マーク、セクタ・
マーク)に対応した、前記電子回路によつて引出される
論理パルスによつて制御されて、読取られるべきセクタ
を識別する第2の装置(アドレス・レジスタ15、セク
タ計数器16および比較器17)と、を備え、 前記読取り・書込み電子回路によつてディスクから読取
られるかもしくはディスクに書込まれるセクタのデータ
・バイトは、それらがバッファ・レジスタ2のバンクを
介してCPUからもしくはCPUに転送されるとき前記
第1の装置によつて計数され、読取られるべきセクタは
一緒に連結され、連結されるセクタの数はCPUによつ
て与えられかつ前記第2の所定数に等しいかそれ以下で
あるようにした、磁気ディスク・メモリ装置における欠
陥セクタの検出および代替セクタの割当て用装置におい
て、−欠陥セクタを検出してこの欠陥セクタの読取りま
たは書込みを禁止し、そして欠陥セクタを最初の代替セ
クタに代替させる信号を出力すると共に、もし連結サイ
クルと最初の代替セクタとの間にもう1つの欠陥セクタ
が存在する場合には次の代替セクタに代替させるための
信号を出力するようにした第3の装置(状態レジスタ2
5、アンド・ゲート18および19)と、−代替セクタ
の読取りおよび書込みを制御するために、前記第2の装
置および前記第3の装置によつて制御され、かつ所定数
のセクタの連結が達成されると同時に、少なくとも1つ
のセクタの代替が行なわれるべきであることを示す信号
を(フリップ・フロップ13によつて)引き出すよう付
勢され、そしてこの信号が引き出されたときに代替セク
タのアドレスを(マルチプレクサ14を通して)前記第
2の装置に送る第1の素子群(ゲート10、素子12、
23、フリップ・フロップ13、マルチプレクサ14)
、および前記第1の素子群と(ゲート26を通して)前
記読取り・書込み電子回路とによつて制御され、少なく
とも1つのセクタの代替が行なわれるべきであるとき、
そして代替セクタに関する情報(信号セクタ・マーク)
が前記読取り・書込み電子回路によつて引き出されたと
き、前記第1の装置7によつてアドレス指定される前記
バッファ・レジスタ2の対応のバンクに、代替セクタに
書込まれるべきまたはそれから読取られるべきデータを
転送するのを可能とした第2の素子群(ゲート26、ア
ップ・ダウン計数器9、セクタ・ポインタ・メモリ8)
、を備えた第4の装置と、 を備えたことを特徴とする磁気ディスク・メモリ装置に
おける欠陥セクタの検出および代替セクタの割当て用装
置。 2 前記第3の装置は、 −前記読取り・書込み電子回路(20および24)から
の情報を受け、連結される各セクタごとに、そのセクタ
が欠陥であるか否かを示すパルスを引出す状態レジスタ
25と、−前記状態レジスタ、前記第2の装置および前
記読取り・書込み電子回路によつて制御され、欠陥セク
タの読取りまたは書込みを禁止すると共に欠陥のないセ
クタの読取りまたは、書込みを可能化する可能化装置(
アンド・ゲート18)と、−前記状態レジスタおよび前
記読取り・書込み電子回路(20および24)によつて
制御されるフラッグ装置(アンド・ゲート19)であつ
て、欠陥セクタに遭遇するごとに前記第4の装置に送ら
れる信号を前記状態レジスタが引出すものと、を備えて
いる特許請求の範囲第1項記載の磁気ディスク・メモリ
装置における欠陥セクタの検出および代替セクタの割当
て用装置。 3 前記第1の素子群は、 −連結されるべきセクタが無くかつ代替されるべきセク
タがある時、書込まれるべきもしくは読取られるべき代
替セクタのアドレスを、読取られるべきセクタを識別す
るための前記第2の装置に転送するのを可能とするフリ
ップ・フロップ手段12、23、13、を備えている特
許請求の範囲第1項または第2項記載の磁気ディスク・
メモリ装置における欠陥セクタの検出および代替セクタ
の割当て用装置。 4 前記第2の素子群8、9、26は、 前記フラッグ装置および前記準備装置によつて制御され
て、代替されるべきセクタの数を計数する計数器9と、
−代替セクタに書込まれるべきもしくはそれから読取ら
れるべきデータが転送されなければならない前記バッフ
ァ・レジスタのバンクのアドレスを収容するメモリ8で
あつて、代替セクタに遭遇するごとにアドレス指定用の
前記第1の装置に前記アドレスを転送するよう前記計数
器9によつて制御されるものと、−代替セクタに遭遇す
るごとに前記計数器9の内容から1単位減ずるように、
前記フリップ・フロップ手段によつて制御される減算用
のゲート手段26と、と備えている特許請求の範囲第3
項記載の磁気ディスク・メモリ装置における欠陥セクタ
の検出および代替セクタの割当て用装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7815763 | 1978-05-26 | ||
FR7815763A FR2426938A1 (fr) | 1978-05-26 | 1978-05-26 | Dispositif de detection de secteurs defectueux et d'allocation de secteurs de remplacement dans une memoire a disques |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS554693A JPS554693A (en) | 1980-01-14 |
JPS6049988B2 true JPS6049988B2 (ja) | 1985-11-06 |
Family
ID=9208743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54055358A Expired JPS6049988B2 (ja) | 1978-05-26 | 1979-05-08 | 磁気デイスク・メモリ装置における欠陥セクタの検出および代替セクタの割当て用装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4405952A (ja) |
JP (1) | JPS6049988B2 (ja) |
DE (1) | DE2921387C2 (ja) |
FR (1) | FR2426938A1 (ja) |
GB (1) | GB2024470B (ja) |
IT (1) | IT1127602B (ja) |
Families Citing this family (79)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2473211B1 (fr) * | 1980-01-02 | 1985-10-11 | Cii Honeywell Bull | Procede de localisation de defauts sur des pistes magnetiques de disques de memoires |
DE3045226A1 (de) * | 1980-12-01 | 1982-07-01 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zur magnetischen speicherung digital codierter signale |
US4420807A (en) * | 1981-08-31 | 1983-12-13 | International Business Machines Corporation | Selectively holding data in a buffer for defective backing store tracks |
EP0435852A3 (en) * | 1981-10-05 | 1992-08-26 | Digital Equipment Corporation | Disk format for secondary storage system |
EP0435853A3 (en) * | 1981-10-05 | 1992-09-02 | Digital Equipment Corporation | Disk format for secondary storage system |
US4434487A (en) * | 1981-10-05 | 1984-02-28 | Digital Equipment Corporation | Disk format for secondary storage system |
EP0429435A3 (en) * | 1981-10-05 | 1992-09-02 | Digital Equipment Corporation | Disk format for secondary storage system |
JPS5860410A (ja) * | 1981-10-06 | 1983-04-09 | Mitsubishi Electric Corp | 磁気デイスク制御方式 |
JPS58181163A (ja) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | 記憶装置の制御方式 |
US4498146A (en) * | 1982-07-30 | 1985-02-05 | At&T Bell Laboratories | Management of defects in storage media |
US4724495A (en) * | 1982-11-15 | 1988-02-09 | Hedberg David J | Digital formatter, controller, and head assembly for video disk recording system, and method |
US4577240A (en) * | 1982-11-15 | 1986-03-18 | Digital Engineering, Ltd. | Multiple zone multiple disk video recording system |
DE3405073A1 (de) * | 1984-02-13 | 1985-08-14 | Siemens AG, 1000 Berlin und 8000 München | Speicherungsverfahren fuer eine in fernmeldeanlagen, insbesondere fernsprechvermittlungsanlagen eingesetzte speichereinrichtung |
DE3418429A1 (de) * | 1984-05-18 | 1985-11-21 | Bayer Ag, 5090 Leverkusen | Verfahren zur herstellung von festen polyisocyanaten retardierter reaktivitaet, polymerumhuellte, feinteilige polyisocyanate und ihre verwendung |
US4631723A (en) * | 1984-06-08 | 1986-12-23 | Honeywell Information Systems Inc. | Mass storage disk drive defective media handling |
ATE53263T1 (de) * | 1985-03-18 | 1990-06-15 | Siemens Ag | Kontrolleinheit fuer einen magnetplattenspeicher. |
EP0219261B1 (en) * | 1985-10-03 | 1992-11-25 | Canon Kabushiki Kaisha | Information recording and reproducing apparatus |
JPS6280868A (ja) * | 1985-10-03 | 1987-04-14 | Nec Corp | 光デイスク装置 |
JPS62102482A (ja) * | 1985-10-28 | 1987-05-12 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
US4746998A (en) * | 1985-11-20 | 1988-05-24 | Seagate Technology, Inc. | Method for mapping around defective sectors in a disc drive |
DE3704213A1 (de) * | 1986-02-20 | 1987-08-27 | Sharp Kk | Diskettenaufzeichnungsverfahren |
EP0272029B1 (en) * | 1986-12-19 | 1993-09-15 | Matsushita Electric Industrial Co., Ltd. | Erasable optical disk and optical information recording and reproducing apparatus having means for managing defective sector |
US4833663A (en) * | 1987-01-16 | 1989-05-23 | Matsushita Electric Industrial Co., Ltd. | Information recording/reproducing apparatus for handling defective sectors on an optical disk |
US5268319A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5535328A (en) * | 1989-04-13 | 1996-07-09 | Sandisk Corporation | Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells |
DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
JPH031370A (ja) * | 1989-05-29 | 1991-01-08 | Nec Corp | 磁気デイスク装置の書込み・読出し制御回路 |
US5428802A (en) * | 1990-05-16 | 1995-06-27 | International Business Machines Corporation | Method and apparatus for executing critical disk access commands |
JP2502108Y2 (ja) * | 1992-09-01 | 1996-06-19 | プリマハム株式会社 | 捩子の下穴作成治具 |
US5564011A (en) * | 1993-10-05 | 1996-10-08 | International Business Machines Corporation | System and method for maintaining file data access in case of dynamic critical sector failure |
US5818654A (en) * | 1994-06-13 | 1998-10-06 | Seagate Technology, Inc. | Apparatus and process for managing defective headerless sectors |
US5983309A (en) * | 1994-07-27 | 1999-11-09 | Seagate Technology, Inc. | Autonomous high speed address translation with defect management for hard disc drives |
JP3652728B2 (ja) * | 1994-12-31 | 2005-05-25 | ヒューレット・パッカード・カンパニー | 走査型メモリ装置および誤り訂正方法 |
US5737344A (en) * | 1995-05-25 | 1998-04-07 | International Business Machines Corporation | Digital data storage with increased robustness against data loss |
US5930815A (en) * | 1995-07-31 | 1999-07-27 | Lexar Media, Inc. | Moving sequential sectors within a block of information in a flash memory mass storage architecture |
US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6081878A (en) | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5907856A (en) * | 1995-07-31 | 1999-05-25 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US6801979B1 (en) | 1995-07-31 | 2004-10-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US5838614A (en) | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US6125435A (en) * | 1995-09-13 | 2000-09-26 | Lexar Media, Inc. | Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory |
US6000047A (en) * | 1995-12-08 | 1999-12-07 | Hewlett-Packard Company | Scanning memory device and error correction method |
KR100228795B1 (ko) * | 1996-12-31 | 1999-11-01 | 윤종용 | 재할당 섹터가 있는 트랙에서의 억세스성능 향상방법 |
US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
US6034897A (en) * | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6411546B1 (en) | 1997-03-31 | 2002-06-25 | Lexar Media, Inc. | Nonvolatile memory using flexible erasing methods and method and system for using same |
US6122195A (en) * | 1997-03-31 | 2000-09-19 | Lexar Media, Inc. | Method and apparatus for decreasing block write operation times performed on nonvolatile memory |
US6076137A (en) * | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US5917724A (en) * | 1997-12-20 | 1999-06-29 | Ncr Corporation | Method for predicting disk drive failure by monitoring the rate of growth of defects within a disk drive |
GB9801373D0 (en) | 1998-01-22 | 1998-03-18 | Memory Corp Plc | Memory system |
WO2000030116A1 (en) | 1998-11-17 | 2000-05-25 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US6141249A (en) * | 1999-04-01 | 2000-10-31 | Lexar Media, Inc. | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time |
DE60030876T2 (de) | 1999-04-01 | 2007-05-03 | Lexar Media, Inc., Fremont | Bereichsverwaltung eines nichtflüchtigen Speichers mit hoher Kapazität |
US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
US6567307B1 (en) | 2000-07-21 | 2003-05-20 | Lexar Media, Inc. | Block management for mass storage |
GB0123412D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system sectors |
GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
GB0123417D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
WO2005059854A2 (en) | 2003-12-17 | 2005-06-30 | Lexar Media, Inc. | Electronic equipment point-of-sale activation to avoid theft |
US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
US7546402B2 (en) * | 2005-03-24 | 2009-06-09 | Sunplus Technology Co., Ltd. | Optical storage system comprising interface for transferring data |
US8049982B1 (en) * | 2010-07-30 | 2011-11-01 | Lsi Corporation | Methods and apparatus for measuring servo address mark distance in a read channel using selective fine phase estimate |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3444526A (en) * | 1966-06-08 | 1969-05-13 | Ibm | Storage system using a storage device having defective storage locations |
US3643243A (en) * | 1969-11-26 | 1972-02-15 | Sperry Rand Corp | Memory system having associated plural timing tracks and data tracks |
US3689891A (en) * | 1970-11-02 | 1972-09-05 | Texas Instruments Inc | Memory system |
US3771143A (en) * | 1972-06-01 | 1973-11-06 | Burroughs Corp | Method and apparatus for providing alternate storage areas on a magnetic disk pack |
US3997876A (en) * | 1972-06-07 | 1976-12-14 | International Business Machines Corporation | Apparatus and method for avoiding defects in the recording medium within a peripheral storage system |
FR2379112A1 (fr) * | 1977-01-27 | 1978-08-25 | Cii Honeywell Bull | Mode d'ecriture d'informations concernant les defauts d'un support d'enregistrement magnetique |
US4103338A (en) * | 1977-02-28 | 1978-07-25 | Xerox Corporation | Self-diagnostic method and apparatus for disk drive |
-
1978
- 1978-05-26 FR FR7815763A patent/FR2426938A1/fr active Granted
-
1979
- 1979-04-19 GB GB7913614A patent/GB2024470B/en not_active Expired
- 1979-05-08 JP JP54055358A patent/JPS6049988B2/ja not_active Expired
- 1979-05-25 IT IT22980/79A patent/IT1127602B/it active
- 1979-05-25 US US06/042,416 patent/US4405952A/en not_active Expired - Lifetime
- 1979-05-25 DE DE2921387A patent/DE2921387C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4405952A (en) | 1983-09-20 |
GB2024470A (en) | 1980-01-09 |
IT7922980A0 (it) | 1979-05-25 |
GB2024470B (en) | 1982-11-17 |
JPS554693A (en) | 1980-01-14 |
DE2921387A1 (de) | 1979-11-29 |
FR2426938A1 (fr) | 1979-12-21 |
FR2426938B1 (ja) | 1980-10-31 |
IT1127602B (it) | 1986-05-21 |
DE2921387C2 (de) | 1983-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6049988B2 (ja) | 磁気デイスク・メモリ装置における欠陥セクタの検出および代替セクタの割当て用装置 | |
US5384669A (en) | Combining small records into a single record block for recording on a record media | |
US5414570A (en) | Tape marks recorded in user data blocks having identifications of the recorded tape marks | |
US3999163A (en) | Secondary storage facility for data processing systems | |
US5335328A (en) | Methods for recording and reading data from a record member having data in any one of a plurality of block formats including determining length of records being transferred | |
JP3319751B2 (ja) | テープ記憶装置 | |
US4507693A (en) | Control apparatus for rotation type storage device | |
JPS58181163A (ja) | 記憶装置の制御方式 | |
JPH0696560A (ja) | データ記憶装置のインデクスパルス発生装置及びディスクドライブ | |
US4525801A (en) | Disk storage controller | |
US5887128A (en) | Method and apparatus for redundant disk storage system with offset | |
JPH0786811B2 (ja) | アレイディスク装置のドライブ位置確認方式 | |
US5535327A (en) | Method and apparatus for communicating formatted data from a mass storage device to a host computer | |
JPS63177219A (ja) | データ転装装置 | |
JP3872165B2 (ja) | 光学式記録ディスクドライブ装置に用いるデータ処理装置 | |
KR100212084B1 (ko) | 시리얼 인터페이스 회로 | |
US4054947A (en) | Computer to tape deck interface | |
US5339319A (en) | Rotary type storage apparatus and control method thereof | |
JP4053234B2 (ja) | ディスク装置 | |
JPH1011896A (ja) | データ記録装置及び再生装置 | |
KR19990072581A (ko) | 데이터전송방법및장치 | |
US6745300B1 (en) | Magnetic disk device and disk access method therefor | |
US4647991A (en) | Disk channel controller | |
JPS6347937Y2 (ja) | ||
JP2576511B2 (ja) | デ−タレコ−ダ |