JPS6049375B2 - electronic tuning device - Google Patents

Description

【発明の詳細な説明】 本発明は、電子同調装置に係り、特に自動掃引選局に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to electronic tuning devices, and more particularly to automatic sweep tuning.

従来のＰＬＬシンセサイザ方式の自動掃引選局において
は、予め定められた局部発振周波数で選局が行なわれる
ため、受信機の検波特性とは独立に受信点が決定されて
いた。In automatic sweep tuning using the conventional PLL synthesizer method, tuning is performed at a predetermined local oscillation frequency, so the reception point is determined independently of the detection characteristics of the receiver.

このため、中間周波数段のセラミックフィルターの誤差
等により最適同調点で受信されないという欠点があつた
。又停止確度、掃引時間の短縮等の理由から、規定のチ
ャンネルベースでしか選局ができず、チャンネルベース
の異なる仕向地には適合できなかつた。一方、電圧シン
セサイザ方式の自動掃引選局は、あらゆる放送周波数に
適合でき、最適同調点も得やすいが、ＰＬＬ方式に比べ
ると、受信の安定性に問題があつた。本発明は、斯る点
に鑑み、選局動作は受信信号の同調状態を示すＳカーブ
信号を利用した電圧シンセサイザ方式で行い、受信動作
はＰＬＬシンセサイザ方式で行う新規な電子同調装置を
提供するものである。For this reason, there was a drawback that the signal was not received at the optimum tuning point due to errors in the ceramic filter in the intermediate frequency stage. Furthermore, for reasons such as stopping accuracy and shortening the sweep time, it is only possible to select stations on a specified channel basis, and it is not possible to adapt to destinations with different channel bases. On the other hand, automatic sweep tuning using a voltage synthesizer system can be adapted to all broadcast frequencies and can easily obtain the optimum tuning point, but compared to the PLL system, it has problems with reception stability. In view of the above, the present invention provides a novel electronic tuning device in which the channel selection operation is performed by a voltage synthesizer method using an S-curve signal indicating the tuning state of the received signal, and the reception operation is performed by a PLL synthesizer method. It is.

以下、実施例に基づき、図面を参照しながら説明する。Hereinafter, an explanation will be given based on an example with reference to the drawings.

第１図において、１は一般的なＦＭ受信機である。アン
テナ２に受信された信号はラジオ周波数増幅器３で増幅
され、混合回路４で局部発振回路５からの信号と混合さ
れて中間周波信号に変換される。そして、中間周波信号
は中間周波増幅回路！６で増幅され、更に検波回路７で
検波された後、低周波増幅回路８で増幅されスピーカ９
を介して放音される。１０は局部発振周波数を制御する
直流同調電圧ＶＴを発生する電圧発生手段であり、ウイ
ンドコ・ンパレータ１１とローパスフィルタ１２とロー
パスフィルタ１２中のコンデンサの充放電を制御する定
電流チャージポンプ１３とで構成される。In FIG. 1, 1 is a general FM receiver. The signal received by the antenna 2 is amplified by a radio frequency amplifier 3, mixed with a signal from a local oscillation circuit 5 by a mixing circuit 4, and converted into an intermediate frequency signal. And the intermediate frequency signal is an intermediate frequency amplification circuit! 6, and further detected by a detection circuit 7, and then amplified by a low frequency amplification circuit 8 and sent to a speaker 9.
The sound is emitted through. Reference numeral 10 denotes a voltage generating means for generating a DC tuning voltage VT for controlling the local oscillation frequency, and is composed of a window comparator 11, a low-pass filter 12, and a constant current charge pump 13 for controlling charging and discharging of a capacitor in the low-pass filter 12. be done.

入力電圧ＳＯｕｔがウインドコンパレータ１１のハイス
レツシユホールドレベル■ＳＨＣＡ）より高くなるとコ
ンデンサを放電することにより直流同調電圧Ｖァを下降
させ、ロースレツシユホールドレベル■，し（４）より
低くなるとコンデンサを充電することにより直流同調電
圧■τを上昇させるものである。１４は増幅回路１５を
介して入力されるＳカーブ信号に応じて第２図に示す如
くＳＨ信号及びＳＬ信号を発生するウインドコンパレー
タ、１６は掃引速度を制御するＨ／Ｌ信号、掃引方向を
制御す）るＵ／Ｄ信号及び掃引動作の開始・停止を制御
するＳＲ信号に応じてＲＨＪｒＬＪし〜イインピーダン
スＪ（以下ＲＯＯ．ｕと記す）の３値の掃引信号を発生
する掃引制御回路、１７はコントロール回路、１８はア
ナログスイッチ回路である。When the input voltage SOut becomes higher than the high threshold level (SHCA) of the window comparator 11, the DC tuning voltage V is lowered by discharging the capacitor, and when it becomes lower than the low threshold level (4), the capacitor is charged. By doing so, the DC tuning voltage ■τ is increased. 14 is a window comparator that generates the SH signal and SL signal as shown in FIG. 2 in response to the S curve signal inputted through the amplifier circuit 15; 16 is the H/L signal that controls the sweep speed; and the H/L signal that controls the sweep direction. a sweep control circuit that generates a three-value sweep signal of RHJrLJ to impedance J (hereinafter referred to as ROO.u) in response to a U/D signal to control the sweep operation and an SR signal to control the start and stop of the sweep operation; 1 is a control circuit, and 18 is an analog switch circuit.

ここ・で、ウインドコンパレータ１４のハイスレツシユ
ホールドレベルＶＳＨ（１）とロースレツシユホールド
レベル■ＳＬ（１）は、ウインドコンパレータ１１のハ
イスレツシユホールドレベルＶｓＨＣＡ）とロースレツ
シユホールドレベルＶＳＬ（４）に比べ、ＶｓＨ（Ａ）
は■，Ｈ（５）より低く、Ｖ＄Ｌ（Ａ）はＶＳＬ（Ｓ）
より高く設定されている。又、１９は、プリスケーラ２
０及びゲート回路２１を介して局部発振周波数を計数す
るアップカウンタであつて、分周比データ設定ラッチ２
２と分周検出回路２３とを付加することによりＰＬＬル
ープ動作時には、プログラマブルデバイダとして働く。Here, the high threshold level VSH (1) and the low threshold level SL (1) of the window comparator 14 are the high threshold level VsHCA) and the low threshold level VSL (4) of the window comparator 11. Compare, VsH(A)
is lower than ■, H(5), and V$L(A) is VSL(S)
set higher. Also, 19 is prescaler 2
0 and a gate circuit 21 to count the local oscillation frequency, and the division ratio data setting latch 2
By adding 2 and a frequency division detection circuit 23, it functions as a programmable divider during PLL loop operation.

更に、２４はアップカウンタ１９の内容をプログラマブ
ルデバイダの分周比データに変換する分周比データ変換
回路、２５は分周検出回路２３からの分周出力信号とタ
イミング発生回路２６からの基準信号との周波数及び位
相を比較し、ＲＨョＲＬョ■■の３値の位相差信号を発
生する位相差信号発生回路、２７はゲート回路２１を制
御するタイムベースを発生するタイムベース発生回路で
ある。Further, 24 is a frequency division ratio data conversion circuit that converts the contents of the up counter 19 into frequency division ratio data of the programmable divider, and 25 is a frequency division output signal from the frequency division detection circuit 23 and a reference signal from the timing generation circuit 26. 27 is a time base generation circuit that generates a time base for controlling the gate circuit 21.

尚、位相差信号発生回路２５及ひ掃引制御回路１６の出
力ＲＨＪはウインドコンパレータ１１の■ＳＨＣＡ）よ
りも高くそして出力ｒ′Ｌｊは■ＬＣＡ）よりも低く設
定されている。次に、本発明の動作を第２図に基づいて
説明する。Note that the output RHJ of the phase difference signal generation circuit 25 and the sweep control circuit 16 is set higher than (SHCA) of the window comparator 11, and the output r'Lj is set lower than (LCA). Next, the operation of the present invention will be explained based on FIG.

オート／マニュアル切替スイッチ２８により自動掃引モ
ードとし、アップキー２９、ダウンキー３０のうち例え
ばアップキー２９を押すと、コントロール回路１７から
のＨ／Ｌ信号、Ｕ／Ｄ信号、ＳＲ信号は全てＲＨＪとな
り、従つて掃引信号ＳＯｕｔはＲＬョとなり高速アップ
方向掃引が開始される（ｔ１期間）。When the automatic sweep mode is set using the auto/manual changeover switch 28 and the up key 29, for example, is pressed among the up key 29 and the down key 30, the H/L signal, U/D signal, and SR signal from the control circuit 17 all become RHJ. Therefore, the sweep signal SOut becomes RL and a high-speed upward sweep is started (period t1).

ち期間後、Ｓカーブ信号Ｓｉｎが■ｓし（１）より低く
なるとウインドコンパレータ１４はＳＬ信号を発生し、
Ｈ／Ｌ信号力げＬＪに切換えられ、掃引信号ＳＯｕｔは
第２図口に示すように断続的にＲＬＪを繰り返し、低速
アップ掃引に切換えられる（Ｔ２期間）。ここで低速掃
引速度は、掃引信号がＲＬＪを示すデューティに比例，
し、例えば１サイクルの間にＲＬｊを示す期間が１１５
であれば、低速掃引速度は高速掃引速度の１１５になる
。さらに掃引が進み、Ｓカーブ信号Ｓｉｎが■３Ｈ（５
）より高くなると、コントロール回路１７はウインドコ
ンパレータ１４から発生されるＳＨ信号を検出してＳＲ
信号をＲＬＪとし掃引を停止する。After the period, when the S curve signal Sin becomes lower than (1), the window comparator 14 generates the SL signal,
The H/L signal is powered up and switched to LJ, and the sweep signal SOut intermittently repeats RLJ as shown at the beginning of FIG. 2, and is switched to low-speed up sweep (T2 period). Here, the low-speed sweep speed is proportional to the duty at which the sweep signal indicates RLJ.
For example, the period in which RLj is shown during one cycle is 115.
If so, the slow sweep speed becomes 115, which is the fast sweep speed. The sweep further progresses, and the S curve signal Sin changes to ■3H (5
), the control circuit 17 detects the SH signal generated from the window comparator 14 and outputs the SR signal.
The signal is set to RLJ and the sweep is stopped.

次に、ＰＬＬループを動作せしめ受信動作を行うことも
できるが、よソー層最適な同調点を補足するため本実施
例においては以下に示す如ぎＭＣ−動作を行う。即ち、
コントロール回路１７からの層℃信号（第２図ハ）によ
りアナログスイッチ回路１８がオンし、Ｓカーブ信号Ｓ
ｉｎがウインドコンパレータ１１に印加されるようにな
る。Next, the PLL loop can be operated to perform a reception operation, but in order to supplement the optimum tuning point for the lower layer, in this embodiment, the following MC operation is performed. That is,
The analog switch circuit 18 is turned on by the layer temperature signal (Fig. 2 C) from the control circuit 17, and the S curve signal S
in is now applied to the window comparator 11.

ウインドコンパレータ１１の入力信号ＳＯｕｔはＳカー
ブ信号Ｓｊｎと同電位となるため、瞬時的にＲＨョにな
り直流同調電圧■を下降させるように働く。そしてウイ
ンドコンパレータ１１のハイスレツシユホールドレベル
■汁（４）は、ウインドコンパレータ１４のハイスレツ
シユホールドレベル■，Ｈ，５）より低く設定されてい
るため、入力信号ＳＯｕｔははぼ■ＳＨＣＡ）と等しく
なるまて下降し、このため直流同調電圧■，は第２図の
Ｔ３期間に示すように、掃引停止時よソー層最適な同調
点にまで引き込まれる。一方、局部発振周波数は、掃引
開始と同時にプリスケーラ２０及びゲート回路２１を介
して所定のタイムベースでアップカウンタ１９により計
数され、周波数変換回路３１で受信周波数に変換され周
波数表示装置３２で周波数表示される。尚、セラミック
フィルターのバラツキ等による中間周波数のすれを補正
するＩＦ微調回路３３が周波数変換回路３１に付加され
ている。ところで、アップカウンタ１９により計数され
た局部発振周波数は、前述のＡＦＣ動作期間中（第２図
Ｔ３期間）に分周比データ変換回路２４でプログラマブ
ルデバイダ用の分周比データに変換されるため、最適同
調点の局部発振周波数が分周比データに変換されること
となる。Since the input signal SOut of the window comparator 11 has the same potential as the S-curve signal Sjn, it instantaneously becomes RH and works to lower the DC tuning voltage. Since the high threshold level (4) of the window comparator 11 is set lower than the high threshold level (2, H, 5) of the window comparator 14, the input signal SOut is approximately (SHCA). As a result, as shown in period T3 in FIG. 2, the DC tuning voltage (2) is pulled down to the optimal tuning point for the saw layer when the sweep is stopped. On the other hand, the local oscillation frequency is counted by the up counter 19 at a predetermined time base via the prescaler 20 and the gate circuit 21 at the same time as the start of the sweep, converted into a reception frequency by the frequency conversion circuit 31, and displayed as a frequency by the frequency display device 32. Ru. Incidentally, an IF fine adjustment circuit 33 is added to the frequency conversion circuit 31 to correct deviations in the intermediate frequency due to variations in the ceramic filter or the like. By the way, the local oscillation frequency counted by the up counter 19 is converted into frequency division ratio data for the programmable divider by the frequency division ratio data conversion circuit 24 during the above-mentioned AFC operation period (period T3 in FIG. 2). The local oscillation frequency at the optimum tuning point will be converted to frequency division ratio data.

このようにして得られた分周比データは、分周比データ
設定ラッチ２２を介してアップカウンタ１９に設定され
、局部発振周波数はこの分周比データに応じて分周され
分周検出回路２３より分周出力信号を発生する。そして
分周出力信号と基準信号との周波数及び位相差に応じた
位相差信号が位相差信号発生回路２５よりウインドコン
パレータ１１に印加されて、第２図Ｔ４期間に示す如き
ＰＬＬ動作により受信動作が行なわれ、局部発振周波数
がロックされた後、ＭＵＴＥ信号（第２図ホ）が解除さ
れて発音が開始される。ここで、局部発振周波数の分周
動作について更に詳しく説明する。The frequency division ratio data obtained in this way is set in the up counter 19 via the frequency division ratio data setting latch 22, and the local oscillation frequency is divided according to this frequency division ratio data and the frequency division detection circuit 23 generates a frequency-divided output signal. Then, a phase difference signal corresponding to the frequency and phase difference between the frequency-divided output signal and the reference signal is applied from the phase difference signal generation circuit 25 to the window comparator 11, and the receiving operation is performed by the PLL operation as shown in period T4 in FIG. After the local oscillation frequency is locked, the MUTE signal (FIG. 2) is released and sound generation begins. Here, the division operation of the local oscillation frequency will be explained in more detail.

説明に際して、アップカウンタ１９は最大計数値を２９
９９９とし次の１パルスで０００００にリセットされる
ものとする。For explanation, the up counter 19 has a maximum count value of 29.
It is assumed that the value is set to 999 and is reset to 00000 with the next pulse.

今、例えば、受信した放送周波数に対応する局部発振周
波数が６５．４０ｒ！４ＨＺであり、プリスケーラの分
周比が１１１００、ゲート回路２１を制御するタイムベ
ースが１０ｎ１Ｓであつたと仮定すると、分周比データ
としては、２９９９９−６５４０＝２３４５９がアップ
カウンタ１９に設定される。Now, for example, the local oscillation frequency corresponding to the received broadcast frequency is 65.40r! 4HZ, the frequency division ratio of the prescaler is 11100, and the time base for controlling the gate circuit 21 is 10n1S, then 29999-6540=23459 is set in the up counter 19 as frequency division ratio data.

そこでアップカウンタ１９が局部発振周波数を計数して
リセットされると分周検出回路２３より分周出力信号が
１パルノス発生するように構成されている。分周動作に
使用するアップカウンタ１９は、回路構成を簡単にする
ため周波数表示及び分周比データを得るため局部発振周
波数を計数するアップカウンタて兼用されている。一
ところで、ローパスフィルタ１２は第３図に示すように
、ＰＬＬループ動作時は、スイッチ３４をオフして時定
数を切替えるよう構成されている。Therefore, when the up counter 19 counts the local oscillation frequency and is reset, the frequency division detection circuit 23 is configured to generate one frequency division output signal. The up-counter 19 used for the frequency division operation is also used as an up-counter for counting the local oscillation frequency in order to obtain frequency display and frequency division ratio data in order to simplify the circuit configuration. one
By the way, as shown in FIG. 3, the low-pass filter 12 is configured to turn off the switch 34 and change the time constant during PLL loop operation.

これはＰＬＬ動作時、局部発振周波数を所定の周波数に
収束させるためのタンピング抵抗を挿入する９ためであ
る。又、層℃動作の後、通常はＰＬＬループにより受信
動作を行うが、放送信号が有る時は、そのままＡＦＣ動
作を続行して発音することもてきる。This is because a tamping resistor is inserted to converge the local oscillation frequency to a predetermined frequency during PLL operation. Further, after the layer temperature operation, a reception operation is normally performed using a PLL loop, but when a broadcast signal is present, it is also possible to continue the AFC operation and generate sound.

然しながら、放送信号が無い場合や、放送電波が極端に
弱くなつた場合はＰＬＬループによる受信動作に切替え
る必要がある。そこで、本発明の装置は、検出回路３５
より得られる放送信号の有無を示すＳＤ信号により、Ａ
ＦＣ動作からＰＬＬループによる受信動作に切替える機
能をも有している。次に、手動掃引選局とプリセット選
局について（既略を説明する。先ず手動掃引選局はオー
ト／マニュアル切替スイッチ２８で手動掃引モードとし
、周波数表示装置３２を見ながら所望とする放送周波数
までアップキー２９又はダウンキー３０を押し続けて行
う。However, if there is no broadcast signal or if the broadcast radio waves become extremely weak, it is necessary to switch to a receiving operation using a PLL loop. Therefore, in the device of the present invention, the detection circuit 35
The SD signal indicating the presence or absence of a broadcast signal obtained from A
It also has a function of switching from FC operation to reception operation using a PLL loop. Next, manual sweep tuning and preset tuning will be explained (abbreviated). First, for manual sweep tuning, switch to manual sweep mode with the auto/manual changeover switch 28, and select the desired broadcast frequency while watching the frequency display device 32. This is done by continuously pressing the up key 29 or down key 30.

又、アップキー２９又はダウンキー３０に軽く触れると
、現在の受信周波数が受信周波数制御回路３６で所定の
チャンネルベース例えばＦＭ放送であれば０．１ＭＨｚ
だけ加算又は減算され、この受信周波数が対応する局部
発振周波数に周波数変換回路３１て変換された後、分周
比データ変換回路２４でプログラマブルデバイダの分周
比データに変換されＰＬＬループにより選局が行なわれ
る。Also, when the up key 29 or down key 30 is lightly touched, the current receiving frequency is set to a predetermined channel base by the receiving frequency control circuit 36, for example, 0.1 MHz in the case of FM broadcasting.
is added or subtracted, and this reception frequency is converted to a corresponding local oscillation frequency by the frequency conversion circuit 31, and then converted to the division ratio data of the programmable divider by the frequency division ratio data conversion circuit 24, and the channel selection is performed by the PLL loop. It is done.

更にプリセット選局は、上述の如く得られる最適同調点
の局部発振周波数又は分周比データを、メモリキー３７
及びチャンネルキー３８を押すことにより、指定チャン
ネルに対応させてチャンネルメモリ３９に記憶し、選局
時には、所望とするノチヤンネルキー３８を押して、チ
ャンネルメモリ３９より記憶されている局部発振周波数
又は分周比データを読み出し、局部発振周波数の場合は
分周比データ変換回路２４を介して、プログラマブルデ
バイダに分周比データを選出することによりニＰＬＬル
ープを動作させてプリセット選局が行なわれる。本発明
の電子同調装置は、上述の如く掃引選局時の正同調点捕
捉及び掃引停止にＳカーブ信号を利用した電圧シンセサ
イザ方式を適用しているため同調精度が良いと共に、あ
らゆる放送周波数の掃引も可能であり、又、正同調点の
局部発振周波数をＰＬＬループの分周比データに変換し
て、ＰＬＬシンセサイザ方式で受信を行うため安定性の
良い受信が可能となる。Furthermore, for preset tuning, the local oscillation frequency or frequency division ratio data of the optimum tuning point obtained as described above is stored in the memory key 37.
By pressing the channel key 38, the local oscillation frequency or frequency division stored in the channel memory 39 is stored in the channel memory 39 by pressing the desired channel key 38 when selecting a channel. The ratio data is read out, and in the case of a local oscillation frequency, the frequency division ratio data is selected to the programmable divider via the frequency division ratio data conversion circuit 24, thereby operating the second PLL loop and performing preset tuning. As mentioned above, the electronic tuning device of the present invention uses a voltage synthesizer method that uses an S curve signal to capture the correct tuning point during sweep tuning and to stop the sweep, so it has good tuning accuracy and can sweep all broadcast frequencies. Also, since the local oscillation frequency at the positive tuning point is converted into PLL loop frequency division ratio data and reception is performed using the PLL synthesizer method, highly stable reception is possible.

更に、掃引選局においてはＳカーブ信号による）ＴＳ−
Ｆｃ動作を行うことによソー層最適な同調点を得ること
ができる。Furthermore, in sweep channel selection, the TS-
By performing the Fc operation, the optimum tuning point of the saw layer can be obtained.

又、本発明を適用すればプリセット選局時にもＰＬＬシ
ンセサイザ方式で容易に正同調点を選局できる。Furthermore, if the present invention is applied, the correct tuning point can be easily selected using the PLL synthesizer method even during preset tuning.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明による電子同調装置の一実施例を示すブ
ロック図、第２図は本発明の電子同調装置の選局及び受
信過程を示す特性図、第３図は第１図中のローパスフィ
ルタ１２の具体回路例である。 主な図番の説明、１・・・・・・ＦＭ受信機、１０・・
・電圧発生手段、１１・・・・・ウインドコンパレータ
、１２・・・・・・ローパスフィルタ、１３・・・・・
定電流チャージポンプ、１４・・・・ウインドコンパレ
ータ、１６・・・・・・掃引制御回路、１７・・・・・
・コントロール回路、１８・・・・・・アナログスイッ
チ回路、１９・・・・・・アップカウンタ、２２・・・
・・・分周比データ設定ラッチ、２３・・・・・・分周
検出回路、２４・・・・・・分周比データ変換回路、２
５・・・・・・位相差信号発生回路、３１・・・・周波
数変換回路、３２・・・・・・周波数表示回路、３６・
・・・・・受信周波数制御回路、３９・・・・・・プリ
セットメモリ。FIG. 1 is a block diagram showing an embodiment of an electronic tuning device according to the present invention, FIG. 2 is a characteristic diagram showing the tuning and reception process of the electronic tuning device according to the present invention, and FIG. 3 is a low-pass diagram in FIG. This is a specific circuit example of the filter 12. Explanation of main drawing numbers, 1...FM receiver, 10...
・Voltage generation means, 11...Window comparator, 12...Low pass filter, 13...
Constant current charge pump, 14...window comparator, 16...sweep control circuit, 17...
・Control circuit, 18... Analog switch circuit, 19... Up counter, 22...
... Frequency division ratio data setting latch, 23... Frequency division detection circuit, 24... Frequency division ratio data conversion circuit, 2
5... Phase difference signal generation circuit, 31... Frequency conversion circuit, 32... Frequency display circuit, 36...
...Reception frequency control circuit, 39...Preset memory.

Claims (1)

【特許請求の範囲】 １ 局部発振周波数を制御する直流同調電圧を発生する
電圧発生手段、受信信号の同調状態を示す同調指示信号
に応じて前記電圧発生手段を制御して掃引選局を行う掃
引選局制御手段、局部発振周波数を分周する分周手段と
該分周手段の分周出力信号と基準信号との周波数及び位
相差に応じた信号を発生する位相差信号発生手段とより
成るＰＬＬループ、局部発振周波数を計数する計数手段
、前記掃引選局により得られる最適同調点における前記
計数手段の内容を前記分周手段の分周比データに変換す
る変換手段とを有し、前記掃引選局を行つた後、前記Ｐ
ＬＬループを動作せしめ、前記位相差信号を前記電圧発
生手段に印加することにより受信動作を行なうようにし
たことを特徴とする電子同調装置。 ２ 特許請求の範囲第１項において、前記電圧発生手段
の出力段をローパスフィルタで構成し、前記ＰＬＬルー
プにより受信動作を行う時は、前記ローパスフィルタの
時定数を切替えることを特徴とする電子同調装置。 ３ 特許請求の範囲第１項において、前記分周比データ
を設定し局部発振周波数を分周するカウンタ、該カウン
タに前記分周比データを設定する分周比データ設定ラッ
チ、前記カウンタの内容に応じて前記分周出力信号を発
生する分周検出回路とより前記分周手段を構成し、前記
カウンタを局部発振周波数を計数する前記計数手段と兼
用したことを特徴とする電子同調装置。 ４ 特許請求の範囲第１項において、前記掃引選局制御
手段は、前記電圧手段に接続され前記同調指示信号を入
力するアナログスイッチ回路を有し、前記掃引選局は、
前記アナログスイッチ回路をオンすることにより行なわ
れるＡＦＣ動作を含むことを特徴とする電子同調装置。 ５ 特許請求の範囲第４項において、前記電圧発生手段
の入力段は、第１のスレツシユホールド電圧と該第１の
スレツシユホールド電圧より高い第２のスレツシユホー
ルド電圧とを有する第１のウインドコンパレータで構成
され、前記掃引選局制御手段の入力段は、第３のスレツ
シユホールド電圧と該第３のスレツシユホールド電圧よ
り高い第４のスレツシユホールド電圧とを有する第２の
ウインドコンパレータで構成され、前記第１のスレツシ
ユホールド電圧を前記第３のスレツシユホールド電圧よ
り高くし、且つ、前記第２のスレツシユホールド電圧を
前記第４のスレツシユホールド電圧より低くしたことを
特徴とする電子同調装置。６ 特許請求の範囲第４項に
おいて、放送信号の有無を示す信号によつて前記ＡＦＣ
動作から前記ＰＬＬループによる受信動作に切替えるこ
とを特徴とする電子同調装置。[Scope of Claims] 1. Voltage generating means for generating a DC tuning voltage for controlling the local oscillation frequency, and a sweep for performing sweep tuning by controlling the voltage generating means in response to a tuning instruction signal indicating the tuning state of the received signal. A PLL comprising a tuning control means, a frequency dividing means for dividing a local oscillation frequency, and a phase difference signal generating means for generating a signal according to the frequency and phase difference between the frequency divided output signal of the frequency dividing means and a reference signal. a loop, a counting means for counting the local oscillation frequency, and a converting means for converting the contents of the counting means at the optimum tuning point obtained by the sweep selection into frequency division ratio data of the frequency division means, After playing the game, the P
An electronic tuning device characterized in that a receiving operation is performed by operating an LL loop and applying the phase difference signal to the voltage generating means. 2. The electronic tuning according to claim 1, wherein the output stage of the voltage generating means is constituted by a low-pass filter, and when the PLL loop performs a receiving operation, the time constant of the low-pass filter is switched. Device. 3. In claim 1, there is provided a counter that sets the frequency division ratio data and divides the local oscillation frequency, a frequency division ratio data setting latch that sets the frequency division ratio data in the counter, and a frequency division ratio data setting latch that sets the frequency division ratio data in the counter; An electronic tuning device characterized in that said frequency dividing means is constituted by a frequency division detection circuit that generates said frequency divided output signal in response to said frequency division output signal, and said counter is also used as said counting means that counts a local oscillation frequency. 4. In claim 1, the sweep tuning control means includes an analog switch circuit connected to the voltage means and inputting the tuning instruction signal, and the sweep tuning control means includes:
An electronic tuning device comprising an AFC operation performed by turning on the analog switch circuit. 5. In claim 4, the input stage of the voltage generating means has a first threshold voltage and a second threshold voltage higher than the first threshold voltage. The input stage of the sweep tuning control means includes a second window comparator having a third threshold voltage and a fourth threshold voltage higher than the third threshold voltage. characterized in that the first threshold voltage is higher than the third threshold voltage, and the second threshold voltage is lower than the fourth threshold voltage. electronic tuning device. 6 In claim 4, the AFC is controlled by a signal indicating the presence or absence of a broadcast signal.
An electronic tuning device characterized in that the operation is switched to a reception operation using the PLL loop.