JPS6046737B2 - プログラム・レベル切替え方式 - Google Patents

Description

【発明の詳細な説明】 本発明は割込み制御に関するものてあり、特にデータ処
理システムにおけるプログラム割込み及び優先順位に応
じたプログラム・レベルの切替え制御に関するものてあ
る。

従来のデータ処理システムにおいては、プログラム割込
みと優先順位に応じたプログラム・レベルの切替えの制
御とを行なうために、次の２つの方式が採用されている
。

１ 外部からの非同期的な処理要求を必要に応じて定期
的に調べる。

２ 外部から非同期的な処理要求を処理装置内部て直接
制御する（マスク及ひ優先順位による制御）。

最初の方式は、主としてプログラム・レベルが１つしか
ない処理装置（命令アドレス・レジスタ条件コード・レ
ジスタ及びローカル・メモリを各々１つしか備えていな
い）に使用されるもので、外部からの非同期的なリクエ
ストがあつた場合には、これを処理するためのプログラ
ムヘの切替えが行なわれる。

これに対し、２番目の方式を採用している処理装置には
、幾つかのリクエストが同時に出された場合に、そのう
ちの最高の優先順位を有している・リクエストを決定す
るための優先順位回路が備えられねばならず、また命令
アドレス・レジスタ、 ５条件コード・レ
ジスタ及びローカル・メモリも優先順位の数だけ設けて
おく必要がある。

以下、２番目の方式を採用している処理装置について少
し詳しく説明する。まず、この処理装置は８つの割込み
レベル（０乃至７で表わす）を有しており、各割込みレ
ベルに対応して命令アドレス・レジスタ、条件コード・
レジスタ及びローカル・メモリが備えられているものと
する。

また割込みレベルの優先順位は、レベル０が最も高く、
レベル７が最も低いものとする。これら８つの割込みレ
ベル即ちプログラム・レベルを制御するため、この処理
装置には、必要な優先順位回路と、或る制限された範囲
内で優先順位回路による制御を無効による相異なるマス
ク手段が備えられる。このような８つのプログラム・レ
ベルを有する従来のデータ処理システムにおいては、各
々のプログラム●レベルに対して相異なつたマイクロプ
ログラムが準備される。

例えば、初期プログラム・ロード、エラーの検出及び診
断、キーボード及びディスプレイ装置を有する操作卓の
ような特定のシステム●コンポーネントの作動、並びに
システムの再構成といつた幾つかのサービス◆タスクを
実行するようなサービス処理装置においては、各プログ
ラム●レベルは次のような機能を有冫している。レベル
０一最高の優先順位を有しており、エラー 検査回
路によて検出された処理装置の エラーを分析し処
理する。

ベル１一内部電源の故障時に実行され、特定の３
シーケンスに続いて相異なる内部電源 ユニットを
オフする。

ベル２一遠隔サービス端末に関するマイクロプ 口
グラムを有しており、サービス●ス テーシヨンに
配置されているサービス３ 処理装置と、これに例
えばスター接続 方式て接続され得る他の処理装置
と を、モデルその他の通信アダプタを介 し
て接続する。

ベル３一操作卓に設けられたキーボード、デイ４
スプレィ装置などを作動する。

ベル４−サービス処理装置をシステムの他の装 置
に接続するための母線アダプタを制 御する。

４ ベル５一保守及び診断のために、エラー・デー 夕
を例えばデイスケツトに転送して記 憶させる。

ベル６−システム●ステータスのテスト及び内 部
動作電圧の測定を行なう。

ベル７一最低の優先順位を有するもので、すべ て
の一時マイクロプログラム （Ｔｒａｎｓｉｅｎｔ
ｍｉｃｒＯｐｒＯｇｒ′Ａｍ）が含まれ る。

上述のプログラム・レベル０乃至７は、何れもマイクロ
プログラムの制御のもとに実行され、或るタスク処理に
対するリクエストが出された場合、これに対応するマイ
クロプログラムは、現在実行中のマイクロプログラムと
は非同期に活動化され得る。

従つて、幾つかのタスクを並列に即ち非同期的に実行す
ることができる。最高の優先順位を有するリクエストは
、これよりも低い優先順位を有するプログラムに対し、
現在実行中のマイクロ命令と次に実行されるべきマイク
ロ命令との間において割込むことができる。

この楊合、次に実行されるべきマイクロ命令のアドレス
、最新の条件コード及び関連するローカル・メモリの内
容は、割込まれたプログラムの実行が再開されるまで、
そのままに保たれる。上述のようなシステムにおいては
、外部からの非同期的なリクエストがあつたとき及び或
るプログラム・レベルの処理が終つたときには、これか
ら処理されるべき各リクエストのうち、何れが最高の優
先順位を有しているかが調べられ、それに応じてプログ
ラムの切替えが行なわれて、対応するマイクロプログラ
ムの制御のもとにリクエストが処理される。しかしなが
ら、前述の２番目の方式に従う割込み制御回路を組込ん
だ処理装置には、次に挙げる３つの欠点がある。１例え
ば故障回路が非同期的なリクエストを出した場合でも（
本来これは無効にされるべきものである）、その優先順
位に応じてプログラムの切替えが行なわれてしまう。

更に、誤つて呼出されたプログラムの実行による２次的
な影響（パフォーマンスの低下など）も無視できない。
２ｒ静止状態（ＳｔａｔｉＯｎａｒｙｓｔａｔｅ）ョを
予測することは極めて困難であり（場合によつては不可
能である）、従つて予期し得ないオーバーフロ一が生じ
得る。

３回路又はマイクロプログラムによつて引起こされたエ
ラーの分析は、上述のような無制御の処理装置即ち外部
からの割込みリクエストを非同期的に受付けるような処
理装置においては極めて困難であり、また多大の時間を
必要とする。

従つて本発明の目的は、上述のような欠点のない割込み
制御回路を組込んだデータ処理システムを提供すること
にある。

本発明に従えば、外部からの割込みリクエストがあつて
も、プログラムが非同期的に切替えられることはない。

割込み時即ちプログラム変更時には、マイクロプログラ
ム自体ではなくて、制御ブ的ンク（例えばプログラム状
況ワード）だけが変更される。高級言語の場合における
制御ブロックは、各々のプログラム・レベルに対して許
容され得る命令のタイプ及び記憶域を決める。本発明の
実施によつて得られる利点は次の通りである。１ プロ
グラムの実行中は、外部の入出力装置からの非同期的な
割込みリクエストがあつても、プログラムの非同期的な
割込み及び変更が生じることはない。

２個々のプログラム・レベルに関連する制御ブロックの
切替えは、命令解釈サイクル中の予め決められた特定の
ステップにおいて同期的に行なわれる。

以下、添付図面を参照しながら、本発明の実施例につい
て説明する。

第１図は、プログラム割込み及び優先順位に応じたプロ
グラムの切替えを制御するための制御機構の概略を示し
たもので、主データ処理コンプレックス２００に接続さ
れている。

図示の制御機構は、プログラム・レベル切替装置２０１
、該切替装置２０１を制御するための切替制御装置２０
２、制御信号発生器２０３及びシーケンス制御装置２０
４から成つているが、その中心部は、非同期的なリクエ
ストに応答してプログラム・レベルを同期的に切替える
プログラム・レベル切替装置２０１である。切替制御装
置２０２は、プログラム・レベルの同期的切替えのため
一連の制御信号ＳＴ−ＰＬＯ乃至ＳＴ−ＰＬ７及びＬＶ
−ＰＬＯ及至ＬＶ−ＰＬ７を発生する。プログラム・レ
ベル切替装置２０１は、これらの制御信号の他に２つの
クロック信号Ｔ１及びＴ２をシーケンス制御装置２０４
から受取る。切替制御装置２０２は、主データ処理コン
プレックス２００及び制御信号発生器２０３から各々一
連の入力信号を受取る。制御信号発生器２０３から供給
されるのは、プログラム・レベルの切替えを適切に制御
するための制御信号ＰＩＲＲＯ乃至ＰＩＲＲ７、ＣＭＯ
乃至ＣＭ７及びＨＭＳである。これらの制御信号は、シ
ーケンス制御装置２０４からのビット信号０乃至７、制
御信号ＳＯ乃至Ｓ３、並びにクロック信号Ｔ１及びＴ２
に応答して発生される。シーケンス制御装置２０４は、
主データ処理コンプレックス２００から母線２０５を介
して送られてくる命令に応答して、上述のビット信号、
制御信号及びクロック信号を選択的に発生する。第２図
は、解釈プログラムの解釈サイクル（以下、１サイクル
という）及びそれに続く実行サイクル（以下、Ｅサイク
ルという）を示す流れ図である。

ステップ４のところで、マスタ・マスクが活動化される
と、プログラム・レベル０乃至７の切替えが行なわれる
。最終的にどのプログラム・レベルへの切替えが行なわ
れるかは、外部プログラム割込み、プログラムされたプ
ログラム割込み及びあとで説明する特別の条件によつて
決まる。プログラム・レベル０乃至７に関連する相異な
つた割込みリクエストは、解釈プログラムの特定の時点
即ち第２図のステップ４での許可される。処理装置のマ
スタ・マスクは、あとて説明するよ”うに、１クロック
・サイクルの間だけオンに切替えられ、次いでオフにさ
れる。このようなマスタ・マスクのオン／オフにより、
種々の割込みリクエストに基くプログラムの切替えが選
択的に抑止又は許可される。このように、マスタ・マス
ク・は特定の期間だけ活動化されるので、非同期的な処
理の同期化が達成される。前述のプログラム・レベル０
乃至７に関連する８種類のタスクは、同じ解釈プログラ
ムによつて実行される。このため、相異なつたプログラ
ム・レベルに関連するプノログラム状況ワード（以下、
ＰＳＷという）によつて対応する命令アドレスが解釈プ
ログラムに与えられる。割込みリクエストは、外部の周
辺装置（入出力装置）から与えられることもあるが、プ
ログラムによつて内部的に発生されることもある。

本実施例では、解釈プログラムが特定の回数だけランさ
れた後に開始される内部監視プログラムが、プログラム
●レベル６（ＰＬ６）にあるものとする。

現プログラム・レベルの最後の命令は、解釈プログラム
の各ラン毎に減分される間隔カウンタを条件付ける（第
２図のステップ１６，１７及び１参照）。間隔カウンタ
はステップ１で減分される度に、その内容が雰になつた
かどうかが調べられる（ステップ２）。

もしこれが雰になつていると、プログラムされた割込み
リクエストＰＩＲＲによつて、プログラム・レベルＰＬ
６に対するリクエストが呼出される（ステップ３）。間
隔カウンタの内容が雰でないとき又はステップ３に続い
て、プログラム●レベルの切替えを行なうために、ステ
ップ４でマスタ・マスクが活動化される。現在活動中の
プログラム・レベルの優先順位が新しい割込みリクエス
トに対応するプログラム・レベルの優先順位よりも低け
れば、現プログラム・レベルのＰＳＷが保管され、新し
いプログラム●レベルのＰＳＷが取出される（ステップ
５及び６）。ステップ７乃至１０から明らかなように、
新しいプログラム・レベルはその優先順位に従つて処理
され、その際、対応するＰＳＷが堆アＳＷレジスタにロ
ードされる。割込みリクエストの優先順位が調べられる
と、マスタ●マスクはステップ１１で再び非活動化され
る。

このあとは通常の処理ステップに入り、ステップ１２で
命令が解読された後、Ｅサイクルに．入つて、ステップ
１３乃至１５に示したような操作が実行される。上述の
間隔カウンタはＥサイクルの最後にセットされ（ステッ
プ１６）、次いで現プログラム・レベルがリセットされ
る（ステップ１７）。ステップ１１でマスタ・マスクが
非活動化された後は、割込みなしに処理が続けられる。

新しいプログラム●レベルの切替えは、次のＩサイクル
でのみ行なわれる。第２図に示したシーケンスにおける
１つの特徴くは、各プログラム●レベルの最後の解釈命
令のＥサイクルにおいて、現プログラム●レベルがその
割込みリクエスト（ＩＲ又はＰＩＲＲ）を消去すること
によつてリセットされる点にある（ステップ１７）。

プログラム・レベルＰＬ６では、最後の解釈命令の実行
により、間隔カウンタが初期設定される（ステップ１６
）。プログラムの解釈中に非同期的なプログラム割込み
及びプログラム切替えが生じるのを阻止すると共に、Ｉ
サイクル中の特定の時点において個々のプログラム●レ
ベルに関連する制御ブロック即ちＰＳＷの同期的切替え
を行なう上述のシーケンスは、第３図（制御信号発生器
２０３）、第５Ａノ図乃至第５Ｄ図（切替制御装置２０
２）、第６図（プログラム・レベル切替装置２０１）及
び第８図（シーケンス制御装置２０４）に示した装置に
よつて制御される。

第３図の制御信号発生器２０３は、プログラ．ム・レベ
ルの同期的切替えを行なわせるために、切替制御装置２
０２へ入力される一連の制御信号ＰＩＲＲＯ乃至ＰＩＲ
Ｒ７及びＣＭＯ乃至ＣＭ７を発生する。

ＰＩＲＲＯ乃至ＰＩＲＲ７はプログラムされた割込みリ
クエスト信号であり、ＣＭＯ乃至ＣＭ７は共通マスク信
号である。第５Ａ図乃至第５Ｄ図に示した切替制御装置
２０２は、これらの制御信号の他に、プログラム・ベル
・シーケンスを変更させる割込みリクエスト信号１Ｒ０
乃至１Ｒ７をデータ処理システム中のプログラム割込み
源２１（第１図参照）から受取る。

これらの割込みリクエスト信号１Ｒ０乃至１Ｒ７は、図
示していない特別のアダプタ回路によつて発生される。
シーケンス制御装置２０４からの制御信号ＳＯを一方の
入力に受取るアンド・ゲート２２ａ乃至２２ｈ（第３図
）は、主データ処理コンプレックスから制御コマンドと
共にシーケンス制御装置２０４へ転送されたピン０乃至
７を第１レジスタ２３へゲートする働きがある。

第１レジスタ２３に一時記憶された０乃至７は、同じく
シーケンス制御装置２０４からの制御信号Ｓ１によつて
条件付けられるアンド・ゲート２４ａ乃至２４ｈを介し
て、８個のＰＩＲＲフリップフロップ２５ａ乃至２５ｈ
へ各々セットされ、これによソー連の制御信号ＰＩＲＲ
Ｏ乃至ＰＩＲＲ７が発生される。勿論、対応する制御信
号ＰＩＲＲＯ乃至ＰＩＲＲ７を発生するのは、フリップ
フロップ２５ａ乃至２５ｈのうちセットされたものだけ
である。他の一連の制御信号即ち共通マスク信号ＣＭＯ
乃至ＣＭ７も、同様なアンド・ゲート２３ａ乃至２３、
第２レジスタ２７、アンド・ゲート２８ａ乃至２８ｈ及
びＣＭフリップフロップ２９ａ乃至２９ｈの働きによつ
て発生される。

このうち、アンド・ゲート２３ａ乃至２３ｈは、左側の
アンド・ゲート２２ａ乃至２２ｈと同様に、シーケンス
制御装置２０４からの制御信号ＳＯに応答して、ビット
信号０乃至７を第２レジスタ２７へゲートするが、アン
ド●ゲート２８ａ乃至２８ｈは、Ｓ１ではなくＳ２に応
答して、これらのビット信号０乃至７をＣＭフリップフ
ロップ２９ａ乃至２９ｈにセットする。第３図の制御信
号発生器２０３から発生される最後の制御装置は、マス
タ・マスク信号１１ｒ！／ＩＳである。

これは、シーケンス制御装置２０４からの制御信号Ｓ３
によつてセットされるマスタ・マスク●フリップフロッ
プ３０から発生される。第５Ａ図乃至第５Ｄ図は、切替
制御装置２０２の詳細を示したもので、非同期的に受取
られた割込みリクエスト（信号１Ｒ０乃至１Ｒ７によつ
て表わされる）を、活動化されたマスタ・マスクの制御
のもとに、優先順位に従つて順序付ける。前述のように
、マスタ・マスクは、解釈プログラムのＩサイクルにお
ける特定の時点（第２図のステップ４）でのみ活動化さ
れ、非同期的な割込みリクエストを同期化するものであ
る。最高の優先順位を有する割込みリクエストは、対応
するプログラム●レベルＰＬｉ（１＝０，１，・・，７
）のための開始信号ＳＴ−ＰＬｉを発生させる。優先順
位の低いプログラムから優先順位の高いプログラムへの
切替えは、現プログラムの実行を一時中止して、その最
新の有効ＰＳＷを対応するＰＳＷレジスタ（各プログラ
ム●レベルに対して１つずつ備えられる）に保管させる
ための回路装置を必要とする。

第５Ａ図乃至第５Ｄ図には、ＰＳＷ制御信号Ｌ■−ＰＬ
Ｏ乃至Ｌ■−ＰＬ７を発生するこの回路装置も示されて
いる。活動プログラム・レベルを選択するための第５Ａ
図乃至第５Ｄ図に示した回路装置は、一組のオア・ゲー
ト６０ａ乃至６０ｈ１第１アンド・ゲート群７０ａ乃至
７０ｈ１第２アンド・ゲート群８０ａ乃至８０ｇ１第３
アンド・ゲート群９０ａ乃至９０ｈ１第４アンド・ゲー
ト群１１０ａ乃至１１０ｈ１一組のフリップフロップ１
００ａ乃至１００ｈ及び１個のオア・ゲート８７から成
つている。

アンド・ゲート７０ａ及び８０ａ乃至８０ｇは、各々の
入力条件が満足されたときに、プログラム●レベル開始
信号ＳＴ−ＰＬＯ乃至ＳＴ−ＰＬ７を発生する。

アンド・ゲート７０ａは、最高の優先順位を有するプロ
グラム・レベルＰＬＯに関連しており、従つてこれより
も優先順位の高い割込みによつて禁止されるということ
がないので、割込みリクエスト信号１Ｒ０又はＰＩＲＲ
Ｏ及び共通マスク・ビットＣＭＯが印加されると直ちに
開始信号ＳＴ−ＰＬＯを発生する。これに対し、プログ
ラム●レベルＰＬＯ乃至ＰＬ７に各々対応するアンド・
ゲート７０ｂ乃至７０ｈは、より高い優先順位の割込み
があつた場合には禁止されねばならないので、それらの
出力を直接開始信号ＳＴ−ＰＬｌ乃至ＳＴ−ＰＬ７とし
て用いることはできない。開始信号ＳＴ−ＰＬｌ乃至Ｓ
Ｔ−ＰＬ７は、アンド●ゲート７０ｂ乃至７０ｈに対応
して各々設けられている第２アンド・ゲート８０ａ乃至
８０ｇによつて発生される。これらの各第２アンド・ゲ
ート８０ａ乃至８０ｇは、対応する第１アンド・ゲート
７０ｂ乃至７０ｈが信号を出力し且つより優先順位の高
い割込み関連する第１アンド・ゲート（７０ａを含む）
からの禁止信号がない場合にのみ、開始信号ＳＴ−ＰＬ
ｌ乃至ＳＴ−ＰＬ７を発生する。第１アンド・ゲート７
０ａ乃至７０ｇの右側の出力から供給される禁止信号は
、各々の左側の出力の反転信号である。例えば、プログ
ラム・レベルノＰＬ２に対応するアンド・ゲート８０ｂ
は、アンド・ゲート７０ｃが信号を出力し且つアンド・
ゲート７０ａ及び７０ｂが禁止信号を出力していない場
合にのみ条件付けられて、開始信号ＳＴ−ＰＬ２を発生
する。このとき、他のアンド・ゲート８−０ｃ乃至８０
ｇは、アンド・ゲート７０ｃからの禁止信号によつて閉
じたままに保たれる。プログラム・レベルの切替えに必
要な別の制御信号は、現プログラム◆レベルの最終ステ
ータスを保管するために、第３アンド・ゲート群９０ａ
フ乃至９０ｈ１第４アンド・ゲート群１１０ａ乃至１１
０ｈ及びフリップフロップ１００ａ乃至１００ｈによつ
て発生される制御信号ＬＶ−ＰＬＯ乃至ＬＶ−ＰＬ７で
ある。

フリップフロップ１００ａ乃至１００ｈは、開始信号Ｓ
Ｔ−ＰＬＯ乃至ＳＴ−ＰＬ７によつて各セットされ、ク
ロック信号Ｔ２の印加時に第３アンド●ゲート群９０ａ
乃至９０ｈの出力によつてリセットされる。次に各種信
号のタイミングを示した第４図を参照しながら、上述の
回路装置の動作について説明する。

動作開始時における各信号の状態は、クロックＣＬｌの
ところに示したようになつている。第４図の例では、共
通マスクのビットＣＭＯ乃至ＣＭ７及びプログラム●レ
ベルＰＬ７に対応するＰＩＲＲ７ビットがセットされて
いる。マスタ・マスク信号ＨＭＳは、クロックＣＬｌか
らＣＬ２７までの間の特定の時点において、内部（ＰＩ
ＲＲ）又は外部（ＩＲ）の条件に応じてプログラム●レ
ベルの切替えを行なわせる。プログラム・レベルの切替
えに関する詳細は、第７図のところで説明する。プログ
ラム●レベルの最初の切替えは、マスタ・マスク信号Ｈ
ＭＳがオンにされるクロックＣＬ２のところで行なわれ
得るが、このときはまだ割込みリクエスト信号第１Ｒ０
乃至１Ｒ７が発生されていないので、プログラム●レベ
ルの切替えは行なわれず、従つて、セットされている制
御信号ＰＩＲＲ７によつて表わされるプログラム●レベ
ルＰＬ７の実行が割込みなしに続けられる。

゛第１図に示した割込み源２１は、クロックＣＬ４のと
きに割込みリクエスト信号１Ｒ５を発生する。

しかしながら、クロックＣＬ４においては、マスタ・マ
スクがまだ非活動状態にあるので、プログラム●レベル
の切替えは行なわれない。マスタ・マスクは、次のクロ
ックＣＬ５の間に、制御．信号Ｓ３によつてセットされ
るマスタ・マスク・フリツプフ咄ンプ３０（第３図）か
らマスタ・マスク信号ＨＭＳが発生されたときにのみ活
動化される。クロックＣＬ４て発生された割込みリクエ
スト信号１Ｒ５に対応するプログラム・レベルＰＬ。５
は、現在活動中のプログラム・レベルＰＬ７より高い優
先順位を有しているので、マスタ・マスクが活動化され
るクロックＣＬ５において、プログラム●レベルＰＬ７
からＰＬ５への切替えが行なわれる。

第５Ａ図乃至第５Ｄ図に示した切替制御装置２０２の動
作は次の通りである。

まず、クロックＣＬｌの開始時にプログラム●レベルの
選択が行なわれ、プログラム●レベルＰＬ７のＰＳＷ７
が現ＰＳＷにされる。続いて、プログラム●レベルＰＬ
７の命令が順次に実行される。第３図に示した制御信号
発生器２０３のＰＩＲＲフリップフロップ２５ｈは、Ｐ
ＩＲＲ７ビット信号を発生している。この信号は、第５
Ｂ図に示したオア・ゲート６０ｈに印加される。アンド
・ゲート７０ｈは、このオア●ゲート６０ｈの出力の他
に、共通マスク●ビットＣＭ７及びマスタ・マスク信号
ＨＭＳを受取るが、第４図に示したように、共通マスク
・ビット〔ＣＭ７及びＰＩＲＲ７ビット信号はオンにさ
れたままであるから、クロックＣＬ２においてマスタ・
マスク信号ＨＭＳが発生されると、アンド・ゲート７０
ｈは開かれ、クロックＣＬ２の間そのままに保たれる。
アンド・ゲート８０ｇは、アンド・ゲート７０ｈの出力
信号の他に、アンド●ゲート７０ａ乃至７０ｇからの禁
止信号（右側出力）を受取るように接続されている。

しかしながら、マスタ・マスクが活動化されるクロック
ＣＬ２においては、アンド・ゲート７０ａ乃至７０ｇの
何も禁止信号を発生していないので（アンド・ゲート７
０ａ乃至７０ｇは閉じたままである）、８個のアンド・
ゲート８０ａ乃至８０ｇのうち、最最後のアンド・ゲー
ト８０ｇだけが条件付けられ、その出力に開始信号ＳＴ
−ＰＬ７を発生する。この開始信号ＳＴ一ＰＬ７は、第
５Ｄ図のフリップフロップ１０ｈへ送られてこれをセッ
トし、更に第５Ｂ図のオア・ゲート８７を通つて第５Ｄ
図のアンド・ゲート１１０ｈの一方に印加れる。アンド
・ゲート１１０ｈの他方の入力には、フリップフロップ
１００ｈのセット出力が印加されるので、結局アンド・
ゲート１１０ｈの入力条件が満足され、活動状態にされ
たプログラム・レベル（今の場合はＰＬ７）に対するＰ
ＳＷを現円Ｗレジスタ１３０１（第６図）へロードする
ための制御信号ＬＶ−ＰＬ７がその出力に発生される。
従つて、マスタ・マスクが活動化されたクロックＣＬ２
においては、プログラム・レベルの切替えは行なわれず
、プログラム●レベルＰＬ７が現プログラム●レベルに
なつている。割込みリクエスト信号１Ｒ５は、クロック
ＣＬ４で発生され、クロックＣＬ７の終りまでオンに保
たれている。

クロックＣＬ４で発生された割込みリクエスト信号１Ｒ
５は、第５Ｂ図のオア・ゲー卜６０ｆを通つてアンド・
ゲート７０ｆに印加される。このとき、ＰＩＲＲ５ビッ
ト信号はまだ発生されていない。アンド・ゲート７０ｆ
への第２入力である共通マスク・ビットＣＭ５はオンに
されているが、クロックＣＬ４では、まだマスタ・マス
ク信号ＨＭＳが発生されていないので、アンド・ゲート
７０ｆの入力条件は満足されず、従つてステータスの変
更はない。制御信号Ｓ３に応答して、第３図のマスタ●
マスク●フリップフロップ３０がクロックＣＬ５におい
てマスタ・マスク信号ＨＭＳを発生すると、アンド・ゲ
ート７０ｆの入力条件が満足され、その左側出力に信号
を発生する。前述のように、アンド・ゲート７０ｆの右
側出力には、禁止信号が発生される。マスタ・マスク信
号ＨＭＳは、クロックＣＬ５の間だけオンに保たれ、従
つてアンド・ゲート７０ｆが開いているのもクロックＣ
Ｌ５の間だけである。アンド・ゲート７０ｆが開かれる
と、アンド・ゲート８０ｅの入力条件は満足されるが、
アンド・ゲート８０ｇの入力条件は、アンド・ゲート７
０ｆからの禁止信号により満足されない。従つて、クロ
ックＣＬ５においては、開始信号ＳＴ−ＰＬ５だけが発
生される。この結果、第５Ｄ図に示したフリップフロッ
プ１００ｆがセットされ、アンド●ゲート１１０ｆはそ
の出力に制御装置ＬＶ−ＰＬ５を発生する。アンド・ゲ
ート１１０ｆからの制御装置ＬＶ−ＰＬ５は、第６図に
示したプログラム・レベル切替装置２０１のアンド・ゲ
ート１２０ｆへ送られる。

この結果、プログラム●レベルＰＬ５のＰＳＷ（ＰＳＷ
５）は、ＰＳＷ５保管レジスタ１３０ｆからアンド・ゲ
ート１４０ｆ及び１２０１を通つて現ＰＳＷレジスタ１
３０１へ転送される。堆アＳＷレジスタ１３０１の以前
の内容即ちプログラム・レベルＰＬ７のＰＳＷ（ＰＳＷ
７）は、アンド●ゲート１４０１及び１２０ｈを通つて
ＰＳＷ７保管レジスタ１３０ｈに戻される。プログラム
・レベルＰＬ５の命令は、クロックＣＬ５の途中て実行
可能になる（第４図の１ＰＬ５Ｊ参照）。なお、第５Ｂ
図のアンド・ゲート７０ｆが条件付けられたときには、
その禁止出力によつてアンド・ゲート８０ｇは閉じたま
まに保たれるので、第５Ｄ図のフリップフロップ１００
ｈがセットされることはなく、従つて、プログラム・レ
ベルＰＬ７からＰＬ５への切替えは誤りなく行なわれる
。

プログラム・レベルの切替えが行なわれた後のクロック
ＣＬ６において制御装置ＳＯが発生され、これにより、
シーケンス制御装置２０４からのビット０乃至７が、第
３図に示したアンド・ゲート２２ａ乃至２２ｈを通つて
第１レジスタ２３へロードされる。

次のクロックＣＬ７では制御信号Ｓ１が発生され、これ
に応答してアンド・ゲート２４ｆは、第１レジスタ２３
にロードされたビット５よりＰＩＲＲフリップフロップ
２５ｆをセットする。このフリップフロップ２５ｆは、
ＰＩＲＲ５ビット信号を発生する。第４図に示したよう
に、ＰＩＲＲ５ビット信号は、クロックＣＬ７の後ずつ
とオンに保たれている。ＰＩＲＲ７ビット信号は、最初
からオンに保たれている。割込みリクエスト信号１Ｒ５
は、次のクロックＣＬ８でターン・オフされる。

割込み源２１は、次のクロックＣＬ９で別の割込みリク
エスト信号ＩＲ６を発生する。前と同様に、この割込み
リクエスト信号１Ｒ６が処理されるのは、次にマスタ・
マスクが活動化されたとき（第４図の例ではクロックＣ
ＬｌＯ）である。このとき、前の割込みリクエスト信号
１Ｒ５はもはや存在していないが、クロックＣＬ７で発
生されたＰＩＲＲ５ビット信号が割込みリクエスト信号
１Ｒ５に代つて第５Ｂ図のオア・ゲート６０ｆに印加さ
れているのて、プログラム・レベルＰＬ５からこれより
も低い優先順位のプログラム・レベルＰＬ６への切替え
は”行なわれない（第４図の１ＰＬ６Ｊ参照）。割込み
源２１は、今まての割込みリクエストよりも高い優先順
位を有する割込みリクエスト信号ＩＲ３をクロックＣＬ
ｌ２で発生する。プログラム・レベルを切替えるための
唯一の手段であるマスタ・マスクは、次のクロックＣＬ
ｌ３において活動化される。このクロックＣＬｌ３にお
いては、マスタ・マスク信号ＨＭＳｌ割込みリクエスト
信号１Ｒ３及ひ１Ｒ６、ＰＩＲＲ５及びＰＩＲＲ７ビッ
ト信号、並びに共通マスク・ビットＣＭＯ乃至”ＣＭ７
がオンになつており、この結果、プログラム・レベルＰ
Ｌ５からＰＬ３への切替えが行なわれる。このときの、
第５Ａ図乃至第５Ｄ図に示した切替制御装置２０２の動
作は次の通りである。クロックＣＬｌＯでマスタ・マス
ク信号が発生されたときには、前の割込みリクエスト信
号■５はターン・オフされているが、これに代るＰＩＲ
Ｒビット信号がオア・ゲート６０ｆに印加されているの
で、アンド●ゲート７０ｆの入力条件は満足される。こ
のとき、アンド・ゲート７０ａ乃至７０ｅは何れも閉じ
られていて、禁止信号を発生していないので、アンド●
ゲート８０ｅの入力条件が満足されて、その出力に開始
信号ＳＴ一ＰＬ５が発生される。従つて、プログラム切
替えは行なわれない。クロックＣＬｌ２で発生された割
込みリクエスト信号１Ｒ３は、オア●ゲート６０ｄを通
つてアンド・ゲート７０ｄの１つの入力に印加される。

２進１状態にある共通マスク・ビットＣＭ３も、アンド
・ゲート７０ｄの他の入力に印加される。

従つて、次のクロックＣＬｌ３で再びマスタ・マスク信
号ＨＭＳが発生されると、アンド・ゲート７０ｄの入力
条件が満足され、この結果、対応するアンド・ゲート８
０ｅはプログラム・レベルＰＬ３開始信号ＳＴ−ＰＬ３
を発生する。フリップフロップ１００ｆ及びアンド●ゲ
ート１１０ｆ並びにフリップフロップ１００ｄ及びアン
ド●ゲート１１０ｄによる旧ＰＳＷ（ＰＳＷ５）の保管
及び新ＰＳＷ（ＰＳＷ３）のロードは前述の通りである
。クロックＣＬｌ４で制御装置ＳＯが再び発生されると
、シーケンス制御装置２０４からのビット０乃至７が再
び制御信号発生器２０３の第１レジスタ２３にロードさ
れる。次のクロックＣＬｌ５で制御信号Ｓ１が発生され
ると、選択されたＰＩＲＲフリップフロップ２５ｄがセ
ットされ、ＰＩＲＲ３ビット信号が発生される。ここで
、本発明の別の特徴である割込みリクエストの抑止につ
いて説明しておく。

前述のように、プログラム・レベルＰＬ５からＰＬ３へ
の切替えはクロックＣＬｌ３で生じてい３る。

プログラム・レベルＰＬ３でのプログラムの実行が例え
ばプログラム●レベルＰＬ２のプログラムによつて割込
まれるのを阻止したい場合には、プログラム●レベルＰ
Ｌ３のプログラムは、クロックＣＬｌ５の開始時からク
ロックＣＬｌ７に・終了時まで、プログラム・レベルＰ
Ｌ２に関連する共通マスク●ビットＣＭ２をオフにする
。従つて、例えばクロックＣＬｌ５で割込みリクエスト
信号１Ｒ２が発生されて、オア・ゲート６０ｃを通つて
アンド・ゲート７０ｃの１つの入力に印加され且つクロ
ックＣＬｌ６でマスタ・マスク信号ＨＭＳが発生されて
も、共通マスク・ビットＣＭ２がオフになつているため
、アンド・ゲート７０ｃの入力条件は満足されない。こ
のようにして、プログラム・レベルＰＬ３への割込みは
、所定の期間にわたつて（第４図の例ではクロックＣＬ
ｌ７の終了時まで）抑止される。クロックＣＬｌ７では
、シーケンス制御装置２ｊ０４からの新しいビット０乃
至７が、制御信号ＳＯの発生に伴なつて制御信号発生器
２０３の第１レジスタ２３及び第２レジスタ２７へロー
ドされる。

このとき第２レジスタ２７へロードされたビット２は２
進１になつているので、次のクロックＣＬｌ８で制御信
号Ｓ２が発生されると、ＣＭフリップフロップ２９ｃが
セットされて、２進１の共通マスク信号ＨＭＳビットＣ
Ｍ２を発生する。従つて、次にマスタ・マスク信号ＨＭ
Ｓが発生されたときには、割込みリクエスト信号１Ｒ２
は、プログラム・レベルＰＬ３からＰＬ２への切替えを
起こさせる。これは、クロックＣＬ２Ｏで行なわれる。
前と同様に、制御信号ＳＯ及びＳ１に応答して、制御信
号発生器２０３から割込みリクエスト信号１Ｒ２の代り
となるＰＩＲＲ２ビット信号が発生される。

このＰＩＲＲ２ビット信号は、クロックＣＬ２５の開始
時にターン・オフされる。これは、制御信号ＳＯ（クロ
ックＣＬ２４）を用いて制御信号発生器２０３の第１レ
ジスタのビット２へ２進０をロードし、次の制御信号Ｓ
１ （クロックＣＬ２５）によつてＰＩＲＲフリップフ
ロップ２５ｃをリセットすることにより行なわれる。ク
ロックＣＬ７の開始時にセットされたＰＩＲＲ５ビット
信号はずつとそのままに保たれているので、クロックＣ
Ｌ９で発生された割込みリクエスト信号１Ｒ６は、ＰＩ
ＲＲ２ビット信号がターン◆オフされてクロックＣＬ２
５で再びマスタ・マスク信号ＨＭＳが発生されても、プ
ログラム・レベルＰＬ６への切替えを起こせない。

クロックＣＬ２５で発生されたマスタ・マスク信号ＨＭ
Ｓは、第５Ｂ図のアンド・ゲート７０ｆを条件付け、こ
れによりアンド・ゲート８０ｅからプログラム・レベル
ＰＬ５の開始信号ＳＴ−ＰＬ５が発生されて、プログラ
ム・レベルＰＬ２からＰＬ５への切替えが行なわれる。
プログラム・レベルＰＬ６に関連するアンド・ゲート８
０ｆは、アンド・ゲート７０ｆからの禁止信号により、
閉じたままに保たれる。以下、プログラム◆レベルＰＬ
５のプログラムの実行が続けられる。第４図には示して
いないが、これまでの説明から明らかなように、プログ
ラム・レベルＰＬ６への切替えは、プログラム●レベル
ＰＬ５での実行が完了し且つより高い優先順位の割込み
リクエストが出されていない場合に行なわれることにな
る。次に、第６図及び第７図を参照しながら、ＰＳＷの
交換について説明する。

第６図はプログラム・レベル切替装置２０１の詳細を示
したものであり、第７図はプログラム・レベルＰＬ４か
らＰＬ２への切替えに伴なうＰＳＷの交換の例を示した
ものである。

最初は、プログラム●レベルＰＬ４が活動状態にあり、
共通マスク・ビットＣＭ２は２進１になつている。プロ
グラム・レベルＰＬ２に対する割込みリクエスト信号１
Ｒ２は、時刻ｔ１で発生される。マスタ・マスク信号Ｈ
ＭＳは、時刻Ｔ２からＴｌ２までの間オンにされている
。

前述のように、プログラム●レベルの切替えは、この期
間においてのみ行なわれる。ＰＳＷの交換に使用される
特別のクロック信号Ｔ１及びＴ２は、シーケンス制御装
置２０４から供給されるものでは、第７図の例では、ク
ロック信号Ｔ１は、時刻Ｔ２よりも僅かに遅れた時刻Ｔ
３から時刻Ｔ６までの間発生され、クロック信号Ｔ２は
、時刻Ｔ８から時刻Ｔｌｌまでの間発生される。

第７図から明らかなように、クロック信号Ｔ１及びＴ２
の期間は、何れもマスタ・マスク信号ＨＭＳの期間内に
あり、またこれらは互いに重なり合わないように発生さ
れている。更に、クロック信号Ｔ１の発生時刻Ｔ３とク
ロック信号Ｔ２の発生時刻Ｔ８とは、活動化されたプロ
グラムのＰＳＷを含む現ＰＳＷレジスタ１３０１（第６
図）の内容が着ＰＳＷを受取る前にクリアされるに十分
なだけ離されている。時刻Ｔ２においてマスタ・マスク
信号ＨＭＳが発生されると、第５Ａ図に示したアンド・
ゲート７０ｃ及び８０ｂの入力条件が満足され、プログ
ラム・レベルＰＬ４からＰＬ２への切替えを行なうため
の開始信号ＳＴ−ＰＬ２が発生される。

この開始信号ＳＴ−ＰＬ２の発生期間は、マスタ・マス
ク信号ＨＭＳと同じである。マスタ・マスク信号ＨＭＳ
及び開始信号ＳＴ−ＰＬ２の発生と同時に、プログラム
・レベルＰＬ４に関連するＰＳＷ（ＰＳＷ４）を現ＰＳ
Ｗレジスタ１３０１から取出して対応するＰＳＷ４レジ
スタ１３０ｅへ保管するための信号ＬＶ−ＰＬ４が時刻
Ｔ２で発生される。

この信号ＬＶ−ＰＬ４は、前述のようにして、第５Ｃ図
のフリップフロップ１００ｅ及びアンド・ゲート１００
ｅから発生される。フリップフロップ１００ｅは、プロ
グラム●レベルＰＬ４の開始信号ＳＴ−ＰＬ４がアンド
・ゲート８０ｄから発生されたときにセットされている
。フリップフロップ１００ｅからのセット出力及びアン
ド・ゲート８０ｂからオア・ゲート８７（第５Ｂ図）を
通つて送られてくる開始信号ＳＴ−ＰＬ２によつて条件
付けられたアンド・ゲート１１０ｅからの信号ＬＶ−Ｐ
Ｌ４は、アンド・ゲート９０ｅの一方に印加される。ア
ンド・ゲート９０ｅの他方の入力にはクロック信号Ｔ２
が供給されるようになつており（他のアンド・ゲート９
０ａ乃至９０ｈも同じ）、従つて、時刻Ｔ８においてク
ロック信号Ｔ２が発生されると、アンド・ゲート９０ｅ
の入力条件が満足され、その出力によりフリップフロッ
プ１００ｅはリセットされる。従つて、信号ＬＶ−ＰＬ
４も、時刻Ｔ８において滅勢される。実際には、アンド
●ゲート９０ｅフリップフロップ１００ｅ及びアンド・
ゲート１１０ｅにおける遅延のため、信号ＬＶ−ＰＬ４
の終了時刻は、クロック信号Ｔ２の発生時刻Ｔ８よりも
僅かに遅れている。第６図に示したプログラム・レベル
切替装置２０１は、開始信号ＳＴ−ＰＬＯ乃至ＳＴ−Ｐ
Ｌ７、ＰＳＷ制御ＬＶ−ＰＬＯ乃至ＰＬ７並びにクロッ
ク信−号Ｔ１及びＴ２に応答して、現ＰＳＷレジスタＴ
ｌ３Ｏｌに入つているＰＳＷ（旧ＰＳＷ）をＰＳＷレジ
スタ１３０ａ乃至１３０ｈのうちの１つへ保管すると共
に、選択されたＰＳＷレジスタの内容（新ＰＳＷ）を現
ＰＳＷレジスタ１３０１へロードすノるものである。

旧ＰＳＷの保管及び新ＰＳＷのロードは、アンド・ゲー
ト１２０ａ乃至１２０１及び１４０ａ乃至１４０１を介
して行なわれる。第７図の例では、最初はプログラム・
レベルＰＬ４のプログラムが実行されているので現ＰＳ
Ｗレジスタ１３０１にはプログラム・レベルＰＬ４のＰ
ＳＷ即ちＰＳＷ４が入つている。前述のように、プログ
ラム●レベルＰＬ４からＰＬ２への切替えが行なわれる
ときには、信号ＳＴ−ＰＬ２乃至ＳＴ−ＰＬ４が発生さ
れる。信号ＳＴ−ＰＬ２はアンド・ゲート１４０ｃの一
方の入力に印加され、信号ＬＶ−ＰＬ４はアンド・ゲー
ト１２０ｅの一方の入力に印加される。これに続いて、
時刻Ｔ３でクロック信号Ｔ１が発生されると、現ＰＳＷ
レジスタ１３０１に入つていたＰＳＷ４は、アンド・ゲ
ート１４０１及び１２０ｅを通てＰＳＷ４レジスタ１３
０ｅへ転送される（時刻Ｔ４乃至Ｔ７）。時刻Ｔ８で次
のクロック信号Ｔ２が発生されると、ＰＳＷ２レジスタ
１３０ｃの内容即ちＰＳＷ２がアンド・ゲート１４０ｃ
及び１２０１を通つて、現ＰＳＷレジスタ１３０１へ転
送され（時刻Ｔ９乃至Ｔｌｌ）、以後現ＰＳＷとして用
いられる。主データ処理コンプレックスは、制御線ＳＴ
Ｌを介して現ＰＳＷレジスタ１３０１をアクセスする。
第７図の例では、プログラム・レベルＰＬ４は時刻Ｔ５
で非活動化され、プログラム・レベルＰＬ２は時刻Ｔｌ
Ｏで活動化される。

マスタ・マスク信号ＦＩＭＳ及び開始信号ＳＴ−ＰＬ２
は、時刻Ｔｌ２て滅勢される。多くのデータ処理システ
ムは割込みリクエスト信号によるプログラム●レベルの
切替えを行ない得ないようなプログラム・レベルを有し
ているので、このようなプログラム・レベルを実行可能
にするための何らかの手段を備えておく必要があ．る。

第２図の例では、プログラム●レベルＰＬ６が相当する
。既に説明したように、このプログラム・レベルＰＬ６
の実行を可能にするため、Ｅサイクルのステップ１６で
セットされた間隔カウンタは、Ｉサイクルの最初のステ
ップ１で１ずつ減．分される。間隔カウンタのカウント
値が雰になつたことがステップ２で検出されると、プロ
グラム●レベルＰＬ６に対応するＰＩＲＲ６ビットがス
テップ３でセットされる。このＰＩＲＲ６ビット信号は
、割込みリクエスト信号１Ｒ６の代りに使用されるもの
で、第５Ｂ図のオア・ゲート６０ｇを通つてアンド・ゲ
ート７０ｇの１つの入力に印加される。この結果、プロ
グラム●レベルＰＬＯ乃至ＰＬ５が非活動状態にあると
、割込みリクエスト信号１Ｒ６がなくても、プログラム
・レベルＰＬ６への切替えを行なうことができる。これ
まで説明してきたプログラム・レベルの切替えは、プロ
グラム可能なコマンド又は特別の制御回路を用いること
により、使用されるデータ処理システムに応じて自動的
に行なわれる。

第１図に示した実施例においては、シーケンス制御装置
２０４がデータ処理コンプレックス２００から母線２０
５を通つて送られてくるプログラム可能なノコマンドに
応答してプログラム・レベル切替え自動制御を行なう。
最後に、第８図を参照しながら、このシーケンス制御装
置２０４について説明する。

シーケンス制御装置２０４は、次のような３つのタイプ
のコマンドをデータ処理コンプレックス２００から受取
る。

タイプＩ ＯｌＯｌ２３４５６７ＳＯＳｌＳ２ＸＸＸタイプ■ １０ＸＸＸＸＸＸＸＸＸＸＸＸＸＸ タイプ■ １１ＴｉＸＸＸＸＸＸＸＸＸＸＸＸＸＸ 印のビットは２進１及び２進０の何れでもよい。

ビットＴｉは、クロック信号Ｔ１を発生させるときは２
進１であり、クロック信号Ｔ２を発生させるときは２進
０である。各コマンドの最初の２ビットＲＯｌＪ．．ｌ
ｌＯＪｌ及びＲｌｌＪは０Ｐコードに相当するものてあ
る。各コマンドは所定の順序でデータ処理コンプレック
ス２００から母線２０５を通つてシーケンス制御装置２
０４へ送られる。

各コマンドの最初の２ビット（０Ｐコード）は、コマン
ド解読装置３００へ供給され、コマンドのタイプに応じ
てその出力線１１■又は■に２進１信号が発生される。
各コマンドの０Ｐコードに続く１１個のビットは、アン
ド・ゲート３０１ａ乃至３０１Ｋの一方の入力へ別々に
供給される。各コマンドの最後の３ビットは無視される
。アンド・ゲート３０１ａ乃至３０１ｋの他方の入力は
、コマンド解続装置３００の出力線１に接続されている
。この出力線１には、タイプＩのコマンドが検出された
とき、信号が出される。タイプ■のコマンドが検出され
たときには、出力線■に信号が出されるが、この出力信
号は前述の制御信号Ｓ３として直接使用される。タイプ
■のコマンドの場合には、該コマンドの３番目のビット
Ｔｉのみが調べられる。このビットＴｉが２進１であれ
ば、アンド・ゲート３０２出力信号がクロック信号Ｔ１
として使用され、２進０であれば、搬転器３０４の出力
によつて条件付けられるアンド・ゲート３０３の出力信
号がクロック信号Ｔ２として使用される。なお、コマン
ド解続装置３００でタイプＩのコマンドが検出されたと
きには、アンド・ゲート３０１ａ乃至３０１ｋが条件付
けられ、該コマンドのビット３乃至１３即ち前述のビッ
ト信号０乃至７及び制御信号ＳＯ乃至Ｓ２が出力される
。タイプＩのコマンドに含まれるビット信号０乃至７は
、第３図に示した制御信号発生器２０３へ送られて、そ
の第１レジスタ２３及び第２レジスタ２７に一時記憶さ
れ、続いてＰＩＲＲフリップフロップ２５ａ乃至２５ｈ
又はＣＭフリップフロップ２９ａ乃至２９ｈへ選択的に
セットされる。

前述のように、制御信号ＳＯ乃至Ｓ３は、プログラム●
レベルの切替え必要な信号ＰＩＲＲＯ乃至ＰＩＲＲ７、
ＣＭＯ乃至ＣＭ７及びＨＭＳを制御信号発生器２０３か
ら選択的に発生させるために用いられる。図面の簡単な
説明第１図は本発明の実施例を示すブロック図、第２図
はプログラム・レベルの切替えに必要な各操作を示す流
れ図、第３図は制御信号発生器２０３の詳細を示すブロ
ック図、第４図は本発明の実施例の動作の一例を示す各
種信号のタイミング図、第５図は第５Ａ図乃至第５Ｄ図
のつながりを示すブロック図、第５Ａ図乃至第５Ｄ図は
切替制御装置２０２の詳細を示すブロック図、第６図は
プログラム・レベル切替装置２０１の詳細を示すブロッ
ク図、第７図はプログラム・レベル切替装置２０１の動
作の一例を示す各種信号のタイミング図、第８図はシー
ケンス制御装置２０４の詳細を示すブロック図である。

２１・・・・・割込み源、２００・・・・・・データ処
理コンプレックス、２０１・・・・・・プログラム●レ
ベル切替装置、２０２・・・・・・切替制御装置、２０
３・・・・・制御信号発生器、２０４・・・・・・シー
ケンス制御装置、ＣＭＯ乃至ＣＭ７・・・・・・共通マ
スク信号、ＨＭＳ・・・・マスタ・マスク信号、１Ｒ０
乃至１Ｒ７・・・・・・割込みリクエスト信号、Ｌ■−
ＰＬＯ乃至Ｌ■−ＰＬ７・・・ＰＳＷ制御信号、ＰＩＲ
ＲＯ乃至ＰｌＲＲ７・・・・・・プログラムされた割込
みリクエスト信号、ＳＴ−ＰＬＯ乃至ＳＴ−ＰＬ７・・
・・・・開始信号、ＳＯ乃至Ｓ３・・・・・・制御信号
、Ｔ１及びＴ２・・・・・・クロック信号。

Claims (1)

【特許請求の範囲】
1. １ 複数のプログラム・レベルを有し、選択されたプロ
   グラム、レベルにおけるプログラムの命令が共通の解釈
   プログラムの制御のもとに解釈されて実行されるように
   なつているデータ処理システムにおいて、上記解釈プロ
   グラムの命令解釈サイクルにプログラム・レベル切替え
   のためのマスク制御信号を発生するステップを含ませて
   おき、有効な割込み表示のある１以上のプログラム・レ
   ベルのうち最高優先順位のプログラム・レベルを上記マ
   スク制御信号が発生されている間においてのみ選択し、
   該選択したプログラム・レベルの命令を上記命令解釈サ
   イクルに続く実行サイクルで実行するようにしたことを
   特徴とするプログラム・レベル切替え方式。